JPH0391263A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１） 〔産業上の利用分野〕 本発明は、固体撮像素子に係わり、特に低暗電流で高解
像度化に好適な固体撮像素子に関する。

〔従来の技術〕

第３図は、従来例のＣＣ１）型固体撮像索子の画素部の
断面図を示したものである。なお、この素子については
、特開昭６２−３３４５３において述べられている。従
来のＣＣＤ型固体撮像素子の画素部はこの図に示すよう
に、受光部５３及びこの受光部５３に水平方向に隣接す
る遮光部５４からなっている。Ｎ型基板３表面の遮光部
５４に対応する部分に溝が形成されている。また半導体
基板３表面の受光部５３に対応する部分には不純物濃度
が低く接合の浅い第１のＰウェル領域５２が形成され、
遮光部５４に対応する部分には不純物濃度が高く接合の
深い第２のＰウェル領域５１が形成されている。第１の
Ｐウェル領域５２表面にはホトダイオードとなるＮ型層
５５が形成され、第２のＰウェル領域５１表面には垂直
ＣＣ１）部の転送チャンネルとしてのＮ型層５６が形成
されている。

（２） このホトダイオードとなるＮ型層５５と垂直ＣＣ０部の
転送チャンネルとしてのＮ型層５６とに挟まれた溝側面
の傾斜部が信号電荷転送部路５７となっていた。また第
２のＰウェル領域表面にはチャネルストッパとしてのＰ
十層５８が形成されている。さらに半導体基板３上には
酸化膜５９を介して例えば多結晶Ｓｉからなる読みだし
兼用転送電極６０が形成され、その上には絶縁膜６１を
介して例えばＡＱから成る遮光膜６２が形成されている
。

このように従来例によればホトダイオード部５５と転送
チャネル５６に挟まれ、ホトダイオード部から転送チャ
ネルへの信号型持転送を制御する読みだしチャネル領域
５７が半導体基板３表面に形成された溝側面に形成され
るため、読みだしチャネル長１が実効的に長くできてい
た。しかしながら溝の形成は例えばドライエツチング法
を用いて行われているため、溝表面にドライエツチング
によるダメージが残りこのダメージによる暗電流の増加
について配慮されていなかった。

（３） 以上に述べた問題点は他の公知例、例えば、特開昭５９
−１７２７６４号、特開昭５９−１２９４６３号、特開
昭５９−１７２７６４号、および特開昭６２−５１２５
４号においても同様に言える。

〔発明が解決しようとする課題〕

従来素子においては、ドライエツチングによるダメージ
により、溝の中に形成された素子の暗電流が増加すると
いう問題があった。

本発明の目的は、この暗電流の増加を抑圧することにあ
る。

〔課題を解決するための手段〕

上記目的は、信号電荷転送部のみに窪みを形成すること
により達成される。

〔作用〕

信号電荷転送部のみに窪みを形成することにより、暗電
流の主たる発生領域となる窪みの部分を最小限にとどめ
たまま電荷転送路のチャネルを長くできる。これにより
暗電流の増加を最小限に抑え、素子の小型化が実現でき
る。

〔実施例〕

（４） 以下、本発明の一実施例を第４図により説明する。

この図は本実施例の画素部の断面図を表示したものであ
る。本実施例が第３図に示す従来例と異なるところは、
信号電荷転送路の基板表面の１部４６だけをホトダイオ
ード部の基板表面４５及び垂直ＣＣＤの基板表面４４よ
り低くしたところである。これにより、信号電荷転送路
のチャネルを長いままで暗電流の主たる発生領域となる
窪みの部分４６を最小限とできる。即ち暗電流の増加を
最小限に抑え、素子の小型化が実現できる。

本発明の他の実施例を第５図に示す。本実施例が第４図
に示す実施例と異なるところは、ホトダイオード部がゲ
ート電極４７．Ｎ型層５５及びＰ型層５２で形成される
ＭＯＳダイオードからなっているところである。なお、
電極４８はゲート電極４７の配線抵抗を引きドげるため
のものである。

これによっても本発明の効果は変わらず、暗電流の増加
を最小限に抑え、素子の小型化が実現できる。

（５） 本発明の他の実施例を第１図に示す。本実施例が第４図
に示す実施例と異なるところは、１つにはホトダイオー
ドをＰ＋ＮＰ構造としたところである。これにより、ホ
トダイオードの容量増加や暗電流抑圧の効果がある。２
つには垂直ＣＣＤチャネル２３をＰ型層２３で覆い、Ｐ
型ウェル層２の拡散深さを均一としたところである。こ
れにより垂直ＣＣＤからの空乏層の伸びを抑え不要電荷
が垂直ＣＣＤのＮ型層２３にはいるのを防ぐと共に、Ｐ
型ウェル２の形成が容易となる。３つには、読みだしゲ
ート２６を転送ゲー１〜２５と分けたところである。こ
れにより、３値パルスが不要とな・り駆動パルスが容易
となる。なお以上のことによっても本発明の効果は変わ
らず、暗電流の増加を最小限に抑え素子の小型化が実現
できる。４つには、過剰電荷掃き出し部を基板表面に設
け、過剰型＃ｆ掃き出し部の信号電荷転送路の基板表面
３０をホトダイオー１部の基板表面３１及び過剰電荷掃
き出しドレイン２７の基板表面２９より低くしたところ
である。この場合も読みだしゲートの揚（６） 合と同様、信号電蓄転送路のチャネルを長いままで暗電
流の主たる発生領域となる溝の部分３０を最小限とでき
るので、暗電流の増加を最小限に抑え素子の小型化が実
現できる。

本発明の他の実施例を第２図に示す。本実施例が第１図
に示す実施例と異なるところは、過剰電荷掃き出しゲー
ト１７を過剰電荷掃き出しドレイン２７の配線として兼
用することにより、過剰電荷掃き出し部の小型化を図っ
ているところである。

これによっても本発明の効果は変わらず、暗電流の増加
を最小限に抑え、素子の小型化が実現できる。

以上の実施例において、過剰塩ａ掃き出し用ドレイン周
辺のＰ型層のＳｉ表面上にフィードアイソレーション用
のゲートを設け、表面でのリーク電流を抑える構造とし
ても本発明の効果は変わらない。また、信号電荷読みだ
しは電荷移送素子を用いたＣＣＤ型撮像素子についての
実施例を説明したが、電荷移送素子の代わりにドレイン
拡散層を設けたＭＯ８型撮像素子に本発明を実施しても
（７） 本発明の効果を発揮できることは明らかである。

〔発明の効果〕

本発明によれば、信号電荷転送部のみに窪みを形成する
ことにより、暗電流の主たる発生領域となる窪みの部分
を最小限にとどめたまま電荷転送路のチャネルを長くで
きるので、暗電流の増加を最小限に抑え素子の小型化が
実現できる。

【図面の簡単な説明】

第１図、第２図は本発明の一実施例の画素部の断面図、
第３図は従来例の画素部の断面図、第４図、第５図は本
発明の一実施例の画素部の断面図を示したものである。 １７．２８・・・過剰電荷掃き出しゲート電極、２１・
・・ホトダイオードとなるＰ型層、２２．２５・・・ホ
トダイオードとなるＮ型層、２３，５６・・・垂直ＣＣ
Ｄのチャネル層、２５．６０・・・転送ゲート、２６・
・・読み出しゲート、２７・・・過剰電荷掃き出し用ド
レイン、３Ｑ、３２，４６・・・窪み、５８・・・チャ
ネルストッパ。

Claims (1)

1. 【特許請求の範囲】 １、光電変換素子及び信号電荷読みだし素子からなる画
   素のアレーと、該画素のアレーを走査する水平及び垂直
   走査素子を有する固体撮像素子において、該信号電荷読
   みだし素子の信号電荷転送路の基板表面の一部あるいは
   全体が該光電変換素子及び該垂直走査素子の基板表面よ
   り低いことを特徴とする固体撮像素子。 ２、該画素は過剰電荷掃き出し素子をも有し、該過剰電
   荷掃き出し素子のドレインと該光電変換素子は平面的に
   重なり合つていない固体撮像素子において、該過剰電荷
   掃き出し素子の信号電荷転送路の基板表面の一部あるい
   は全体が該光電変換素子及び該過剰電荷掃き出しのドレ
   インの基板表面より低いことを特徴とする特許請求の範
   囲第１項記載の固体撮像素子。