JPH0424871B2 - - Google Patents
Info
- Publication number
- JPH0424871B2 JPH0424871B2 JP57008448A JP844882A JPH0424871B2 JP H0424871 B2 JPH0424871 B2 JP H0424871B2 JP 57008448 A JP57008448 A JP 57008448A JP 844882 A JP844882 A JP 844882A JP H0424871 B2 JPH0424871 B2 JP H0424871B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photodiode
- region
- semiconductor
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 29
- 238000003384 imaging method Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は固体撮像素子、特に電荷結合素子を用
いた固体撮像素子に関する。
いた固体撮像素子に関する。
電荷連結素子（以後CCDと記す）は新しい種
類の半導体機能素子で情報を表わす電子的信号を
電荷群の形で蓄積しかつ順次転送させることがで
きる。この電荷群は外部からの信号電圧あるいは
入射光等により発生させることができるため各種
の撮像デバイス、メモリ、信号処理装置への応用
がなされている。なかでもCCDを用いた固体撮
像素子は小型・軽量、低消費電力、高Ｓ／Ｎ、高
信頼性等の特徴を有し各種撮像素子の開発が盛ん
である。CCDを用いた固体撮像素子は大別して
フレームトランスフア方式とインターライン方式
に分けられる。このうちインターライン方式はフ
レームトランスフア方式に比べチツプ面積が小さ
い、スミアが少ない、駆動が容易等の特色があり
固体撮像素子の主流となりつつある。
類の半導体機能素子で情報を表わす電子的信号を
電荷群の形で蓄積しかつ順次転送させることがで
きる。この電荷群は外部からの信号電圧あるいは
入射光等により発生させることができるため各種
の撮像デバイス、メモリ、信号処理装置への応用
がなされている。なかでもCCDを用いた固体撮
像素子は小型・軽量、低消費電力、高Ｓ／Ｎ、高
信頼性等の特徴を有し各種撮像素子の開発が盛ん
である。CCDを用いた固体撮像素子は大別して
フレームトランスフア方式とインターライン方式
に分けられる。このうちインターライン方式はフ
レームトランスフア方式に比べチツプ面積が小さ
い、スミアが少ない、駆動が容易等の特色があり
固体撮像素子の主流となりつつある。
ところでこのような固体撮像素子の最大の欠点
は強い光が入射したときにブルーミング、スミア
現象が生ずることであり、この欠点を克服するた
め従来オーバーフロードレインを設ける、Ｐ−
well上に素子を形成する等の試みがなれされてい
る。しかしながら従来のＰ−well上に形成した撮
像素子ではウエーハ面内の不純物分布のばらつき
が直接再生画像上に固定パターン雑音として表わ
れる。第１図は従来のＰ−ウエル（Ｐ−well）上
に形成した撮像素子の主要部の断面図を示す。第
１図において１はＮ型半導体基板、２，３はこの
基板上に形成されたＰ−well、４はＰ−Ｎ接合
面、５はＮ型半導体領域でフオトダイオードを構
成する。６はＮ型半導体領域で埋込みチヤネル
CCD（以後BCCDと記す）を構成する。７はチヤ
ネルストツパ、８は酸化膜、９は駆動電極、１０
は電極９にパルス電圧を印加するための端子、１
１はフオトダイオード５および埋込みチヤネル６
とを分離あるいは結合するためのトランスフアゲ
ート領域である。第１図においてＰ−well２，３
は通常イオン注入により形成され動作時にはＮ型
基板１との間に逆バイアス電圧が印加されてい
る。またＰ−well２とＰ−well３とは接合深さが
異なりBCCD６が形成されるＰ−well２は深く、
フオトダイオード５が形成されるＰ−well３は浅
く形成されている。動作時にはＰ−well３は前記
逆バイアス電圧により完全に空乏化されその最小
電位はＰ−well２の電位よりも正方向に深くなる
ように設定されている。電極９には高電位、中間
電位、低電位の三値のレベルを有するパルス電圧
が端子１０から印加される。フオトダイオード５
において光電変換された信号電荷はブランキング
期間中に電極９に前記高電位を印加することによ
りトランスフアゲート領域１１を経由して埋込み
チヤネル６へ読み出される。さらにこの信号電荷
は電極９に前記中間電位、低電位を有するパルス
を印加することによりBCCD中を転送される。パ
ルス電圧が中間電位のときのトランスフアゲート
領域１１の表面電位は前記Ｐ−well３の最小電位
よりも小さな電位となるように設定されフオトダ
イオード領域５で発生した過剰電荷は全て基板１
へと掃きだされ、ブルーミングが抑圧される。と
ころで前記Ｐ−well３の最小電位あるいはトラン
スフアゲート領域１１の電位等は前記基板１、Ｐ
−well２，３等の不純物濃度に依存する。特にＰ
−well３の最小電位は前記Ｐ−well２，３と前記
Ｎ型基板１との間に印加される前記逆バイアス電
圧によつて決定され、前記最小電位が、前記パル
スの中間電位におけるトランスフアゲート領域１
１の電位よりも大きくなるように必要とされる逆
バイアス電圧の値はＰ−well３およびＮ型基板１
の濃度に大きく依存する。しかしながら実際に素
子を製造しようとする場合には種々の制約から基
板１の濃度は自由に選べず通常1014／cm3のオーダ
となる。このため前記逆バイアス電圧はＮ型基板
１へ空乏層を広げるために消費されＰ−well３の
電位を変調できなくなる。この結果ブルーミング
抑制を行なうために必要な前記逆バイアス電圧が
不必要に大きくなる可能性がある。
は強い光が入射したときにブルーミング、スミア
現象が生ずることであり、この欠点を克服するた
め従来オーバーフロードレインを設ける、Ｐ−
well上に素子を形成する等の試みがなれされてい
る。しかしながら従来のＰ−well上に形成した撮
像素子ではウエーハ面内の不純物分布のばらつき
が直接再生画像上に固定パターン雑音として表わ
れる。第１図は従来のＰ−ウエル（Ｐ−well）上
に形成した撮像素子の主要部の断面図を示す。第
１図において１はＮ型半導体基板、２，３はこの
基板上に形成されたＰ−well、４はＰ−Ｎ接合
面、５はＮ型半導体領域でフオトダイオードを構
成する。６はＮ型半導体領域で埋込みチヤネル
CCD（以後BCCDと記す）を構成する。７はチヤ
ネルストツパ、８は酸化膜、９は駆動電極、１０
は電極９にパルス電圧を印加するための端子、１
１はフオトダイオード５および埋込みチヤネル６
とを分離あるいは結合するためのトランスフアゲ
ート領域である。第１図においてＰ−well２，３
は通常イオン注入により形成され動作時にはＮ型
基板１との間に逆バイアス電圧が印加されてい
る。またＰ−well２とＰ−well３とは接合深さが
異なりBCCD６が形成されるＰ−well２は深く、
フオトダイオード５が形成されるＰ−well３は浅
く形成されている。動作時にはＰ−well３は前記
逆バイアス電圧により完全に空乏化されその最小
電位はＰ−well２の電位よりも正方向に深くなる
ように設定されている。電極９には高電位、中間
電位、低電位の三値のレベルを有するパルス電圧
が端子１０から印加される。フオトダイオード５
において光電変換された信号電荷はブランキング
期間中に電極９に前記高電位を印加することによ
りトランスフアゲート領域１１を経由して埋込み
チヤネル６へ読み出される。さらにこの信号電荷
は電極９に前記中間電位、低電位を有するパルス
を印加することによりBCCD中を転送される。パ
ルス電圧が中間電位のときのトランスフアゲート
領域１１の表面電位は前記Ｐ−well３の最小電位
よりも小さな電位となるように設定されフオトダ
イオード領域５で発生した過剰電荷は全て基板１
へと掃きだされ、ブルーミングが抑圧される。と
ころで前記Ｐ−well３の最小電位あるいはトラン
スフアゲート領域１１の電位等は前記基板１、Ｐ
−well２，３等の不純物濃度に依存する。特にＰ
−well３の最小電位は前記Ｐ−well２，３と前記
Ｎ型基板１との間に印加される前記逆バイアス電
圧によつて決定され、前記最小電位が、前記パル
スの中間電位におけるトランスフアゲート領域１
１の電位よりも大きくなるように必要とされる逆
バイアス電圧の値はＰ−well３およびＮ型基板１
の濃度に大きく依存する。しかしながら実際に素
子を製造しようとする場合には種々の制約から基
板１の濃度は自由に選べず通常1014／cm3のオーダ
となる。このため前記逆バイアス電圧はＮ型基板
１へ空乏層を広げるために消費されＰ−well３の
電位を変調できなくなる。この結果ブルーミング
抑制を行なうために必要な前記逆バイアス電圧が
不必要に大きくなる可能性がある。
本発明の目的は前記従来の欠点を除去せしめた
固体際像素子を提供することにある。
固体際像素子を提供することにある。
本発明によれば一導電型の半導体基板上に該半
導体基板と反対導電型を有する半導体層が形成さ
れ、この半導体層上にフオトダイオードとシフト
レジスタと該フオトダイオードおよび該シフトレ
ジスタに隣接して配置されたトランスフアゲート
領域とが形成された固体撮像素子において、前記
半導体基板と前記半導体層の間に基板と同じ導電
型を有するエピタキシヤル層が設けられ、このエ
ピタキシヤル層と前記基板との間であつて、フオ
トダイオード直下の領域に前記エピタキシヤル層
と同じ導電型の高濃度半導体領域が形成されてい
ることを特徴とする固体撮像素子が得られる。
導体基板と反対導電型を有する半導体層が形成さ
れ、この半導体層上にフオトダイオードとシフト
レジスタと該フオトダイオードおよび該シフトレ
ジスタに隣接して配置されたトランスフアゲート
領域とが形成された固体撮像素子において、前記
半導体基板と前記半導体層の間に基板と同じ導電
型を有するエピタキシヤル層が設けられ、このエ
ピタキシヤル層と前記基板との間であつて、フオ
トダイオード直下の領域に前記エピタキシヤル層
と同じ導電型の高濃度半導体領域が形成されてい
ることを特徴とする固体撮像素子が得られる。
第２図は本発明による固体撮像素子の一実施例
を示し素子主要部の断面図を示す。第２図におい
て２１はＮ型半導体基板、２２はフオトダイオー
ド５直下の少なくとも一部領域に形成され高濃度
の不純物を添加されたＮ型半導体領域、２３は前
記半導体基板２１上にエピタキシヤル成長された
Ｎ型半導体層である。さらに第２図において第１
図と同一番号の物は第１図と同一対象物を示す。
を示し素子主要部の断面図を示す。第２図におい
て２１はＮ型半導体基板、２２はフオトダイオー
ド５直下の少なくとも一部領域に形成され高濃度
の不純物を添加されたＮ型半導体領域、２３は前
記半導体基板２１上にエピタキシヤル成長された
Ｎ型半導体層である。さらに第２図において第１
図と同一番号の物は第１図と同一対象物を示す。
つぎに本素子の構成および動作について説明す
る。第２図に示す本素子の半導体領域２２は例え
ば基板２１のフオトダイオードとなるべき領域に
高濃度不純物をイオン注入あるいは熱拡散等によ
つて添加することにより形成される。半導体層２
３は例えばエピタキシヤル成長により形成され
る。通常各種の熱処理工程により最終的には高濃
度半導体領域２２は半導体基板２１および半導体
層２３の両方にまたがつて分布し第２図に示され
るような形になる。ブルーミング抑制に必要な逆
バイアス電圧は従来と同様Ｐ−well２，３と基板
２１との間に印加される。他の動作も従来と同様
に行なわれる。ここで前記逆バイアス電圧によつ
てＮ型半導体層２３へは空乏層が延びる。逆バイ
アス電圧が大きくなるとフオトダイオード直下の
Ｎ型半導体層２３は完全に空乏化しついには空乏
層端が半導体領域２２に達するようになる。いつ
たん空乏層が半導体領域２２に達すると領域２２
は高濃度のため空乏層は延びにくくにり逆バイア
ス電圧はむしろＰ−well３の方へ空乏層を広げる
ように寄与する。この結果印加された逆バイアス
電圧はＰ−well３の電位を有効に変調できるよう
になる。このようなことはフオトダイオード５直
下のＮ型半導体層２３の濃度を低く、厚さをうす
くすることによつて容易に達成し得る。また半導
体領域２２の不純物濃度はＰ−well３の濃度に比
べ１桁以上大きな値であれば効果的である。この
ように本発明によれば逆バイアス電圧によつてＰ
−well３の電位を有効に変調できるようになり、
逆にこのことは前記したようにＮ型半導体層２３
あるいはＮ型領域２２の濃度、厚さを最適に選ぶ
ことにより逆バイアス電圧の値を小さな値とする
ことができ、従来の欠点を除去できる。
る。第２図に示す本素子の半導体領域２２は例え
ば基板２１のフオトダイオードとなるべき領域に
高濃度不純物をイオン注入あるいは熱拡散等によ
つて添加することにより形成される。半導体層２
３は例えばエピタキシヤル成長により形成され
る。通常各種の熱処理工程により最終的には高濃
度半導体領域２２は半導体基板２１および半導体
層２３の両方にまたがつて分布し第２図に示され
るような形になる。ブルーミング抑制に必要な逆
バイアス電圧は従来と同様Ｐ−well２，３と基板
２１との間に印加される。他の動作も従来と同様
に行なわれる。ここで前記逆バイアス電圧によつ
てＮ型半導体層２３へは空乏層が延びる。逆バイ
アス電圧が大きくなるとフオトダイオード直下の
Ｎ型半導体層２３は完全に空乏化しついには空乏
層端が半導体領域２２に達するようになる。いつ
たん空乏層が半導体領域２２に達すると領域２２
は高濃度のため空乏層は延びにくくにり逆バイア
ス電圧はむしろＰ−well３の方へ空乏層を広げる
ように寄与する。この結果印加された逆バイアス
電圧はＰ−well３の電位を有効に変調できるよう
になる。このようなことはフオトダイオード５直
下のＮ型半導体層２３の濃度を低く、厚さをうす
くすることによつて容易に達成し得る。また半導
体領域２２の不純物濃度はＰ−well３の濃度に比
べ１桁以上大きな値であれば効果的である。この
ように本発明によれば逆バイアス電圧によつてＰ
−well３の電位を有効に変調できるようになり、
逆にこのことは前記したようにＮ型半導体層２３
あるいはＮ型領域２２の濃度、厚さを最適に選ぶ
ことにより逆バイアス電圧の値を小さな値とする
ことができ、従来の欠点を除去できる。
以上述べたように本発明によれば低電圧化が可
能な固体撮像素子が得られる。
能な固体撮像素子が得られる。
また以上の説明では適宜上Ｎチヤネルデバイス
について説明したがＰチヤネルデバイスについて
も本発明の主旨は適用できる。
について説明したがＰチヤネルデバイスについて
も本発明の主旨は適用できる。
第１図は従来のＰ−well上に形成した撮像素子
の主要部の断面図、第２図は本発明による固体撮
像素子の一実施例であり素子主要部の断面図を示
す。 図において１，２１はＮ型半導体基板、２，３
はＰ−well、４はＰ−well２，３とＮ型基板１と
の接合面、５はフオトダイオード、６はBCCD、
７はチヤネルストツパ、８は酸化膜、９は電極、
１０は端子、１１はトランスフアゲート領域、２
２は前記基板２１と同一導電型を有する高濃度の
半導体領域、２３は基板２１上にエピタキシヤル
成長されたＮ型半導体層である。
の主要部の断面図、第２図は本発明による固体撮
像素子の一実施例であり素子主要部の断面図を示
す。 図において１，２１はＮ型半導体基板、２，３
はＰ−well、４はＰ−well２，３とＮ型基板１と
の接合面、５はフオトダイオード、６はBCCD、
７はチヤネルストツパ、８は酸化膜、９は電極、
１０は端子、１１はトランスフアゲート領域、２
２は前記基板２１と同一導電型を有する高濃度の
半導体領域、２３は基板２１上にエピタキシヤル
成長されたＮ型半導体層である。
Claims (1)
- １ 一導電型の半導体基板上に該半導体基板と反
対導電型を有する半導体層が形成され、この半導
体層上にフオトダイオードとシフトレジスタと該
フオトダイオードおよび該シフトレジスタに隣接
して配置されたトランスフアゲート領域とが形成
された固体撮像素子において、前記半導体基板と
前記半導体層の間に基板と同じ導電型を有するエ
ピタキシヤル層が設けられ、このエピタキシヤル
層と前記基板との間であつて、フオトダイオード
直下の領域に前記エピタキシヤル層と同じ導電型
の高濃度半導体領域が形成されていることを特徴
とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008448A JPS58125975A (ja) | 1982-01-22 | 1982-01-22 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008448A JPS58125975A (ja) | 1982-01-22 | 1982-01-22 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125975A JPS58125975A (ja) | 1983-07-27 |
| JPH0424871B2 true JPH0424871B2 (ja) | 1992-04-28 |
Family
ID=11693403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57008448A Granted JPS58125975A (ja) | 1982-01-22 | 1982-01-22 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125975A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715981B2 (ja) * | 1985-12-03 | 1995-02-22 | 松下電子工業株式会社 | 固体撮像装置 |
| JPH07123161B2 (ja) * | 1986-12-03 | 1995-12-25 | 三菱電機株式会社 | 固体撮像素子 |
| JP2822393B2 (ja) * | 1988-07-30 | 1998-11-11 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216599A (ja) * | 1985-07-16 | 1987-01-24 | 三菱瓦斯化学株式会社 | 多層プリント配線板用ガラス織布基材 |
-
1982
- 1982-01-22 JP JP57008448A patent/JPS58125975A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216599A (ja) * | 1985-07-16 | 1987-01-24 | 三菱瓦斯化学株式会社 | 多層プリント配線板用ガラス織布基材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125975A (ja) | 1983-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523505B2 (ja) | ||
| WO2005109512A1 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JP3727639B2 (ja) | 固体撮像装置 | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| US20010019851A1 (en) | Reduced leakage trench isolation | |
| JPH0424870B2 (ja) | ||
| EP0499275B1 (en) | Solid state imager | |
| JPH0424871B2 (ja) | ||
| JP2912533B2 (ja) | 固体撮像装置 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2812003B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH0424872B2 (ja) | ||
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JPS63312669A (ja) | 固体撮像素子 | |
| JP2901649B2 (ja) | 半導体装置及びそれを用いたカメラ | |
| JPS58161367A (ja) | 電荷結合素子及びそれを用いた固体撮像素子 | |
| JPS6223156A (ja) | 固体撮像装置およびその製造方法 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| Ozaki et al. | A high-packing density pixel with punchthrough read-out method for an HDTV interline CCD | |
| JPH02161775A (ja) | Ｃｃｄ形固体撮像装置 | |
| JPS62269355A (ja) | 固体撮像素子 | |
| JPS63155759A (ja) | イメ−ジセンサ | |
| JP2621774B2 (ja) | 固体撮像装置 | |
| JPH0219632B2 (ja) |