JP2621774B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2621774B2 JP2621774B2 JP5300251A JP30025193A JP2621774B2 JP 2621774 B2 JP2621774 B2 JP 2621774B2 JP 5300251 A JP5300251 A JP 5300251A JP 30025193 A JP30025193 A JP 30025193A JP 2621774 B2 JP2621774 B2 JP 2621774B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- transfer gate
- transfer
- storage region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は固体撮像装置、とりわ
け、インターライン転送型ＣＣＤイメージセンサの画素
構造に関する。
け、インターライン転送型ＣＣＤイメージセンサの画素
構造に関する。
【０００２】
【従来の技術】ブルーミング防止のためにウェル上に形
成されたインターライン転送型ＣＣＤイメージセンサの
平面模式図を図２に、図２におけるＩＩＩ−ＩＩＩ線に
沿う部分的断面図を図３に示す。信号電荷が電子である
ｎチャネル型の場合について説明するが、Ｐチャネル型
の場合についても同様である。図２において、画素が２
次元的に配列されている。１つの画素には、入射光を光
電変換し、蓄積するフォトダイオード部１と、フォトダ
イオード部１の各列ごとに近接１対応して垂直ＣＣＤ２
が形成されている。垂直フォトダイオード部１と垂直Ｃ
ＣＤ２との間にはトランスファゲート３が設けられてお
り、フォトダイオード部１から垂直ＣＣＤ２への信号電
荷の転送を制御している。フォトダイオード部１間には
チャネルストップ領域４が形成され、信号電荷が混合し
ないようになっている。トランスファゲート３を除く、
フォトダイオード１と垂直ＣＣＤ２との間にもチャネル
ストップ領域４が形成され、信号電荷がフオトダイオー
ド１から垂直ＣＣＤ２へ漏れないようになっている。垂
直ＣＣＤ２の一方の端部は水平ＣＣＤ５に接続されてお
り、この水平ＣＣＤ５の一方の端部は電荷検出部６に接
続されている。図３において、図２に対応して左側から
チャネルストップ領域４、フォトダイオード部１、トラ
ンスファゲート３、垂直ＣＣＤ２、チャネルストップ領
域４が配置されている。シリコン製のｎ型半導体基板７
の主面にＰウェル８が設けられている。フォトダイオー
ド部１では、Ｐウェル８とＰｎ接合を成し、入射光によ
る信号電荷を蓄積するｎ型の蓄積領域９が形成されてい
る。この蓄積領域９の表面側を被ってアクセプタ濃度の
濃い、Ｐ型の表面層１０が形成されており、フォトダイ
オード部１のシリコンと酸化膜１１との界面が空乏化
し、暗電流が増加することを防いでいる。垂直ＣＣＤ２
はｎ型の埋込層１２を有し、埋込層１２の表面には酸化
膜１１を介してリンが濃くドープされたポリシリコンの
転送電極１３とを有する。さらに、ｎ型半導体基板７と
Ｐウェル８との間にブルーミング防止のために逆バイア
スが印加されているが、その影響を垂直ＣＣＤ２の動作
に及ぼさせないために、埋込層１２の下にはレジスタＰ
領域１４が形成されている。このレジスタＰ領域１４は
Ｐウェル８中で発生した、スミアや暗電流などの不要電
荷が埋込層１２へ流入するのを防止するバリアの働きも
している。フォトダイオード部１と対応する垂直ＣＣＤ
２との間にはトランスファゲート３が形成されている。
トランスファゲート３はＰ型のしきい値制御のためにボ
ロンがドープされたしきい値制御領域１５を有し、表面
には酸化膜１１を介してリンが濃くドープされたポリシ
リコンの転送電極１３とを有する。ここで示した例で
は、垂直ＣＣＤ２の転送電極１３の１つがトランスファ
ゲート３のトランスファゲート電極とを兼ねているが、
独立に設けることも可能である。対応していないフォト
ダイオード部１と垂直ＣＣＤ２との間にはチャネルスト
ップ領域４が設けられている。チャネルストップ領域４
は表面付近にボロンを濃くドープしたチャネルストップ
Ｐ領域１６を有する。フォトダイオード部１を除く部分
はアルミニウムやタングステンなどの金属の遮光膜１７
で被われている。
成されたインターライン転送型ＣＣＤイメージセンサの
平面模式図を図２に、図２におけるＩＩＩ−ＩＩＩ線に
沿う部分的断面図を図３に示す。信号電荷が電子である
ｎチャネル型の場合について説明するが、Ｐチャネル型
の場合についても同様である。図２において、画素が２
次元的に配列されている。１つの画素には、入射光を光
電変換し、蓄積するフォトダイオード部１と、フォトダ
イオード部１の各列ごとに近接１対応して垂直ＣＣＤ２
が形成されている。垂直フォトダイオード部１と垂直Ｃ
ＣＤ２との間にはトランスファゲート３が設けられてお
り、フォトダイオード部１から垂直ＣＣＤ２への信号電
荷の転送を制御している。フォトダイオード部１間には
チャネルストップ領域４が形成され、信号電荷が混合し
ないようになっている。トランスファゲート３を除く、
フォトダイオード１と垂直ＣＣＤ２との間にもチャネル
ストップ領域４が形成され、信号電荷がフオトダイオー
ド１から垂直ＣＣＤ２へ漏れないようになっている。垂
直ＣＣＤ２の一方の端部は水平ＣＣＤ５に接続されてお
り、この水平ＣＣＤ５の一方の端部は電荷検出部６に接
続されている。図３において、図２に対応して左側から
チャネルストップ領域４、フォトダイオード部１、トラ
ンスファゲート３、垂直ＣＣＤ２、チャネルストップ領
域４が配置されている。シリコン製のｎ型半導体基板７
の主面にＰウェル８が設けられている。フォトダイオー
ド部１では、Ｐウェル８とＰｎ接合を成し、入射光によ
る信号電荷を蓄積するｎ型の蓄積領域９が形成されてい
る。この蓄積領域９の表面側を被ってアクセプタ濃度の
濃い、Ｐ型の表面層１０が形成されており、フォトダイ
オード部１のシリコンと酸化膜１１との界面が空乏化
し、暗電流が増加することを防いでいる。垂直ＣＣＤ２
はｎ型の埋込層１２を有し、埋込層１２の表面には酸化
膜１１を介してリンが濃くドープされたポリシリコンの
転送電極１３とを有する。さらに、ｎ型半導体基板７と
Ｐウェル８との間にブルーミング防止のために逆バイア
スが印加されているが、その影響を垂直ＣＣＤ２の動作
に及ぼさせないために、埋込層１２の下にはレジスタＰ
領域１４が形成されている。このレジスタＰ領域１４は
Ｐウェル８中で発生した、スミアや暗電流などの不要電
荷が埋込層１２へ流入するのを防止するバリアの働きも
している。フォトダイオード部１と対応する垂直ＣＣＤ
２との間にはトランスファゲート３が形成されている。
トランスファゲート３はＰ型のしきい値制御のためにボ
ロンがドープされたしきい値制御領域１５を有し、表面
には酸化膜１１を介してリンが濃くドープされたポリシ
リコンの転送電極１３とを有する。ここで示した例で
は、垂直ＣＣＤ２の転送電極１３の１つがトランスファ
ゲート３のトランスファゲート電極とを兼ねているが、
独立に設けることも可能である。対応していないフォト
ダイオード部１と垂直ＣＣＤ２との間にはチャネルスト
ップ領域４が設けられている。チャネルストップ領域４
は表面付近にボロンを濃くドープしたチャネルストップ
Ｐ領域１６を有する。フォトダイオード部１を除く部分
はアルミニウムやタングステンなどの金属の遮光膜１７
で被われている。
【０００３】この固体撮像装置はフォトダイオード部１
に入射光量に応じて蓄積した信号電荷を、トランスファ
ゲート３を介してそれぞれ対応する垂直ＣＣＤ２へ転送
する。垂直ＣＣＤ２へ信号電荷を転送した後、トランス
ファゲート３が閉じられ、フォトダイオード部１は次の
周期の信号電荷を蓄積する。
に入射光量に応じて蓄積した信号電荷を、トランスファ
ゲート３を介してそれぞれ対応する垂直ＣＣＤ２へ転送
する。垂直ＣＣＤ２へ信号電荷を転送した後、トランス
ファゲート３が閉じられ、フォトダイオード部１は次の
周期の信号電荷を蓄積する。
【０００４】他方、垂直ＣＣＤ２へ転送された信号電荷
は並列に垂直方向に転送され、各垂直ＣＣＤ２の一水平
ライン毎に、水平ＣＣＤ５に転送される。水平ＣＣＤ５
へ送られた電荷は次に垂直ＣＣＤ２から信号電荷が転送
されて来る前に水平方向に信号電荷を転送し、電荷検出
部６から信号として外部に取り出される。
は並列に垂直方向に転送され、各垂直ＣＣＤ２の一水平
ライン毎に、水平ＣＣＤ５に転送される。水平ＣＣＤ５
へ送られた電荷は次に垂直ＣＣＤ２から信号電荷が転送
されて来る前に水平方向に信号電荷を転送し、電荷検出
部６から信号として外部に取り出される。
【０００５】
【発明が解決しようとする課題】ＣＣＤイメージセンサ
においては解像度向上のための画素数の増加や小型化の
ためのイメージエリアの縮少により、画素サイズを小さ
くする必要がある。この際、トランスファゲート３のチ
ャネル長をはじめとした平面的な長さを縮小している。
しかし、フォトダイオード部１においては、光のシリコ
ン中での吸収長という縮小できない物理定数が関与して
いるので、分光感度を維持するため、深さ方向の構造は
縮小できない。このため、トランスファゲート３のチャ
ネル長の縮小は通常のＭＯＳＦＥＴのスケーリング則と
は異なり、困難なものである。すなわち、ソースにあた
る蓄積領域９の接合深さが深いことと、Ｐ型の表面層１
０が設けられているため、チャネル長が長いときにはシ
リコンと酸化膜との界面、しきい値制御領域１５と酸化
膜１１との界面を電荷が流れる表面チャネルモードであ
るが、チャネル長が短くなってくると表面チャネルモー
ドが困難になると共にパンチスルーが起こるようになっ
てくる。蓄積領域９を完全に空乏化するように信号電荷
を読み出すために、トランスファゲート３の表面チャネ
ルのチャネル電位を大きくする、すなわち、転送電極１
３に印加する電圧が大きくなるという欠点があった。ま
た、バルクパンチスルーが蓄積領域９と埋込層１２との
間に起こることの制御が困難であった。
においては解像度向上のための画素数の増加や小型化の
ためのイメージエリアの縮少により、画素サイズを小さ
くする必要がある。この際、トランスファゲート３のチ
ャネル長をはじめとした平面的な長さを縮小している。
しかし、フォトダイオード部１においては、光のシリコ
ン中での吸収長という縮小できない物理定数が関与して
いるので、分光感度を維持するため、深さ方向の構造は
縮小できない。このため、トランスファゲート３のチャ
ネル長の縮小は通常のＭＯＳＦＥＴのスケーリング則と
は異なり、困難なものである。すなわち、ソースにあた
る蓄積領域９の接合深さが深いことと、Ｐ型の表面層１
０が設けられているため、チャネル長が長いときにはシ
リコンと酸化膜との界面、しきい値制御領域１５と酸化
膜１１との界面を電荷が流れる表面チャネルモードであ
るが、チャネル長が短くなってくると表面チャネルモー
ドが困難になると共にパンチスルーが起こるようになっ
てくる。蓄積領域９を完全に空乏化するように信号電荷
を読み出すために、トランスファゲート３の表面チャネ
ルのチャネル電位を大きくする、すなわち、転送電極１
３に印加する電圧が大きくなるという欠点があった。ま
た、バルクパンチスルーが蓄積領域９と埋込層１２との
間に起こることの制御が困難であった。
【０００６】尾崎等は、１９９３年のＣＣＤとイメージ
センサーに関するワークショップ（ＩＥＥＥ Ｗｏｒｋ
ｓｈｏｐ ｏｎ Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ａｄｖａｎｃｅｄ Ｉｍａｇｅ
Ｓｅｎｓｏｒｓ）の「高精細度テレビジョン用インター
ライン転送型ＣＣＤのためのパンチスルー読み出し法に
よる高密度画素構造（Ａ ＨＩＧＨ ＰＡＣＫＩＮＧ
ＤＥＮＳＩＴＹ ＰＩＸＥＬ ＷＩＴＨ ＰＵＮＣＨＴ
ＨＲＯＵＧＨ ＲＥＡＤ−ＯＵＴ ＭＥＴＨＯＤ ＦＯ
Ｒ ＡＮ ＨＤＴＶ ＩＮＴＥＲ ＬＩＮＥ−ＣＣ
Ｄ）」において、トランスファゲートをバルクのパンチ
スルーで動作させることを提案している。また、特開平
５−８２７７０号公報の図３に示された例において、ト
ランスファゲートのバルク中をパンチスルーによって電
荷を流させることが示されている。前述の尾崎等の例で
はトランスファゲートの領域の不純物分布に特に工夫は
示されていない。特開平５−８２７７０号公報の図３の
例では、トランスファゲートの領域は表面側からＰ＋，
Ｐ，Ｐ−，Ｐ−−と図示されており、表面から奥に向か
って単調にアクセプタ濃度が減少していっている。
センサーに関するワークショップ（ＩＥＥＥ Ｗｏｒｋ
ｓｈｏｐ ｏｎ Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ａｄｖａｎｃｅｄ Ｉｍａｇｅ
Ｓｅｎｓｏｒｓ）の「高精細度テレビジョン用インター
ライン転送型ＣＣＤのためのパンチスルー読み出し法に
よる高密度画素構造（Ａ ＨＩＧＨ ＰＡＣＫＩＮＧ
ＤＥＮＳＩＴＹ ＰＩＸＥＬ ＷＩＴＨ ＰＵＮＣＨＴ
ＨＲＯＵＧＨ ＲＥＡＤ−ＯＵＴ ＭＥＴＨＯＤ ＦＯ
Ｒ ＡＮ ＨＤＴＶ ＩＮＴＥＲ ＬＩＮＥ−ＣＣ
Ｄ）」において、トランスファゲートをバルクのパンチ
スルーで動作させることを提案している。また、特開平
５−８２７７０号公報の図３に示された例において、ト
ランスファゲートのバルク中をパンチスルーによって電
荷を流させることが示されている。前述の尾崎等の例で
はトランスファゲートの領域の不純物分布に特に工夫は
示されていない。特開平５−８２７７０号公報の図３の
例では、トランスファゲートの領域は表面側からＰ＋，
Ｐ，Ｐ−，Ｐ−−と図示されており、表面から奥に向か
って単調にアクセプタ濃度が減少していっている。
【０００７】本発明はトランスファゲートの領域の不純
物分布に工夫を施すことによってトランスファゲートの
パルクチャネルでの読み出しを容易にし、チャネル長を
短くでき、かつ、転送電極に印加する電圧を小さくでき
る固体撮像装置を提供することを目的とする。
物分布に工夫を施すことによってトランスファゲートの
パルクチャネルでの読み出しを容易にし、チャネル長を
短くでき、かつ、転送電極に印加する電圧を小さくでき
る固体撮像装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明によれば、第１
導電型の半導体基板の主面もしくは第１導電型とは反対
導電型である第２導電型の半導体基板の主面に設けられ
た第１導電型のウエル中に、光電変換された信号電荷を
蓄積し２次元的に配列された第２導電型の蓄積領域を有
し、この蓄積領域の表面側を被って第１導電型の表面層
と、前記蓄積領域に対応して設けられ、第２導電型の埋
込層と転送電極とを有する垂直ＣＣＤと、前記蓄積領域
と前記垂直ＣＣＤとの間にあり、前記蓄積領域から前記
垂直ＣＣＤへの信号電荷の転送を制御し、トランスファ
ゲート電極と第１導電型のチャネル部とを有するトラン
スファゲートと、前記垂直ＣＣＤの一方の端部に対応し
て設けられた水平ＣＣＤと、この水平ＣＣＤの一方の端
部に設けられた電荷検出部とを有する固体撮像装置にお
いて、前記トランスファゲートの半導体の第１導電型の
領域の深さ方向の不純物濃度分布が極小を持つことを特
徴とする固体撮像装置が得られる。
導電型の半導体基板の主面もしくは第１導電型とは反対
導電型である第２導電型の半導体基板の主面に設けられ
た第１導電型のウエル中に、光電変換された信号電荷を
蓄積し２次元的に配列された第２導電型の蓄積領域を有
し、この蓄積領域の表面側を被って第１導電型の表面層
と、前記蓄積領域に対応して設けられ、第２導電型の埋
込層と転送電極とを有する垂直ＣＣＤと、前記蓄積領域
と前記垂直ＣＣＤとの間にあり、前記蓄積領域から前記
垂直ＣＣＤへの信号電荷の転送を制御し、トランスファ
ゲート電極と第１導電型のチャネル部とを有するトラン
スファゲートと、前記垂直ＣＣＤの一方の端部に対応し
て設けられた水平ＣＣＤと、この水平ＣＣＤの一方の端
部に設けられた電荷検出部とを有する固体撮像装置にお
いて、前記トランスファゲートの半導体の第１導電型の
領域の深さ方向の不純物濃度分布が極小を持つことを特
徴とする固体撮像装置が得られる。
【０００９】本発明による固体撮像装置は、トランスフ
ァゲートのチャネル部の深さ方向の不純物濃度分布に極
小を持つ。この極小付近でパンチスルーが起こりやす
い。このため、蓄積領域に存在する電荷量にかかわら
ず、常にこの不純物濃度の極小近傍がチャネルになり、
安定したパンチスルーが起こさせることができる。その
結果、転送電極に印加する電圧を小さくすることができ
る。
ァゲートのチャネル部の深さ方向の不純物濃度分布に極
小を持つ。この極小付近でパンチスルーが起こりやす
い。このため、蓄積領域に存在する電荷量にかかわら
ず、常にこの不純物濃度の極小近傍がチャネルになり、
安定したパンチスルーが起こさせることができる。その
結果、転送電極に印加する電圧を小さくすることができ
る。
【００１０】菅野卓雄監修、香山晋編「超高速ディジタ
ルデバイス・シリーズ２超高速ＭＯＳデバイス（１９８
６年 培風館）ｐ．２２〜２８の「２．２．１ ＭＯＳ
ＦＥＴの基本特性と短チャネル効果」の節において、
短チャネル効果を抑え、かつ基板バイアス効果の増大を
もたらさないように考え出された深さ方向の不純物濃度
分布が示されている。これを図５として明細書中に引用
する。図４の本発明の不純物濃度分布と似ているが、次
の点で異なる。すなわち、本発明の実施例ではソースに
相当するフォトダイオード部１において、通常のソース
に相当するｎ型の蓄積領域９の表面側にＰ型の表面層１
０が設けられているため、チャネル部の不純物濃度分布
が似ていてもその作用は異なる。実際、引例のＭＯＳＦ
ＥＴはシリコンと酸化膜との界面を電荷を流れる表面チ
ャネル型であり、本発明とは異なるわけである。
ルデバイス・シリーズ２超高速ＭＯＳデバイス（１９８
６年 培風館）ｐ．２２〜２８の「２．２．１ ＭＯＳ
ＦＥＴの基本特性と短チャネル効果」の節において、
短チャネル効果を抑え、かつ基板バイアス効果の増大を
もたらさないように考え出された深さ方向の不純物濃度
分布が示されている。これを図５として明細書中に引用
する。図４の本発明の不純物濃度分布と似ているが、次
の点で異なる。すなわち、本発明の実施例ではソースに
相当するフォトダイオード部１において、通常のソース
に相当するｎ型の蓄積領域９の表面側にＰ型の表面層１
０が設けられているため、チャネル部の不純物濃度分布
が似ていてもその作用は異なる。実際、引例のＭＯＳＦ
ＥＴはシリコンと酸化膜との界面を電荷を流れる表面チ
ャネル型であり、本発明とは異なるわけである。
【００１１】
【実施例】以下、この発明の実施例について図面を用い
て説明する。なお、図３に示す従来例と同一構成要素に
は同一符号を付して詳細説明を省略する。
て説明する。なお、図３に示す従来例と同一構成要素に
は同一符号を付して詳細説明を省略する。
【００１２】本発明の一実施例の固体撮像装置の模式的
平面図は図２と同じである。図２におけるＩＩＩ−ＩＩ
Ｉ線に沿う部分的断面図を図１に示す。図３と比較し
て、トランスファゲート３のシリコン中の構成が異な
る。図１の実施例では、トランスファゲート３のシリコ
ン中は、界面側よりＰ型のしきい値制御領域１５、Ｐ型
でアクセプタ濃度が低いパンチスルー領域１８、Ｐ型で
パンチスルー領域１８よりアクセプタ濃度が高いパンチ
スルー防止領域１９、Ｐウェル８、ｎ型半導体基板７が
構成要素が並んでいる。しきい値制御領域１５、パンチ
スルー領域１８、パンチスルー防止領域１９、Ｐウェル
８はいずれもボロンをドープしたＰ型であり、これらの
領域の間に厳密に境界線を引くことは困難であるが、便
宜的にこれらの領域に区分して扱う。トランスファゲー
ト部３のシリコン中の深さ方向の不純物分布を図４に示
す。縦軸は不純物濃度を表わす。アクセプタとドナーが
混在しているときはその差である実効的な不純物濃度を
示す。図４に示された不純物濃度分布はｎ型半導体基板
７にまず表面から深いところまで広くアクセプタが分布
するＰウェル８に相当するアクセプタ分布を形成し、次
にパンチスルー防止領域１９にボロンをイオン注入し、
さらに、しきい値制御領域１５にボロンをイオン注入す
ることによって得られる。パンチスルー領域１８はパン
チスルー防止領域１９としきい値制御領域１５に注入さ
れたボロンの分布の狭間になった領域であり、アクセプ
タ濃度はパンチスルー防止領域１９やしきい値制御領域
１５に比較して小さい。また、アクセプタ濃度分布はパ
ンチスルー領域１８で極小２０を持つ。図１において、
パンチスルー領域１８は蓄積領域９と埋込層１２とに隣
接している。極小２０も蓄積領域９と埋込層１２とに接
している。蓄積領域９は埋込層１２に比較して深いとこ
ろに存在するので、極小２０の位置はトランスファゲー
ト３のチャネル長方向に対して同じ深さのところに存在
させるのではなく、蓄積領域９側は深く、埋込層１２側
は浅くさせることも好ましい。
平面図は図２と同じである。図２におけるＩＩＩ−ＩＩ
Ｉ線に沿う部分的断面図を図１に示す。図３と比較し
て、トランスファゲート３のシリコン中の構成が異な
る。図１の実施例では、トランスファゲート３のシリコ
ン中は、界面側よりＰ型のしきい値制御領域１５、Ｐ型
でアクセプタ濃度が低いパンチスルー領域１８、Ｐ型で
パンチスルー領域１８よりアクセプタ濃度が高いパンチ
スルー防止領域１９、Ｐウェル８、ｎ型半導体基板７が
構成要素が並んでいる。しきい値制御領域１５、パンチ
スルー領域１８、パンチスルー防止領域１９、Ｐウェル
８はいずれもボロンをドープしたＰ型であり、これらの
領域の間に厳密に境界線を引くことは困難であるが、便
宜的にこれらの領域に区分して扱う。トランスファゲー
ト部３のシリコン中の深さ方向の不純物分布を図４に示
す。縦軸は不純物濃度を表わす。アクセプタとドナーが
混在しているときはその差である実効的な不純物濃度を
示す。図４に示された不純物濃度分布はｎ型半導体基板
７にまず表面から深いところまで広くアクセプタが分布
するＰウェル８に相当するアクセプタ分布を形成し、次
にパンチスルー防止領域１９にボロンをイオン注入し、
さらに、しきい値制御領域１５にボロンをイオン注入す
ることによって得られる。パンチスルー領域１８はパン
チスルー防止領域１９としきい値制御領域１５に注入さ
れたボロンの分布の狭間になった領域であり、アクセプ
タ濃度はパンチスルー防止領域１９やしきい値制御領域
１５に比較して小さい。また、アクセプタ濃度分布はパ
ンチスルー領域１８で極小２０を持つ。図１において、
パンチスルー領域１８は蓄積領域９と埋込層１２とに隣
接している。極小２０も蓄積領域９と埋込層１２とに接
している。蓄積領域９は埋込層１２に比較して深いとこ
ろに存在するので、極小２０の位置はトランスファゲー
ト３のチャネル長方向に対して同じ深さのところに存在
させるのではなく、蓄積領域９側は深く、埋込層１２側
は浅くさせることも好ましい。
【００１３】図１に示した実施例の固体撮像装置では、
しきい値制御領域１５はトランスファゲート３のしきい
値を正にし、かつ表面パンチスルーを防止している。パ
ンチスルー防止領域１９は深い部分でのパンチスルーが
起こることを防止している。
しきい値制御領域１５はトランスファゲート３のしきい
値を正にし、かつ表面パンチスルーを防止している。パ
ンチスルー防止領域１９は深い部分でのパンチスルーが
起こることを防止している。
【００１４】パンチスルー領域１８、とりわけ極小２０
近傍は蓄積領域９から埋込層１２への埋込型チャネルが
パンチスルーによって形成される。パンチスルーを起こ
しやすい領域を設けることによって、転送電極１３に印
加する電圧が小さくなり、かつ、チャネルの位置が安定
する。さらに、極小２０の位置を浅くすることによって
も転送電極１３に印加する電圧を小さくできる。
近傍は蓄積領域９から埋込層１２への埋込型チャネルが
パンチスルーによって形成される。パンチスルーを起こ
しやすい領域を設けることによって、転送電極１３に印
加する電圧が小さくなり、かつ、チャネルの位置が安定
する。さらに、極小２０の位置を浅くすることによって
も転送電極１３に印加する電圧を小さくできる。
【００１５】以上の説明では、ブルーミングを防止する
ための縦型オーバフロードレイン構造を採用している
が、同構造を採用せず、ｎ型半導体基板７の主面に設け
られたＰウェルの替りにＰ型基板を用いた場合において
も、本発明の効果は同様である。
ための縦型オーバフロードレイン構造を採用している
が、同構造を採用せず、ｎ型半導体基板７の主面に設け
られたＰウェルの替りにＰ型基板を用いた場合において
も、本発明の効果は同様である。
【００１６】また、以上の説明では、インターライン転
送型ＣＣＤイメージセンサについて説明をしたが、画素
構造が同じであるフレームインターライン転送型ＣＣＤ
イメージセンサにおいても本発明と同様の効果が得られ
る。
送型ＣＣＤイメージセンサについて説明をしたが、画素
構造が同じであるフレームインターライン転送型ＣＣＤ
イメージセンサにおいても本発明と同様の効果が得られ
る。
【００１７】
【発明の効果】以上説明したように本発明は、トランス
ファゲートのシリコン中の不純物濃度分布に極小を持た
せるようにしたので、蓄積領域から埋込層への電荷転送
がパンチスルーによる埋込チャネルとなり、トランスフ
ァゲートが短くても容易に設計ができ、また転送電極へ
の印加電圧が小さくてよいという効果を有する。
ファゲートのシリコン中の不純物濃度分布に極小を持た
せるようにしたので、蓄積領域から埋込層への電荷転送
がパンチスルーによる埋込チャネルとなり、トランスフ
ァゲートが短くても容易に設計ができ、また転送電極へ
の印加電圧が小さくてよいという効果を有する。
【図１】本発明の一実施例の固体撮像装置の図２におけ
るＩＩＩ−ＩＩＩ線に沿う部分的断面図である。
るＩＩＩ−ＩＩＩ線に沿う部分的断面図である。
【図２】固体撮像装置の模式的平面図である。
【図３】従来の固体撮像装置の図２におけるＩＩＩ−Ｉ
ＩＩ線に沿う部分的断面図である。
ＩＩ線に沿う部分的断面図である。
【図４】本発明の一実施例の固体撮像装置のトランスフ
ァゲートの深さ方向の不純物濃度分布を示す図である。
ァゲートの深さ方向の不純物濃度分布を示す図である。
【図５】短チャネル効果を抑えたＭＯＳＦＥＴのチャネ
ル部の深さ方向の不純物濃度分布を示す図である。
ル部の深さ方向の不純物濃度分布を示す図である。
１ フォトダイオード部 ２ 垂直ＣＣＤ ３ トランスファゲート ４ チャネルストップ領域 ５ 水平ＣＣＤ ６ 電荷検出部 ７ ｎ型半導体基板 ８ Ｐウェル ９ 蓄積領域 １０ 表面層 １１ 酸化膜 １２ 埋込層 １３ 転送電極 １４ レジスタＰ領域 １５ しきい値制御領域 １６ チャネルストップＰ領域 １７ 遮光膜 １８ パンチスルー領域 １９ パンチスルー防止領域 ２０ 極小
Claims (1)
- 【請求項１】 第１導電型の半導体基板の主面もしくは
第１導電型とは反対導電型である第２導電型の半導体基
板の主面に設けられた第１導電型のウエル中に、光電変
換された信号電荷を蓄積し２次元的に配列された第２導
電型の蓄積領域を有し、この蓄積領域の表面側を被っ
て、第１導電型の表面層と、前記蓄積領域に対応して設
けられ、第２導電型の埋込層と転送電極とを有する垂直
ＣＣＤと、前記蓄積領域と前記垂直ＣＣＤとの間にあ
り、前記蓄積領域から前記垂直ＣＣＤへの信号電荷の転
送を制御し、トランスファーゲート電極と第１導電型の
チャネル部とを有するトランスファゲートと、前記垂直
ＣＣＤの一方の端部に対応して設けられた水平ＣＣＤ
と、この水平ＣＣＤの一方の端部に設けられた電荷検出
部とを有する固体撮像装置において、前記トランスファ
ゲートの半導体の第１導電型の領域の深さ方向の不純物
濃度分布が極小を持つことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5300251A JP2621774B2 (ja) | 1993-11-30 | 1993-11-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5300251A JP2621774B2 (ja) | 1993-11-30 | 1993-11-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153931A JPH07153931A (ja) | 1995-06-16 |
| JP2621774B2 true JP2621774B2 (ja) | 1997-06-18 |
Family
ID=17882536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5300251A Expired - Fee Related JP2621774B2 (ja) | 1993-11-30 | 1993-11-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621774B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254378A (ja) * | 1991-01-30 | 1992-09-09 | Matsushita Electron Corp | 固体撮像装置 |
-
1993
- 1993-11-30 JP JP5300251A patent/JP2621774B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153931A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498013A (en) | Solid state image sensor exhibiting reduced image smearing effects | |
| KR20060126377A (ko) | 비대칭 전송 게이트 채널 도핑을 갖는 픽셀 | |
| JP3125303B2 (ja) | 固体撮像素子 | |
| JP3600430B2 (ja) | 固体撮像装置 | |
| KR100712154B1 (ko) | 고체 촬상 장치 | |
| JP3062010B2 (ja) | 固体撮像装置 | |
| JPS6216599B2 (ja) | ||
| EP0657946B1 (en) | Solid state image sensing device | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JP2621774B2 (ja) | 固体撮像装置 | |
| JPH0230189B2 (ja) | ||
| JP3880579B2 (ja) | Ｍｏｓ型撮像装置 | |
| JP2002134731A (ja) | 光電変換素子および固体撮像素子 | |
| JP3087718B2 (ja) | 固体撮像装置 | |
| JP2007208052A (ja) | 固体撮像素子 | |
| JP4700919B2 (ja) | 固体撮像素子 | |
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0424871B2 (ja) | ||
| JPH0424872B2 (ja) | ||
| JPS63272069A (ja) | 固体撮像装置 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| JPS5917585B2 (ja) | 固体撮像装置 | |
| JPS6273663A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH04130666A (ja) | 固体撮像素子 | |
| JPS6327057A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |