JPS58161367A - 電荷結合素子及びそれを用いた固体撮像素子 - Google Patents
電荷結合素子及びそれを用いた固体撮像素子Info
- Publication number
- JPS58161367A JPS58161367A JP57044011A JP4401182A JPS58161367A JP S58161367 A JPS58161367 A JP S58161367A JP 57044011 A JP57044011 A JP 57044011A JP 4401182 A JP4401182 A JP 4401182A JP S58161367 A JPS58161367 A JP S58161367A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- type layer
- solid
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 title 1
- 238000010168 coupling process Methods 0.000 title 1
- 238000005859 coupling reaction Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000003384 imaging method Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000001444 catalytic combustion detection Methods 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電荷結合素子（Ｃｈａｒｇｅ Ｃｏｕｐｌｅ
ｄＤｅｖ ｉｃｅ’！下ＣＣＤ下略ＣＤ、およびＣＣＤ
を用いた固体撮像素子に関するもので、前者の場合には
暗電流を、後者の場合には暗電流とスミア（ｓｍｅａｒ
）を大幅に低減する技術を提供するものである。
ｄＤｅｖ ｉｃｅ’！下ＣＣＤ下略ＣＤ、およびＣＣＤ
を用いた固体撮像素子に関するもので、前者の場合には
暗電流を、後者の場合には暗電流とスミア（ｓｍｅａｒ
）を大幅に低減する技術を提供するものである。
第１図（ａ）及び第２図（ａ）に、従来のＣＣＤにおけ
る信号電荷転送方向に垂直な断面構造の例を示す０これ
らは共に電子を信号電荷とするいわゆるｎチャネルＣＣ
Ｄであり、ｐ型シリコン基板１が用いられている。シリ
コン基板の上側にはゲート絶縁膜２を介してシフトレジ
スタ電極３が設けられている。また両端にばｐ層層より
なる分離のだめのチャネルストップ４が設けられている
。第１図（ａ）は表面チャネルｃｃＤ （Ｓｕｒｆａｃ
ｅ ＣｈａｍｅｌＣＣＤ、以下５ＣＣＤ）であり、信
号電荷は主としてゲート絶縁膜２に接するシリコン基板
１上を転送される。第２図（ａ）は埋め込みチャネルＣ
ＣＤ（Ｂｕｒｉｅｄ Ｃｈａｍｅｌ ＣＣＤ、以下
ＢＣＣＤ）であり、シリコン基板１内の上部にｎ型層５
が設けられており、信号電荷は主としてこのｎ型層５内
を転送される。
る信号電荷転送方向に垂直な断面構造の例を示す０これ
らは共に電子を信号電荷とするいわゆるｎチャネルＣＣ
Ｄであり、ｐ型シリコン基板１が用いられている。シリ
コン基板の上側にはゲート絶縁膜２を介してシフトレジ
スタ電極３が設けられている。また両端にばｐ層層より
なる分離のだめのチャネルストップ４が設けられている
。第１図（ａ）は表面チャネルｃｃＤ （Ｓｕｒｆａｃ
ｅ ＣｈａｍｅｌＣＣＤ、以下５ＣＣＤ）であり、信
号電荷は主としてゲート絶縁膜２に接するシリコン基板
１上を転送される。第２図（ａ）は埋め込みチャネルＣ
ＣＤ（Ｂｕｒｉｅｄ Ｃｈａｍｅｌ ＣＣＤ、以下
ＢＣＣＤ）であり、シリコン基板１内の上部にｎ型層５
が設けられており、信号電荷は主としてこのｎ型層５内
を転送される。
第１図（ｂ）及び第２図（ｂ）ｌ″ｉそれぞれ上記第１
図（ａ）及び第２図（ａ）のＣＣＤに対応する深さ方向
のポテンシャル図である。第１図の５ＣＣＤではシリコ
ン基板表面がポテンシャル最大で、深さ方向に徐々に減
少して０となり、表面よりポテンシャルが０の部分まで
が空乏層領域である。信号電荷はそれ数表面に蓄積する
が、電子正孔対生成で発生した電子のうち、空乏層内で
発生したものと空乏層内に到達したものはすべてポテン
シャルが最大である表面に集められ、信号電荷に混入す
る。これが暗電流である。
図（ａ）及び第２図（ａ）のＣＣＤに対応する深さ方向
のポテンシャル図である。第１図の５ＣＣＤではシリコ
ン基板表面がポテンシャル最大で、深さ方向に徐々に減
少して０となり、表面よりポテンシャルが０の部分まで
が空乏層領域である。信号電荷はそれ数表面に蓄積する
が、電子正孔対生成で発生した電子のうち、空乏層内で
発生したものと空乏層内に到達したものはすべてポテン
シャルが最大である表面に集められ、信号電荷に混入す
る。これが暗電流である。
第２図のＢＣＣＤの場合は、ｎ型層５の中にポテンシャ
ル最大の部分があり、ここに信号電荷が蓄積する。又電
子正孔対生成で発生した電子のうち、空乏層内で発生し
たものと空乏層内に到達したものはすべてポテンシャル
が最大である部分に集められ、信号電荷に混入する。こ
れが暗電流となることは５ＣＣＤの場合と同様である。
ル最大の部分があり、ここに信号電荷が蓄積する。又電
子正孔対生成で発生した電子のうち、空乏層内で発生し
たものと空乏層内に到達したものはすべてポテンシャル
が最大である部分に集められ、信号電荷に混入する。こ
れが暗電流となることは５ＣＣＤの場合と同様である。
第３図に上記従来のＣＣＤを用いた固体撮像素子の１画
素の断面構造の例を示す。ｐ型シリコン基板１上にｎ型
層６が設けられこれが受光部を形成する。ｎ型層６に接
し、シリコン基板表面上に設けられたゲート絶縁膜２を
介してトランスファゲート電極７とＣＣＤシフトレジス
タ電極８が設けられている。トランスファゲート電極７
とＣＣＤシフトレジスタ電極８の土部には絶縁膜９を介
して遮光のためにＡ７１０が設けられている。また十 ｎ型層６の周辺には画素分離のだめのｐ層より＝・する
チャネルストップ４が設けられている。
素の断面構造の例を示す。ｐ型シリコン基板１上にｎ型
層６が設けられこれが受光部を形成する。ｎ型層６に接
し、シリコン基板表面上に設けられたゲート絶縁膜２を
介してトランスファゲート電極７とＣＣＤシフトレジス
タ電極８が設けられている。トランスファゲート電極７
とＣＣＤシフトレジスタ電極８の土部には絶縁膜９を介
して遮光のためにＡ７１０が設けられている。また十 ｎ型層６の周辺には画素分離のだめのｐ層より＝・する
チャネルストップ４が設けられている。
゛う
゛′シリコン基板１に入射した光により電子正孔生成が
行われ、このうち電子はｎ型層６によるｐｎ接合に蓄積
する。一定期間をもってトランスファゲート電極７に印
加される電圧が高レベルとなり、このときｐｎ接合に蓄
積した電子、すなわち信号電荷がＣＣＤシフトレジスタ
に転送される。信号電荷がＣＣＤシフトレジスタ内を第
３図の紙面垂直方向に転送されている間、ｐｎ接合には
光電変換により発生した電子が集められる０ＣＣＤシフ
トレジスタは上記第１図と同じ構造であシ、それ故前述
した理由により暗電流も混入するが、以下の理由により
スミアも生じることになる。すなわちＣＣＤシフトレジ
スタ部分に光が入射しないようにその上部は遮光Ａ７１
０が設けられているが、受光部より入射した光のうちシ
リコン基板奥深く入射した光によシ発生した電子は、一
部がドリフトによりＣＣＤシフトレジスタによる空乏層
に到達する。このときこれらの電子は、前述した暗電流
の混入と全く同じ過程で信号電荷に混入する０ＣＣＤシ
フトレジスタは信号電荷を連続して転送しているので、
たとえば一部分に強い光が入射しているとき、この強い
光による電子の混入が連続しておこり、スミアが生じる
ことになる。
行われ、このうち電子はｎ型層６によるｐｎ接合に蓄積
する。一定期間をもってトランスファゲート電極７に印
加される電圧が高レベルとなり、このときｐｎ接合に蓄
積した電子、すなわち信号電荷がＣＣＤシフトレジスタ
に転送される。信号電荷がＣＣＤシフトレジスタ内を第
３図の紙面垂直方向に転送されている間、ｐｎ接合には
光電変換により発生した電子が集められる０ＣＣＤシフ
トレジスタは上記第１図と同じ構造であシ、それ故前述
した理由により暗電流も混入するが、以下の理由により
スミアも生じることになる。すなわちＣＣＤシフトレジ
スタ部分に光が入射しないようにその上部は遮光Ａ７１
０が設けられているが、受光部より入射した光のうちシ
リコン基板奥深く入射した光によシ発生した電子は、一
部がドリフトによりＣＣＤシフトレジスタによる空乏層
に到達する。このときこれらの電子は、前述した暗電流
の混入と全く同じ過程で信号電荷に混入する０ＣＣＤシ
フトレジスタは信号電荷を連続して転送しているので、
たとえば一部分に強い光が入射しているとき、この強い
光による電子の混入が連続しておこり、スミアが生じる
ことになる。
このように上記従来の電子正孔対で生成した電荷のうち
信号電荷に混入する電荷が非常に多いため、ＣＣＤでは
暗電流か、ＣＣＤを用いた固体撮像素子では暗電流とス
ミアが生じ、暗電流はダイナミックレンジを減少させ、
スミアは画面を不鮮明にしていた。
信号電荷に混入する電荷が非常に多いため、ＣＣＤでは
暗電流か、ＣＣＤを用いた固体撮像素子では暗電流とス
ミアが生じ、暗電流はダイナミックレンジを減少させ、
スミアは画面を不鮮明にしていた。
本発明は上記従来の欠点に鑑みなされたもので、ＣＯＤ
の暗電流、またＣＯＤを用いた固体撮像素子では暗電流
とスミアを著しく低減する技術を提供するものである。
の暗電流、またＣＯＤを用いた固体撮像素子では暗電流
とスミアを著しく低減する技術を提供するものである。
第４図及び第５図は本発明をＣＣＤに適用した実施例を
示す。第４図はｎチャネル５ＣＣＤに本発明を適用した
実施例であり、第５図はｎチャネルＢＣＣＤに本発明を
適用した実施例である。第４図（ａ）ではｎ型シリコン
基板１１の上部にｎ型層１２が設けられ、その上部には
厚さｄのゲート絶縁膜２を介してシフトレジスタ電極３
が設けられのチャネルストップ４が設けられており、チ
ャネルストップ４とｎ型シリコン基板１１は逆方向にバ
イアス電圧が印加されている。ｐ型層１２の濃度、厚さ
ｔは上記逆バイアス電圧とシフトレジスタ電極３に印加
する電圧により、基板表面からｎ基板１１内に達する領
域を空乏化するように設定されている。
示す。第４図はｎチャネル５ＣＣＤに本発明を適用した
実施例であり、第５図はｎチャネルＢＣＣＤに本発明を
適用した実施例である。第４図（ａ）ではｎ型シリコン
基板１１の上部にｎ型層１２が設けられ、その上部には
厚さｄのゲート絶縁膜２を介してシフトレジスタ電極３
が設けられのチャネルストップ４が設けられており、チ
ャネルストップ４とｎ型シリコン基板１１は逆方向にバ
イアス電圧が印加されている。ｐ型層１２の濃度、厚さ
ｔは上記逆バイアス電圧とシフトレジスタ電極３に印加
する電圧により、基板表面からｎ基板１１内に達する領
域を空乏化するように設定されている。
第４図（ｂ）にシフトレジスタ電圧がＶ。のときの第４
図（ａ）に対応する深さ方向のポテンシャル図を示す。
図（ａ）に対応する深さ方向のポテンシャル図を示す。
ポテンシャルは深さ方向に先ず減少し、ｐ型層１２内の
Ｘ−Ｘｍで最小となり、再び増加してＸｍＸｄで基板の
電位となる。ここで上記ポテンシャル曲線は、ｐ型層１
２の濃度及び厚さが上述のように制御されているため、
曲線は連続したものとなる。それ故信号電荷はポテンシ
ャルが高い基板表面のｘ ＝ ０の部分に蓄積する。更
にＸ〉踊の部分で電子正孔対生成が生じたとき、電子は
ポテンシャル図よりｎ基板へ吸い出され、正孔はｐ＋チ
ャネルストップ４へ吸い出される。０〈ｘ ＜ 輻の部
分で電子正孔対生成が生じたときのみ電子が表面へ集め
られ、信号電荷に混入する。
Ｘ−Ｘｍで最小となり、再び増加してＸｍＸｄで基板の
電位となる。ここで上記ポテンシャル曲線は、ｐ型層１
２の濃度及び厚さが上述のように制御されているため、
曲線は連続したものとなる。それ故信号電荷はポテンシ
ャルが高い基板表面のｘ ＝ ０の部分に蓄積する。更
にＸ〉踊の部分で電子正孔対生成が生じたとき、電子は
ポテンシャル図よりｎ基板へ吸い出され、正孔はｐ＋チ
ャネルストップ４へ吸い出される。０〈ｘ ＜ 輻の部
分で電子正孔対生成が生じたときのみ電子が表面へ集め
られ、信号電荷に混入する。
すなわち従来例では電子正孔対生成で発生した電子のう
ち、空乏層内で発生したものと空乏層内に到達したもの
すべてが信号電荷に混入し暗電流となったが、上記第４
図（ａ）の構造とすることにより、Ｘ＜Ｘｍで発生した
電子のみが暗電流となり、暗電流が著しく減少すること
になる。
ち、空乏層内で発生したものと空乏層内に到達したもの
すべてが信号電荷に混入し暗電流となったが、上記第４
図（ａ）の構造とすることにより、Ｘ＜Ｘｍで発生した
電子のみが暗電流となり、暗電流が著しく減少すること
になる。
ＢＣＣＤの場合には第５図（ａ）に示すように厚さ応す
るポテンシャル図は第５図（ｂ）に示すように、Ｘ−Ｘ
ｍ、で最大となりＸｍＸｍ２で最小となり、ＸｍＸｄで
基板の電位となる。この場合も同様にポテンシャル曲線
は連続したものになる。上記躇、。
るポテンシャル図は第５図（ｂ）に示すように、Ｘ−Ｘ
ｍ、で最大となりＸｍＸｍ２で最小となり、ＸｍＸｄで
基板の電位となる。この場合も同様にポテンシャル曲線
は連続したものになる。上記躇、。
Ｘ はそれぞれＯ＜ ｔｍ、＜ ｔ＋ ＋ ｔ＋＜ Ｘ
ｍ２＜ ｔ＋２ 十ｔ２である必要があるが、これらはｎ型層１３、ｐ型
層１２の濃度、厚さの選択により達成できる。
ｍ２＜ ｔ＋２ 十ｔ２である必要があるが、これらはｎ型層１３、ｐ型
層１２の濃度、厚さの選択により達成できる。
この場合も５ＣＣＤの場合と同様０〈ＸくＸｍ２の部分
で、電子正孔対生成が生じたときのみ電子がＸ−Ｘｍ１
にある信号電荷に混入して暗電流となり、Ｘ＞Ｘｒ１１
２において発生した電子は全てｎ型基板へ吸い出される
ため、暗電流は著しく低減されることになる。
で、電子正孔対生成が生じたときのみ電子がＸ−Ｘｍ１
にある信号電荷に混入して暗電流となり、Ｘ＞Ｘｒ１１
２において発生した電子は全てｎ型基板へ吸い出される
ため、暗電流は著しく低減されることになる。
第６図ばＣＣＤを用いた固体撮像素子に本発明を適用し
た一実施例である。ｎ型シリコン基板１１の上部にｐ型
層１２が設けられており、この上部にｎ型層６が形成さ
れこれが受光部となるＯｎ型層６に接しシリコン基板表
面上に設けられたゲート絶縁膜２を介してトランスファ
ゲート電極７とＣＣＤシフトレジスタ電極８が設けられ
ている０トランスフアゲート電極７とＣＣＤシフトレジ
スタ電極８の上部には絶縁膜９を介して遮光のためにＡ
ｔｌ０が設けられている０また画素周辺には分離のだめ
のｐ 層よりなるチャネルストップ４が設けられ、チャ
ネルストップ４とｎ基板１１は逆方向にバイアス電圧が
印加されている０入射した光により電子正孔対生成が行
われ、このうち電子Ｈｎ型層６によるｐｎ接合に蓄積し
、正孔はチャネルストップ４より吸い出される。一定期
間をもってトランスファゲート電極７に印加される電圧
が高レベルとなり、このときｐｎ接合に蓄積した電子、
すなわち信号電荷がＣＣＤシフトレジスタに転送される
。信号電荷がＣＣＤシフトレジスタ内を第６図紙面に垂
直方向に転送されている間、ｐｎ接合には光電変換によ
り発生した電子が集められる。ＣＣＤシフトレジスタは
上記実施例の第４図と同じ構造であり、それ故前述した
理由により暗電流は大幅に減少し、更に以下の理由によ
りスミアも大幅に低減する０ＣＣＤシフトレジスタのポ
テンシャルは第４図（ｂ）と同様である。
た一実施例である。ｎ型シリコン基板１１の上部にｐ型
層１２が設けられており、この上部にｎ型層６が形成さ
れこれが受光部となるＯｎ型層６に接しシリコン基板表
面上に設けられたゲート絶縁膜２を介してトランスファ
ゲート電極７とＣＣＤシフトレジスタ電極８が設けられ
ている０トランスフアゲート電極７とＣＣＤシフトレジ
スタ電極８の上部には絶縁膜９を介して遮光のためにＡ
ｔｌ０が設けられている０また画素周辺には分離のだめ
のｐ 層よりなるチャネルストップ４が設けられ、チャ
ネルストップ４とｎ基板１１は逆方向にバイアス電圧が
印加されている０入射した光により電子正孔対生成が行
われ、このうち電子Ｈｎ型層６によるｐｎ接合に蓄積し
、正孔はチャネルストップ４より吸い出される。一定期
間をもってトランスファゲート電極７に印加される電圧
が高レベルとなり、このときｐｎ接合に蓄積した電子、
すなわち信号電荷がＣＣＤシフトレジスタに転送される
。信号電荷がＣＣＤシフトレジスタ内を第６図紙面に垂
直方向に転送されている間、ｐｎ接合には光電変換によ
り発生した電子が集められる。ＣＣＤシフトレジスタは
上記実施例の第４図と同じ構造であり、それ故前述した
理由により暗電流は大幅に減少し、更に以下の理由によ
りスミアも大幅に低減する０ＣＣＤシフトレジスタのポ
テンシャルは第４図（ｂ）と同様である。
従来構造では、受光部より入射した光のうちシリコン基
板奥深く入射した光により発生した電子の一部がドリフ
トによりＣＣＤシフトレジスタによる空乏層に到達し、
信号電荷に混入することによりスミアが生じたが、本発
明を実施することによりＸ＜躇で発生した電子のみが信
号電荷に混入し他はｎ基板に吸い出されてしまうことに
なる。
板奥深く入射した光により発生した電子の一部がドリフ
トによりＣＣＤシフトレジスタによる空乏層に到達し、
信号電荷に混入することによりスミアが生じたが、本発
明を実施することによりＸ＜躇で発生した電子のみが信
号電荷に混入し他はｎ基板に吸い出されてしまうことに
なる。
このだめスミアが大幅に低減できることになる。
第７図は本発明を適用した別の例であり、受光部が第６
図と異なりＭＯＳキャパシタで構成されている。そのた
め第６図のｎ型層６のかわりにホトゲート電極１４が設
けられている。ＣＯＤシフトレジスタ部は第６図と同一
の構造であり、それ故暗電流、スミアの低減をはかるこ
とができる。
図と異なりＭＯＳキャパシタで構成されている。そのた
め第６図のｎ型層６のかわりにホトゲート電極１４が設
けられている。ＣＯＤシフトレジスタ部は第６図と同一
の構造であり、それ故暗電流、スミアの低減をはかるこ
とができる。
第８図は本発明を適用した別の実施例でＣＣＤシフトレ
ジスタに第６図の５ＣＣＤに代りＢＣＣＤを用いている
。このためｎ型層１３が設けられており、ＣＣＤシフト
レジスタの構造は本発明の実施例第５図と同一である。
ジスタに第６図の５ＣＣＤに代りＢＣＣＤを用いている
。このためｎ型層１３が設けられており、ＣＣＤシフト
レジスタの構造は本発明の実施例第５図と同一である。
この構造においてもＸ＞Ｘｍ２における電子はｎ基板に
吸い出されるため暗電流、スミアを大幅に低減すること
ができる。
吸い出されるため暗電流、スミアを大幅に低減すること
ができる。
第９図は本発明を適用した別の実施例で第８図よりトラ
ンスファゲート電極７を除いたものである。ＣＣＤシフ
トレジスタ電極８に高レベルの印加を行うことにより信
号電荷をホトダイオードよりＣＣＤシフトレジスタに転
送し、中、低レベル時には、信号電荷はＣＣＤシフトレ
ジスタ内を転送される。ＣＣＤシフトレジスタの構造は
本発明の実施例第５図と同一であるので、Ｘ＞Ｘｍ２に
おける電子はｎ基板に吸い出され、暗電流、スミアを大
幅に低減することができる。
ンスファゲート電極７を除いたものである。ＣＣＤシフ
トレジスタ電極８に高レベルの印加を行うことにより信
号電荷をホトダイオードよりＣＣＤシフトレジスタに転
送し、中、低レベル時には、信号電荷はＣＣＤシフトレ
ジスタ内を転送される。ＣＣＤシフトレジスタの構造は
本発明の実施例第５図と同一であるので、Ｘ＞Ｘｍ２に
おける電子はｎ基板に吸い出され、暗電流、スミアを大
幅に低減することができる。
第１０図は第９図のホトダイオードを形成するｎ型層６
の下部に、ＢＣＣＤを形成するｎ型層］３の下部のｐ型
層１２よりも濃度、厚さのいずれか、あるいはそのいず
れもが大きいｐ型層１５を設けたもので、これによりホ
トダイオードの蓄積容量を増大することができる。また
このｐ型層１５を周辺回路部分にも同時に形成し、その
部分に周辺回路用のＭＯＳ）ランジスタを形成すること
もできる。更にｎ型層６とｐ型層１２が重なる部分を設
ければこの部分より強い光が照射されたときの過剰電荷
を吸収することも可能となる。
の下部に、ＢＣＣＤを形成するｎ型層］３の下部のｐ型
層１２よりも濃度、厚さのいずれか、あるいはそのいず
れもが大きいｐ型層１５を設けたもので、これによりホ
トダイオードの蓄積容量を増大することができる。また
このｐ型層１５を周辺回路部分にも同時に形成し、その
部分に周辺回路用のＭＯＳ）ランジスタを形成すること
もできる。更にｎ型層６とｐ型層１２が重なる部分を設
ければこの部分より強い光が照射されたときの過剰電荷
を吸収することも可能となる。
以上本発明の実施例を示したが、いずれの場合も暗電流
もしくは暗電流とスミアを大幅に低減することができる
。
もしくは暗電流とスミアを大幅に低減することができる
。
なお以上の説明では全て電子を信号電荷とするＣＣＤに
ついて行ったが正孔を信号電荷とするＣＣＤについても
導電の型および電圧の正負を適罵逆とすることにより、
全く同じ効果が得られることは明らかである。
ついて行ったが正孔を信号電荷とするＣＣＤについても
導電の型および電圧の正負を適罵逆とすることにより、
全く同じ効果が得られることは明らかである。
第１図（ａ）、（ｂ）及び第２図（ａ）、（ｂ）は従来
のＣＣＤの断面構造およびポテンシャル図、第３図は従
来のＣＯＤを用いた固体撮像素子の１画素の断面図、第
４図（ａ）、（ｂ）及び第５図（ａ）、（ｂ）は本発明
を適用したＣＣＤの実施例を示す断面構造およびポテン
シャル図、第６図乃至第１０図は本発明を適用したＣＣ
Ｄを用いた固体撮像素子の実施例を示す１画素の断面図
である。 １：ｐ基板 ２．ゲート絶縁膜 ３：シフトレジスタ電
極 ４：チャネルストップ ５：ｎ型層（ＢＣＣＤ）
６：ｎ型層（ホトダイオード）７：トランスファゲー
ト電極 ８：シフトレジスタ電極 ９：絶縁膜 １０：
遮光用Ａｔ ＩＩ：ｎ基板 １２：ｐ型層 １３：ｎ型
層（ＢＣＣＤ）１４：ホトゲート電極 １５：ｐ型層 代理人 弁理士 福 士 愛 彦（他２名）１１ 第６図 １ 第８図
のＣＣＤの断面構造およびポテンシャル図、第３図は従
来のＣＯＤを用いた固体撮像素子の１画素の断面図、第
４図（ａ）、（ｂ）及び第５図（ａ）、（ｂ）は本発明
を適用したＣＣＤの実施例を示す断面構造およびポテン
シャル図、第６図乃至第１０図は本発明を適用したＣＣ
Ｄを用いた固体撮像素子の実施例を示す１画素の断面図
である。 １：ｐ基板 ２．ゲート絶縁膜 ３：シフトレジスタ電
極 ４：チャネルストップ ５：ｎ型層（ＢＣＣＤ）
６：ｎ型層（ホトダイオード）７：トランスファゲー
ト電極 ８：シフトレジスタ電極 ９：絶縁膜 １０：
遮光用Ａｔ ＩＩ：ｎ基板 １２：ｐ型層 １３：ｎ型
層（ＢＣＣＤ）１４：ホトゲート電極 １５：ｐ型層 代理人 弁理士 福 士 愛 彦（他２名）１１ 第６図 １ 第８図
Claims (1)
- 【特許請求の範囲】 １）電荷結合素子において、信号電荷と同一の導電性を
持つ基板上に逆の導電性を持つ層を形成し、該導電層の
濃度及び厚さを制御することにより、上記基板と導電層
に逆バイアス電圧を印加した状態での空乏層を導電層と
基板に渡って電性の埋込みチャネル層と基板との間に設
けられてなることを特徴とする請求の範囲第１項記載の
電荷結合素子。 ３）固体撮像素子において、受光部に生じた電荷を転送
するだめの電荷結合素子を、信号電荷と同一導電性を持
つ基板上に逆の導電性を持つ層を形成し、該導電層の濃
度及び厚さを制御することにより、上記基板と導電層に
逆バイアス電圧を印加した状態での空乏層が導電層と基
板に渡って連続する電荷結合素子で構成したことを特徴
とする固体撮像素子。 ４）前記固体撮像素子の受光部の一部又は受光部の一部
と周辺回路部分について、信号電荷と逆の導電性を持つ
層の厚さ、濃度のいずれか又は両方を共に大きく形成し
たことを特徴とする請求の範囲第３項記載の固体撮像素
子０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57044011A JPS58161367A (ja) | 1982-03-18 | 1982-03-18 | 電荷結合素子及びそれを用いた固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57044011A JPS58161367A (ja) | 1982-03-18 | 1982-03-18 | 電荷結合素子及びそれを用いた固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58161367A true JPS58161367A (ja) | 1983-09-24 |
Family
ID=12679740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57044011A Pending JPS58161367A (ja) | 1982-03-18 | 1982-03-18 | 電荷結合素子及びそれを用いた固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58161367A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079773A (ja) * | 1983-10-06 | 1985-05-07 | Sharp Corp | 固体撮像装置 |
| JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
| JPH0277158A (ja) * | 1988-09-13 | 1990-03-16 | Toshiba Corp | 固体撮像装置 |
| JPH0354861A (ja) * | 1989-07-21 | 1991-03-08 | Nec Corp | 固体撮像素子 |
| US5008758A (en) * | 1989-05-24 | 1991-04-16 | Massachusetts Institute Of Technology | Suppressing dark current in charge-coupled devices |
| JP2007318465A (ja) * | 2006-05-26 | 2007-12-06 | Sony Corp | 固体撮像装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5495116A (en) * | 1978-01-13 | 1979-07-27 | Toshiba Corp | Solid image pickup unit |
-
1982
- 1982-03-18 JP JP57044011A patent/JPS58161367A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5495116A (en) * | 1978-01-13 | 1979-07-27 | Toshiba Corp | Solid image pickup unit |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079773A (ja) * | 1983-10-06 | 1985-05-07 | Sharp Corp | 固体撮像装置 |
| JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
| JPH0318793B2 (ja) * | 1984-08-28 | 1991-03-13 | Sharp Kk | |
| JPH0277158A (ja) * | 1988-09-13 | 1990-03-16 | Toshiba Corp | 固体撮像装置 |
| US5008758A (en) * | 1989-05-24 | 1991-04-16 | Massachusetts Institute Of Technology | Suppressing dark current in charge-coupled devices |
| JPH0354861A (ja) * | 1989-07-21 | 1991-03-08 | Nec Corp | 固体撮像素子 |
| JP2007318465A (ja) * | 2006-05-26 | 2007-12-06 | Sony Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523505B2 (ja) | ||
| US4672455A (en) | Solid-state image-sensor having reverse-biased substrate and transfer registers | |
| US20070052056A1 (en) | Solid-state imaging device and method of manufacturing same | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| KR20060069319A (ko) | 고체 촬상 장치 | |
| CN100481482C (zh) | 固态成像装置和制造与驱动其的方法 | |
| JPS58161367A (ja) | 電荷結合素子及びそれを用いた固体撮像素子 | |
| KR20050039167A (ko) | 시모스 이미지센서 및 그 제조 방법 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPS6118172A (ja) | 固体撮像装置 | |
| JPH03273679A (ja) | 固体撮像装置 | |
| JPS6239058A (ja) | 固体撮像素子 | |
| JPH0135546B2 (ja) | ||
| JPS61114663A (ja) | 固体撮像装置 | |
| JP2004363132A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| WO2023281856A1 (ja) | 受光装置およびｘ線撮像装置ならびに電子機器 | |
| JPH02161775A (ja) | Ｃｃｄ形固体撮像装置 | |
| JPH0650774B2 (ja) | 固体撮像装置 | |
| JPH0424871B2 (ja) | ||
| JPH0424872B2 (ja) | ||
| JPS6079773A (ja) | 固体撮像装置 | |
| JPS6216566A (ja) | 固体撮像装置 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| JPS62181465A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2004207520A (ja) | 固体撮像素子 |