JP3482689B2 - 固体撮像装置及びこれを用いたバーコード読取り装置 - Google Patents

固体撮像装置及びこれを用いたバーコード読取り装置

Info

Publication number
JP3482689B2
JP3482689B2 JP13815194A JP13815194A JP3482689B2 JP 3482689 B2 JP3482689 B2 JP 3482689B2 JP 13815194 A JP13815194 A JP 13815194A JP 13815194 A JP13815194 A JP 13815194A JP 3482689 B2 JP3482689 B2 JP 3482689B2
Authority
JP
Japan
Prior art keywords
signal
charge
voltage
output
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13815194A
Other languages
English (en)
Other versions
JPH07322145A (ja
Inventor
康人 真城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13815194A priority Critical patent/JP3482689B2/ja
Priority to SG1995000503A priority patent/SG28277A1/en
Priority to MYPI95001377A priority patent/MY112150A/en
Priority to US08/451,060 priority patent/US5587576A/en
Priority to KR1019950013377A priority patent/KR100342119B1/ko
Priority to EP95303605A priority patent/EP0685813A3/en
Publication of JPH07322145A publication Critical patent/JPH07322145A/ja
Application granted granted Critical
Publication of JP3482689B2 publication Critical patent/JP3482689B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10544—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum
    • G06K7/10821—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum further details of bar or optical code scanning devices
    • G06K7/1092—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum further details of bar or optical code scanning devices sensing by means of TV-scanning

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、固体撮像装置に関し、
特に撮像信号を２値化信号として出力する２値化回路を
具備した固体撮像装置及びこれを用いてバーコードを読
み取って２値化信号に変換して出力するバーコード読取
り装置に関するものである。
【０００２】
【従来の技術】バーコードは、一般に、商品コードなど
の情報を太さの異なる線の組合せで媒体などに表示され
たものであり、物流やＰＯＳ(Point Of Sales)などにお
いて、光学的に読み取られることによって商品の売上げ
集計や流通の分析などに利用されている。
【０００３】このバーコードを光学的に読み取る手段と
しては、ＣＣＤイメージセンサが主に用いられている。
このＣＣＤイメージセンサを用いたバーコード読取り装
置においては、ＣＣＤイメージセンサの出力を２値化回
路に供給し、太さの異なる線の組合せを２値化情報とし
て取り出し、この２値化情報をバーコード情報として検
出するようにしている。この２値化処理の場合、コンパ
レータにて撮像信号のレベル（電圧）をスレッショルド
電圧と比較しつつ２値化情報を得る方法が一般的に採ら
れる。
【０００４】しかし、ＣＣＤイメージセンサからの撮像
信号を２値化する際に、バーコードが印刷されている媒
体面の凹凸や外来光の影響により、バーコードの印刷面
の反射が均一でないために、スレッショルド電圧を一定
に保って２値化処理を行うことは困難である。そのた
め、従来のバーコード読取り装置では、直前の撮像信号
からある一定の絶対値以上、信号レベルが変化した場合
にコンパレータを反転させる回路を、ＣＣＤイメージセ
ンサのチップ外に作製して用いている。
【０００５】ここで、従来のバーコード読取り装置につ
いて図１９に基づいて説明する。先ず、ＣＣＤイメージ
センサ１００は、入射光をその光量に応じた電荷量の信
号電荷に変換して蓄積する受光部１０１が一列に多数配
列されてなるセンサ列１０２と、このセンサ列１０２の
各受光部１０１から読出しゲート１０３によって読み出
された信号電荷を一方向に転送するＣＣＤからなる電荷
転送レジスタ１０４とを有する構成となっている。
【０００６】電荷転送レジスタ１０４の最終段には、転
送されてきた信号電荷を検出して電圧に変換する例えば
フローティング・ディフュージョンからなる電荷電圧変
換部１０５が形成されている。電荷電圧変換部１０５の
後段には、この電荷電圧変換部１０５の出力を電流増幅
する例えばソースフォロワ回路からなるバッファ１０６
が設けられている。このバッファ１０６は、センサ列１
０２、読出しゲート１０３及び電荷転送レジスタ１０４
と同一基板（チップ）上に形成されている。
【０００７】そして、バッファ１０６の出力は、外部端
子１０７を介してＣＣＤ出力（撮像信号）として外部に
導出され、アンプ１０８でレベル増幅された後、２値化
回路１０９に供給される。２値化回路１０９としては、
ダイオードを用いた浮動２値化回路等が用いられてい
る。この浮動２値化回路は、コンパレータ１１０と、こ
のコンパレータ１１０の２つの入力端子間に互いに逆極
性で並列接続されたダイオード１１１，１１２とからな
り、直前の撮像信号からある一定の絶対値以上、信号レ
ベルが変化した場合にコンパレータ１１０を反転させる
構成となっている。
【０００８】この２値化回路１０９の入出力特性は、図
２０に示すように、入力電圧Ｖｉｎが例えば０Ｖのとき
出力電圧Ｖｏｕｔが例えば５Ｖ（電源電圧）である場合
において、入力電圧Ｖｉｎが０Ｖから０．７Ｖ（ダイオ
ードの電圧降下レベル）程度高くなったときに出力電圧
Ｖｏｕｔが０Ｖに反転し、逆に入力電圧Ｖｉｎが例えば
５Ｖのとき出力電圧Ｖｏｕｔが０Ｖである場合におい
て、入力電圧Ｖｉｎが５Ｖから０．７Ｖ程度低くなった
ときに出力電圧Ｖｏｕｔが５Ｖに反転する、というヒス
テリシス特性を有する。
【０００９】したがって、今回の撮像信号の信号レベル
が、前回の撮像信号の信号レベルよりも±０．７Ｖ以上
変化したときに２値化回路１０９の出力が反転すること
になり、この反転信号を２値化情報として取り出すこと
ができる。この浮動２値化回路の特徴は、信号の変化を
捕らえて２値化を行う点にあり、よってバーコードの如
き相対的な明暗を２値化できるのである。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たようにバーコード読取り装置に適用される、２値化回
路を含む従来の固体撮像装置では、ノイズ対策のために
アンプ１０８として増幅度の高いアンプを用いる必要が
あるとともに、ダイオード１１１．１１２を用いた２値
化回路１０９が必要であるため、回路構成が複雑にな
り、これらをＣＣＤイメージセンサ１００と同一チップ
上に作製すること、即ちオンチップすることは困難であ
った。
【００１１】また、たとえ回路等をオンチップできたと
しても、ＣＣＤイメージセンサ１００の動作電源電圧の
低電圧化（例えば、３Ｖ）が進む現状を考えた場合、通
常の接合型ダイオードでは電圧降下レベルに相当する
０．７Ｖ程度がヒステリシス特性上の不感帯になるた
め、センサ内部の信号振幅として０．７Ｖ以上の２〜３
Ｖより大きな電圧が必要となり、このような大きな信号
振幅を３Ｖ電源のＣＣＤイメージセンサで取り扱うこと
は極めて困難である。
【００１２】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、複雑な回路をオンチ
ップ化しなくても２値化情報を取り出すことができ、し
かも動作電源電圧の低電圧化にも対応可能な固体撮像装
置及びこれを用いたバーコード読取り装置を提供するこ
とにある。
【００１３】
【課題を解決するための手段】本発明による固体撮像装
置は、入射光をその光量に応じた電荷量の信号電荷に変
換して蓄積する受光部が複数個配列されてなるセンサ部
と、このセンサ部の同一の受光部に蓄えられた信号電荷
を少なくとも２系統の信号電荷として各系統間で異なる
転送段数にて転送する電荷転送部と、この電荷転送部に
よって転送された少なくとも２系統の信号電荷を検出し
て電圧に変換する複数の電荷電圧変換部と、この複数の
電荷電圧変換部の各出力電圧のレベル比較を行う比較部
と、この比較部の出力信号のレベル変化点を検出して２
値化信号を生成する検出部とを備えた構成となってい
る。
【００１４】
【作用】上記構成の固体撮像装置において、センサ部か
ら読み出された同一の受光部の信号電荷は、電荷転送部
にて少なくとも２系統の信号電荷として各系統間で異な
る転送段数で転送されることで、電荷電圧変換部から出
力される少なくとも２系統の信号電圧間には転送段数の
差分に応じた時間差が生じる。この時間差を持つ少なく
とも２系統の信号電圧が比較部に入力され、その信号電
圧間のレベル変化がある一定レベル以上になると、比較
部出力が変化することになる。そして、この比較部出力
のレベル変化点が検出部で検出されることで、２値化信
号が生成される。
【００１５】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の第１実施例を示す構成図
であり、イメージセンサとして例えばリニアセンサを用
いた場合を示す。
【００１６】図１において、本実施例に係るＣＣＤイメ
ージセンサ１は、入射光をその光量に応じた電荷量の信
号電荷に変換して蓄積する受光部（画素）２が一列に多
数配列されてなるセンサ列３と、読出しパルスφＲＯＧ
が印加されることによってセンサ列３の各受光部２に蓄
積されている信号電荷を読み出す読出しゲート４と、こ
の読出しゲート４によってセンサ列３から読み出された
信号電荷を一方向（本例では、図の右方向）に転送する
ＣＣＤからなる電荷転送レジスタ５とを有するリニアセ
ンサ（ラインセンサ）構成となっている。
【００１７】電荷転送レジスタ５は、センサ列３から読
み出された信号電荷をそのまま画素単位で転送する共通
転送部６と、電荷転送レジスタ５の出力側において例え
ば２本に分岐されて同一画素の信号電荷を２系統に振り
分けて転送する２つの出力側転送部７，８とからなり、
例えば２相の転送クロックφＨ１，φＨ２によって２相
駆動される構成となっている。
【００１８】この電荷転送レジスタ５の分岐部分の具体
的な構成を図２に示す。同図に示すように、電荷転送レ
ジスタ５においては、２層構造のポリシリコン（１Ｐｏ
ｌｙＳｉ，２ＰｏｌｙＳｉ）からなる蓄積ゲート電極９
及び転送ゲート電極１０の電極対が繰返し配列されてお
り、これら電極対に転送クロックφＨ１，φＨ２が印加
されるようになっている。
【００１９】そして、共通転送部６では１本のチャネル
１１が、電荷転送レジスタ５の出力側における蓄積ゲー
ト電極９の領域内で二股に分岐されている。すなわち、
チャネル１１を分岐する分岐部Ａが蓄積ゲート電極９の
領域内に位置している。図３に図２のＸ１‐Ｘ２矢視断
面を、図４にその矢視断面におけるポテンシャルをそれ
ぞれ示す。
【００２０】本実施例においては、チャネル１１を分岐
する分岐部Ａが、チャネル１１の幅方向における中間点
に位置するように設定されている。これにより、画素単
位での信号電荷の転送過程において、図４に示すよう
に、分岐部Ａが存在する蓄積ゲート電極９の領域内に同
一画素の信号電荷が転送されると、この同一画素の信号
電荷が分岐部Ａの存在によってほぼ等しく分配されて各
出力側転送部７，８に供給されることになる。
【００２１】再び図１において、２つの出力側転送部
７，８は各々の転送段数が異なる構成となっており、転
送クロックφＨ１，φＨ２が印加されることによって互
いに同期して同一画素の信号電荷を転送する。本実施例
の場合には、出力側転送部８の転送段数が、出力側転送
部７のそれよりも例えば２段分（２ビット分）だけ多く
なるように設定されている。これにより、出力側転送部
７，８によって転送された同一画素の信号電荷は、最終
段で互いに２ビット相当の時間差を持つことになる。
【００２２】出力側転送部７，８の各最終段には、転送
されてきた信号電荷を検出して電圧に変換する電荷電圧
変換部１２，１３が設けられている。この電荷電圧変換
部１２，１３として、本実施例では、フローティング・
ディフュージョン構成のものを用いているが、これに限
定されるものではなく、フローティング・ゲートや増幅
検出等の構成のものであっても良く、要は、信号電荷を
検出して電圧に変換できる構成のものであれば良い。
【００２３】電荷電圧変換部１２の出力電圧はバッファ
１４を介して第１の撮像信号Ｖ１として、電荷電圧変換
部１３の出力電圧はバッファ１５を介して第２の撮像信
号Ｖ２としてそれぞれ２値化回路１６に供給される。こ
こで、第２の撮像信号Ｖ２は、出力側転送部８の転送段
数が出力側転送部７のそれよりも２段分（２ビット分）
だけ多く設定されていることから、第１の撮像信号Ｖ１
に対して２ビット分、即ち２転送クロック分相当の時間
だけ遅延された信号となる。
【００２４】２値化回路１６は、基本的に、２つのコン
パレータ１７，１８と、各々１つのインバータ１９及び
フリップフロップ回路２０とから構成されている。本実
施例に係る２値化回路１６においては、２つのコンパレ
ータ１７，１８が共に、バッファ１４からの第１の撮像
信号Ｖ１が＋側入力端子に入力され、バッファ１５から
の第２の撮像信号Ｖ２が−側入力端子に入力されるよう
に配線されている。なお、２つのコンパレータ１７，１
８は、各画素信号の信号区間にのみ働き、リセット期間
は反応しないように構成されているものとする。
【００２５】ここで、コンパレータ１７では、＋側入力
端子と−側入力端子とに同電位の信号が入力されたとき
にその出力電圧ＶＫが“Ｌ”レベルとなり、コンパレー
タ１８では、＋側入力端子と−側入力端子とに同電位の
信号が入力されたときにその出力電圧ＶＪが“Ｈ”レベ
ルとなるヒステリシス特性を持つように、コンパレータ
１７，１８の２つの入力に対してそれぞれ重み付けがな
されている。この重み付けのための具体的な回路構成に
ついては、後で詳細に説明する。
【００２６】この重み付けは、２値化の際のノイズマー
ジンとして作用する。すなわち、コンパレータ１７にお
いて、第１の撮像信号Ｖ１が第２の撮像信号Ｖ２よりも
一定電圧Ｖｘだけ上がったときのみに出力電圧ＶＫが
“Ｈ”レベルとなり、コンパレータ１８において、第１
の撮像信号Ｖ１が第２の撮像信号Ｖ２よりも一定電圧Ｖ
ｘだけ下がったときのみに出力電圧ＶＪが“Ｌ”レベル
となるように、重み（Ｖｘ）を設定しておけば、一定電
圧Ｖｘ以内の変化（ノイズによる微小変動）でコンパレ
ータ１７，１８は反応せず、各出力状態を維持できるこ
とになる。
【００２７】フリップフロップ回路２０としては、クロ
ック端子ＣＬに例えば転送クロックφＨ１（φＨ２）が
供給されるＪＫフリップフロップ回路が用いられてい
る。このＪＫフリップフロップ２０のＪ端子にはコンパ
レータ１８の出力ＶＪがインバータ１９で反転されて入
力され、Ｋ端子にはコンパレータ１７の出力ＶＫが直接
入力されるように配線されている。そして、このＪＫフ
リップフロップ回路２０の出力端子ＱN （Ｑの反転極
性）から、２値化出力Ｖｏｕｔが取り出されるようにな
っている。
【００２８】ＪＫフリップフロップ回路２０は、例えば
ＣＭＯＳトランジスタを主体として構成することが可能
であり、ＣＣＤイメージセンサ１におけるセンサ列３、
読出しゲート４及び電荷転送レジスタ５とともに、同一
基板上に形成（オンチップ）することができる。図５
に、第１，第２の撮像信号Ｖ１，Ｖ２、コンパレータ１
７，１８の各出力電圧ＶＫ，ＶＪ及び２値化出力Ｖｏｕ
ｔの各信号波形を示す。
【００２９】次に、上記構成の２値化回路１６における
信号処理動作について、図５の信号波形図を参照しつつ
説明する。先ず、図１において、バッファ１５を介して
電荷電圧変換部１３から取り出される第２の撮像信号Ｖ
２の信号波形は、バッファ１４を介して電荷電圧変換部
１２から取り出される第１の撮像信号Ｖ１の信号波形に
対して、２ビット（即ち、２転送クロック）分だけ遅延
された信号波形となっている。これらの撮像信号Ｖ１，
Ｖ２において、区間Ｔｂが黒情報を示し、区間Ｔｗが白
情報を示す。
【００３０】そして、コンパレータ１８から出力される
出力電圧ＶＪの波形は、コンパレータ１８が先述した如
く一定電圧Ｖｘの重み付けされていることから、第１の
撮像信号Ｖ１の信号レベルが第２の撮像信号Ｖ２の信号
レベルに対して一定電圧Ｖｘ以上に降下したときのみに
“Ｌ”レベルとなり、同レベルもしくはそれ以上のとき
は“Ｈ”レベルとなる。この出力電圧ＶＪは、インバー
タ１９で反転されてＪＫフリップフロップ回路２０のＪ
端子に入力される。
【００３１】一方、コンパレータ１７から出力される出
力電圧ＶＫの波形は、コンパレータ１７が同様に一定電
圧Ｖｘの重み付けされていることから、第１の撮像信号
Ｖ１の信号レベルが第２の撮像信号Ｖ２の信号レベルに
対して一定電圧Ｖｘ以上に上昇したときのみに“Ｈ”レ
ベルとなり、同レベルもしくはそれ以下のときは“Ｌ”
レベルとなる。この出力電圧ＶＫは、ＪＫフリップフロ
ップ回路２０のＪ端子に入力される。
【００３２】ＪＫフリップフロップ回路２０の出力ＱN
である２値化出力Ｖｏｕｔは、コンパレータ１８の出力
電圧ＶＪが“Ｈ”レベルで、Ｊ端子の入力が“Ｌ”レベ
ルの状態において、クロックＣＬに同期しつつコンパレ
ータ１７の出力電圧ＶＫが“Ｈ”レベルに立ち上がった
時点で“Ｈ”レベルに遷移し、更にコンパレータ１８の
出力電圧ＶＪが“Ｌ”レベルに立ち下がり、Ｊ端子の入
力が“Ｈ”レベルに立ち上がった時点で“Ｌ”レベルに
遷移する信号波形となる。
【００３３】このＪＫフリップフロップ回路２０から出
力される２値化電圧Ｖｏｕｔは、図５の波形Ｖ１と波形
Ｖｏｕｔとの対比から明らかなように、第１の撮像信号
Ｖ１が２値化された信号波形となる。したがって、この
２値化電圧Ｖｏｕｔに基づいて、ＣＣＤイメージセンサ
１のセンサ列３にて読み取った情報に相当する白黒を高
精度に判別できることになる。なお、ＪＫフリップフロ
ップ回路２０のＱ出力を用いることにより、反転された
２値化電圧ＶｏｕｔN が得られることになる。
【００３４】上述したように、第１実施例の構成によれ
ば、電荷転送レジスタ５をその出力側で二股に分岐して
同一画素の信号電荷を振り分け、かつ各分岐先の転送部
７，８において転送段数を異ならしめるようにしたの
で、転送部７，８をパターンレイアウト上多少離れた場
所に作製できる。したがって、バッファ１４，１５等の
回路系を容易に電荷電圧変換部１２，１３の横に配置す
ることができ、ＣＣＤイメージセンサ１と同一基板への
オンチップ化を実現できる。
【００３５】図６は、上記第１実施例の第１変形例を示
す構成図であり、図中、図１と同等部分には同一符号を
付して示してある。この第１変形例では、ＣＣＤイメー
ジセンサにおいて、センサ列３の両側に電荷転送レジス
タ５ａ，５ｂを配置し、これらの電荷転送レジスタ５
ａ，５ｂにセンサ列３の１画素おきの受光部２に蓄えら
れた信号電荷を読出しゲート４ａ，４ｂを介して読み出
す構成となっている。
【００３６】電荷転送レジスタ５ａ，５ｂは、出力側で
１本にまとめられて共通転送部６ａとなっている。これ
により、センサ列３から読出しゲート４ａ，４ｂを介し
て読み出されかつ電荷転送レジスタ５ａ，５ｂによって
画素単位で転送された信号電荷は、共通転送部６ａにお
いて、センサ列３の受光部２の配列に対応した順番で転
送されることになる。
【００３７】共通転送部６ａの出力側には、第１実施例
の場合と同様に、２本に分岐された出力側転送部７，８
が配置されている。この分岐部分は、第１実施例の場合
と同様に構成されている（図２を参照）。出力側転送部
７，８は各々の転送段数が異なる構成となっており、２
系統に分配された同一画素の信号電荷を互いに同期して
転送する。本変形例の場合には、出力側転送部８の転送
段数が、出力側転送部７のそれよりも例えば２段分（２
ビット分）だけ多くなるように設定されている。
【００３８】これにより、出力側転送部７，８によって
転送された同一画素の信号電荷は、最終段で互いに２ビ
ット相当の時間差を持つことになる。出力側転送部７，
８の各最終段には、フローティング・ディフュージョン
等によって構成され、転送されてきた信号電荷を検出し
て電圧に変換する電荷電圧変換部１２，１３が設けられ
ている。
【００３９】この第１変形例の場合にも、第１実施例の
場合と同様に、出力側で電荷転送レジスタを二股に分岐
して同一画素の信号電荷を振り分けて転送するようにし
たことにより、転送部７，８をパターンレイアウト上多
少離れた場所に作製できるため、バッファ１４，１５等
の回路系を容易に電荷電圧変換部１２，１３の横に配置
することができる。また、センサ列３の各受光部２の信
号電荷の読出しを両側読出し構成としたことにより、受
光部２の配列ピッチを電荷転送レジスタ５ａ，５ｂのビ
ット（転送段）のピッチの１／２に設定でき、画素数を
２倍にできるので、解像度を向上できることにもなる。
【００４０】図７は、上記第１実施例の第２変形例を示
す構成図であり、図中、図６と同等部分には同一符号を
付して示してある。この第２変形例では、ＣＣＤイメー
ジセンサにおいて、センサ列３の両側に電荷転送レジス
タ５ａ，５ｂを配置し、これらの電荷転送レジスタ５
ａ，５ｂにセンサ列３の同一画素の受光部２に蓄えられ
た信号電荷を例えばほぼ２等分に振り分けて読出しゲー
ト４ａ，４ｂを介して読み出す構成となっている。
【００４１】ここで、同一画素の受光部２に蓄えられた
信号電荷を、その読出し時にほぼ２等分に振り分けるに
は、受光部２において、例えば信号電荷を蓄積する領域
のポテンシャルを、読出し方向（図の上下方向）におけ
る中央部分が最も浅くなり、読出しゲート４ａ，４ｂに
近づくにつれて徐々に深くなるように設定するなどの工
夫が必要となる。
【００４２】電荷転送レジスタ５ａ，５ｂは各々の転送
段数が異なる構成となっており、読出しゲート４ａ，４
ｂを介して読み出された同一画素の信号電荷を互いに同
期して転送する。本変形例の場合には、電荷転送レジス
タ５ｂの転送段数が、電荷転送レジスタ５ａのそれより
も例えば２段分（２ビット分）だけ多くなるように設定
されている。
【００４３】これにより、電荷転送レジスタ５ａ，５ｂ
によって転送された同一画素の信号電荷は、最終段で互
いに２ビット相当の時間差を持つことになる。電荷転送
レジスタ５ａ，５ｂの各最終段には、フローティング・
ディフュージョン等によって構成され、転送されてきた
信号電荷を検出して電圧に変換する電荷電圧変換部１
２，１３が設けられている。
【００４４】この第２変形例の場合にも、第１実施例の
場合と同様に、同一画素に蓄えられた信号電荷を２系統
の信号電荷に振り分け、各系統間で転送段数の異なる電
荷転送レジスタ５ａ，５ｂにて転送する構成となってい
ることにより、電荷転送レジスタ５ａ，５ｂをパターン
レイアウト上多少離れた場所に作製できるため、バッフ
ァ１４，１５等の回路系を容易に電荷電圧変換部１２，
１３の横に配置することができる。
【００４５】また、第２の変形例の場合には、受光部２
から信号電荷を読み出す段階で同一画素の信号電荷を２
系統に振り分けて読み出すことから、センサ列３のピッ
チと電荷転送レジスタ５ａ，５ｂのビット（転送段）の
ピッチとは同一である必要があり、画素数を増やすこと
はできないが、第１変形例の場合のように、画素単位で
振り分けた信号電荷を一度まとめ、再度同一画素の信号
電荷を２系統に振り分ける構造を持つ必要がないため、
電荷転送系の構成が第１変形例よりも簡略化できる効果
がある。
【００４６】次に、コンパレータ１８（１７）におい
て、重み付けするための具体的な回路構成のいくつかの
代表例を図８〜図１１に基づいて説明する。先ず、第１
の例の場合は、図８に示すように、ドレイン電極が共通
接続された２つのｎチャネル形ＭＯＳＦＥＴ（以下、単
に第１，第２のＭＯＳトランジスタＴｒ１，Ｔｒ２と記
す）と、各ＭＯＳトランジスタＴｒ１，Ｔｒ２とそれぞ
れ直列接続された２つのｎチャネル形ＭＯＳＦＥＴ（以
下、単に第３，第４のＭＯＳトランジスタＴｒ３，Ｔｒ
４と記す）とを有している。
【００４７】そして、第１，第３のＭＯＳトランジスタ
Ｔｒ１，Ｔｒ３の共通接続点ａ1 がＱ端子として導出さ
れると共に、第４のＭＯＳトランジスタＴｒ４のゲート
電極に接続され、第２，第４のＭＯＳトランジスタＴｒ
２，Ｔｒ４の共通接続点ａ2がＱN 端子として導出され
ると共に、第３のＭＯＳトランジスタＴｒ３のゲート電
極に接続されたＲＳフリップフロップ回路を主体として
構成されている。
【００４８】第１，第２のＭＯＳトランジスタＴｒ１，
Ｔｒ２のドレイン共通接続点と接地間にクロック発生源
２１が接続され、第３，第４のＭＯＳトランジスタＴｒ
３，Ｔｒ４の各ソース電極は共に接地されている。第
２，第４のＭＯＳトランジスタＴｒ２，Ｔｒ４の共通接
続点ａ2 と接地間にはコンデンサＣが接続されている。
そして、第１のＭＯＳトランジスタＴｒ１のゲート電極
が＋側入力端子＋ＩＮとして導出され、第２のＭＯＳト
ランジスタＴｒ２のゲート電極が−側入力端子−ＩＮと
して導出された回路構成となっている。
【００４９】この第１の例の回路構成においては、第２
のＭＯＳトランジスタＴｒ２のしきい値電圧がコンデン
サＣに蓄えられた電荷によって高くなる。これにより、
第１の撮像信号Ｖ１が入力される第１のＭＯＳトランジ
スタＴｒ１と第２の撮像信号Ｖ２が入力される第２のＭ
ＯＳトランジスタＴｒ２の各しきい値電圧がアンバラン
スになる。その結果、＋側入力端子＋ＩＮに入力される
信号のレベルに対し、第２のＭＯＳトランジスタＴｒ２
に付加されたしきい値電圧分が等価的に加算されること
になる。
【００５０】なお、図示しないが、コンパレータ１７の
場合には、第１，第３のＭＯＳトランジスタＴｒ１，Ｔ
ｒ１の共通接続点ａ1 と接地間にコンデンサＣを接続す
ることで、第１のＭＯＳトランジスタＴｒ１のしきい値
電圧がコンデンサＣに蓄えられた電荷によって高くなる
ため、上記の場合と同じ原理により、−側入力端子−Ｉ
Ｎに入力される信号のレベルに対し、第１のＭＯＳトラ
ンジスタＴｒ１に付加されたしきい値電圧分が等価的に
加算されることになる。
【００５１】次に、コンパレータ１８の第２の例の場合
は、図９に示すように、基本的には第１の例とほぼ同じ
構成を有するが、第２，第４のＭＯＳトランジスタＴｒ
２，Ｔｒ４の共通接続点ａ2 と接地間に接続されていた
コンデンサＣを除去し、代わりに第２のＭＯＳトランジ
スタＴｒ２のソース電極と第４のＭＯＳトランジスタＴ
ｒ４のドレイン電極の間に抵抗Ｒを挿入した回路構成と
なっている。
【００５２】この第２の例の回路構成においても、抵抗
Ｒでの電圧降下によって結果的に、第１の撮像信号Ｖ１
が入力される第１のＭＯＳトランジスタＴｒ１と第２の
撮像信号Ｖ２が入力される第２のＭＯＳトランジスタＴ
ｒ２の各しきい値電圧がアンバランスになる。したがっ
て、＋側入力端子＋ＩＮに入力される信号のレベルに対
し、第２のＭＯＳトランジスタＴｒ２に付加されたしき
い値電圧分が等価的に加算されることになる。
【００５３】なお、図示しないが、コンパレータ１７の
場合には、第１のＭＯＳトランジスタＴｒ１のソース電
極と第３のＭＯＳトランジスタＴｒ３のドレイン電極の
間に抵抗Ｒを挿入することで、結果的に第１の撮像信号
Ｖ１が入力される第１のＭＯＳトランジスタＴｒ１と第
２の撮像信号Ｖ２が入力される第２のＭＯＳトランジス
タＴｒ２の各しきい値電圧がアンバランスになるため、
−側入力端子−ＩＮに入力される信号のレベルに対し、
第１のＭＯＳトランジスタＴｒ１に付加されたしきい値
電圧分が等価的に加算されることになる。
【００５４】次に、コンパレータ１８の第３の例の場合
は、図１０に示すように、第２の例とほぼ同じ構成を有
するが、第２のＭＯＳトランジスタＴｒ２のドレイン側
に抵抗Ｒを挿入した点で第２の例と異なる。この第３の
例の回路構成においても、結果的に、第１の撮像信号Ｖ
１が入力される第１のＭＯＳトランジスタＴｒ１と第２
の撮像信号Ｖ２が入力される第２のＭＯＳトランジスタ
Ｔｒ２の各しきい値電圧がアンバランスになるため、＋
側入力端子＋ＩＮに入力される信号のレベルに対し、第
２のＭＯＳトランジスタＴｒ２に付加されたしきい値電
圧分が等価的に加算されることになる。
【００５５】なお、図示しないが、コンパレータ１７の
場合には、第１のＭＯＳトランジスタＴｒ１のドレイン
側に抵抗Ｒを挿入することで、結果的に、第１の撮像信
号Ｖ１が入力される第１のＭＯＳトランジスタＴｒ１と
第２の撮像信号Ｖ２が入力される第２のＭＯＳトランジ
スタＴｒ２の各しきい値電圧がアンバランスになるた
め、−側入力端子−ＩＮに入力される信号のレベルに対
し、第１のＭＯＳトランジスタＴｒ１に付加されたしき
い値電圧分が等価的に加算されることになる。
【００５６】次に、コンパレータ１７，１８の第４の例
の場合は、図１１に示すように、第１の例とほぼ同じ構
成を有するが、第２，第４のＭＯＳトランジスタＴｒ
２，Ｔｒ４の共通接続点ａ2 と接地間に接続されていた
コンデンサＣを除去し、代わりに第１のＭＯＳトランジ
スタＴｒ１におけるチャネル幅Ｗ１とチャネル長Ｌ１の
比Ｗ１／Ｌ１、及び第２のＭＯＳトランジスタＴｒ２に
おけるチャネル幅Ｗ２とチャネル長Ｌ２の比Ｗ２／Ｌ２
を故意に異ならせた構成となっている。
【００５７】この第４の例の構成においても、第１の撮
像信号Ｖ１が入力される第１のＭＯＳトランジスタＴｒ
１と第２の撮像信号Ｖ２が入力される第２のＭＯＳトラ
ンジスタＴｒ２の各しきい値電圧がアンバランスになる
ので、結果的に、＋側入力端子＋ＩＮ又は−側入力端子
−ＩＮに入力される信号のレベルに対し、第２のＭＯＳ
トランジスタＴｒ２又は第１のＭＯＳトランジスタＴｒ
１に付加されたしきい値電圧分が等価的に加算されるこ
とになる。
【００５８】第４の例の変形例として、第３のＭＯＳト
ランジスタＴｒ３におけるチャネル幅Ｗ３とチャネル長
Ｌ３の比Ｗ３／Ｌ３、及び第４のＭＯＳトランジスタＴ
ｒ４におけるチャネル幅Ｗ４とチャネル長Ｌ４の比Ｗ４
／Ｌ４を故意に異ならせた構成としても良い。この変形
例においても、第１の撮像信号Ｖ１が入力される第１の
ＭＯＳトランジスタＴｒ１と第２の撮像信号Ｖ２が入力
される第２のＭＯＳトランジスタＴｒ２の各しきい値電
圧がアンバランスになるので、結果的に、＋側入力端子
＋ＩＮ又は−側入力端子−ＩＮに入力される信号のレベ
ルに対し、第２のＭＯＳトランジスタＴｒ２又は第１の
ＭＯＳトランジスタＴｒ１に付加されたしきい値電圧分
が等価的に加算されることになる。
【００５９】図１２は、本発明の第２実施例を示す構成
図であり、図中、図１と同等部分には同一符号を付して
示してある。この第２実施例においては、電荷転送レジ
スタ５が、センサ列３から読み出された信号電荷をその
まま画素単位で転送する共通転送部６と、電荷転送レジ
スタ５の出力側において例えば３本に分岐されて同一画
素の信号電荷を３系統に振り分けて転送する３つの出力
側転送部２２，２３，２４とから構成されている。
【００６０】３つの出力側転送部２２，２３，２４にお
いて、出力側転送部２２と出力側転送部２４との転送段
数が同じであり、出力側転送部２３の転送段数は出力側
転送部２２，２４の転送段数よりも例えば２段分（２ビ
ット分）だけ少なくなるように設定されている。出力側
転送部２２，２３，２４の各最終段には、例えばフロー
ティング・ディフュージョン等によって構成され、転送
されてきた信号電荷を検出して電圧に変換する電荷電圧
変換部２５，２６，２７が設けられている。
【００６１】電荷電圧変換部２５の出力電圧はバッファ
２８を介して第１の撮像信号Ｖ１として、電荷電圧変換
部２６の出力電圧はバッファ２９を介して第２の撮像信
号Ｖ２として、電荷電圧変換部２７の出力電圧はバッフ
ァ３０を介して第３の撮像信号Ｖ３としてそれぞれ２値
化回路１６に供給される。ここで、第１，第３の撮像信
号Ｖ１，Ｖ３は、出力側転送部２３の転送段数が出力側
転送部２２，２４の転送段数よりも２ビット分だけ少な
く設定されていることから、基準となる第２の撮像信号
Ｖ２に対して２ビット分、即ち２転送クロック分相当の
時間だけ遅延された信号となる。
【００６２】２値化回路１６は、同一の特性を持つ２つ
のコンパレータ１７，１８と、各々１つのインバータ１
９及びフリップフロップ回路２０とから構成されてい
る。本実施例に係る２値化回路１６では、バッファ２９
からの第２の撮像信号Ｖ２がコンパレータ１７，１８の
＋側入力端子に入力され、バッファ２８からの第１の撮
像信号Ｖ１がコンパレータ１７の−側入力端子に入力さ
れ、バッファ３０からの第３の撮像信号Ｖ３がコンパレ
ータ１８の−側入力端子に入力されるように配線されて
いる。なお、２つのコンパレータ１７，１８は、各画素
信号の信号区間にのみ働き、リセット期間は反応しない
ように構成されているものとする。
【００６３】フリップフロップ回路２０としては、クロ
ック端子ＣＬに例えば転送クロックφＨ１（φＨ２）が
供給されるＪＫフリップフロップ回路が用いられてい
る。このＪＫフリップフロップ２０のＪ端子にはコンパ
レータ１８の出力ＶＪがインバータ１９で反転されて入
力され、Ｋ端子にはコンパレータ１７の出力ＶＫが直接
入力されるように配線されている。そして、このＪＫフ
リップフロップ回路２０の出力端子ＱN （Ｑの反転極
性）から、２値化出力Ｖｏｕｔが取り出されるようにな
っている。
【００６４】ところで、この第２実施例では、フローテ
ィング・ディフュージョン構成の電荷電圧変換部２５，
２６，２７において、それぞれのリセットドレインＲＤ
１，ＲＤ２，ＲＤ３は、互いに異なるリセット電位ＶRD
１，ＶRD２，ＶRD３（ＶRD１＞ＶRD２＞ＶRD３）に設定
されている。具体的には、リセット電位ＶRD２を基準と
し、重みをＶｘとしたとき、ＶRD１＝ＶRD２＋Ｖｘ，Ｖ
RD３＝ＶRD２−Ｖｘとなるように設定する。この場合の
電荷電圧変換部２５，２６，２７のポテンシャル分布を
図１３に示す。これにより、それぞれの出力電圧のオフ
セットレベル（例えば、バッファ後のリセットレベルＶ
RD１′，ＶRD２′，ＶRD３′）が異なるようになるた
め、第１実施例の場合におけるコンパレータ１７，１８
での重み付けと同等の作用が得られることになる。
【００６５】上述したように、第２実施例の構成によれ
ば、同一画素の信号電荷を３系統に振り分けて転送し、
３個の電荷電圧変換部２５，２６，２７で電圧に変換す
るとともに、３個の電荷電圧変換部２５，２６，２７の
それぞれのリセット電位ＶRD１，ＶRD２，ＶRD３のうち
の少なくとも１つのリセット電位を他のリセット電位と
異なる電位としたので、バッファ２８〜３０を含めコン
パレータ１７，１８に特にアンバランス性を持たせる必
要がなくなる。これにより、２つのコンパレータ１７，
１８及び３つのバッファ２８〜３０として各々同一特性
のものを用いることができるので、回路系全体の特性の
安定化が図れることになる。
【００６６】ところで、先述した第１実施例の場合に
は、図８〜図１１に基づいて説明したように、コンパレ
ータ１７，１８の＋側入力端子及び−側入力端子から見
た回路の特性を故意にアンバランスにすることによって
重み付けを実現するとしたが、この場合には、ウエハプ
ロセスのバラツキでデバイス間の重みＶｘが異なってし
まうため、重みＶｘを正確に設定することが難しい。
【００６７】これに対し、第２の実施例においては、３
個の電荷電圧変換部２５，２６，２７のそれぞれのリセ
ット電位ＶRD１，ＶRD２，ＶRD３のうちの少なくとも１
つを異ならしめたことにより、ウエハのプロセス等によ
るバラツキを少なくすることができるので、バラツキが
ほとんど無い重み付けが達成できる。また、リセットド
レインＲＤ１，ＲＤ２，ＲＤ３の配線をＲＤ外部端子３
１，３２，３３として導出しておけば、重みＶｘの値を
外部から容易にコントロールできるため、２値化の感度
調整を行うことができる。
【００６８】次に、第２実施例の構成における動作につ
いて、図１４の信号波形図を参照しつつ説明する。先
ず、図１２において、バッファ２９を介して電荷電圧変
換部２６から取り出される第２の撮像信号Ｖ２の信号波
形は、バッファ２８を介して電荷電圧変換部２５から取
り出される第１の撮像信号Ｖ１及びバッファ３０を介し
て電荷電圧変換部２７から取り出される第３の撮像信号
Ｖ３の各信号波形に対して、２ビット（即ち、２転送ク
ロック）分だけ遅延された信号波形となっている。これ
らの撮像信号Ｖ１，Ｖ２，Ｖ３において、区間Ｔｂが黒
情報を示し、区間Ｔｗが白情報を示す。
【００６９】ここで、この第２実施例においては、ＶRD
１（＝ＶRD２＋Ｖｘ）＞ＶRD２＞ＶRD３（＝ＶRD２−Ｖ
ｘ）となるように設定されているため、コンパレータ１
７の出力電圧ＶＫの波形は、第２の撮像信号Ｖ２の信号
レベルが第１の撮像信号Ｖ１の信号レベルよりも重みＶ
ｘ以上に下がったときのみに“Ｈ”レベルとなり、それ
以上のときは“Ｌ”レベルとなる。この出力電圧ＶＫ
は、ＪＫフリップフロップ回路２０のＫ端子に入力され
る。
【００７０】一方、コンパレータ１８の出力電圧ＶＪの
波形は、第２の撮像信号Ｖ２の信号レベルが第３の撮像
信号Ｖ３の信号レベルよりも重みＶｘ以上に下がったと
きのみに“Ｌ”レベルとなり、それ以上のときは“Ｈ”
レベルとなる。この出力電圧ＶＪは、インバータ１９で
反転されてＪＫフリップフロップ回路２０のＪ端子に入
力される。なお、本例では、コンパレータ１７，１８は
同一の特性を持っているため、＋側入力端子及び−側入
力端子が同電位になった場合は出力が不定となる。
【００７１】ＪＫフリップフロップ回路２０の出力ＱN
である２値化出力Ｖｏｕｔは、コンパレータ１８の出力
電圧ＶＪが“Ｈ”レベルで、Ｊ端子の入力が“Ｌ”レベ
ルの状態において、クロックＣＬに同期しつつコンパレ
ータ１７の出力電圧ＶＫが“Ｈ”レベルに立ち上がった
時点で“Ｈ”レベルに遷移し、更にコンパレータ１８の
出力電圧ＶＪが“Ｌ”レベルに立ち下がり、Ｊ端子の入
力が“Ｈ”レベルに立ち上がった時点で“Ｌ”レベルに
遷移する信号波形となる。
【００７２】このＪＫフリップフロップ回路２０から出
力される２値化電圧Ｖｏｕｔは、図１４の波形Ｖ１，Ｖ
３と波形Ｖｏｕｔとの対比から明らかなように、第１，
第３の撮像信号Ｖ１，Ｖ３の２値化された信号波形とな
る。したがって、この２値化電圧Ｖｏｕｔに基づいて、
ＣＣＤイメージセンサ１のセンサ列３にて読み取った情
報に相当する白黒を高精度に判別できることになる。
【００７３】図１５は、本発明の第３実施例を示す構成
図であり、図中、図１と同等部分には同一符号を付して
示してある。この第３実施例では、電荷転送レジスタ５
をその出力側で二股に分岐して同一画素の信号電荷を振
り分け、かつ各分岐先の転送部７，８において転送段数
を異ならせた第１実施例の構成において、２つの電荷電
圧変換部１２，１３に対して３つのバッファ２８，２
９，３０を設け、電荷電圧変換部１２の出力電圧をバッ
ファ２９を介して基準となる第２の撮像信号Ｖ２として
取り出し、また電荷電圧変換部１３の出力電圧をバッフ
ァ２８を介して第１の撮像信号Ｖ１として取り出すとと
もに、バッファ３０を介して第３の撮像信号Ｖ３として
取り出すようにしている。
【００７４】図１６は、バッファ２８，２９，３０の一
例を示す回路図である。同図に示すように、バッファ２
８は電源と接地間に直列接続された２つのｎチャネル形
ＭＯＳＦＥＴ（以下、単にＭＯＳトランジスタＴｒ１
１，Ｔｒ１２と記す）からなるソースフォロワ回路３４
を有し、バッファ２９は電源と接地間に直列接続された
２つのｎチャネル形ＭＯＳＦＥＴ（以下、単にＭＯＳト
ランジスタＴｒ２１，Ｔｒ２２と記す）からなるソース
フォロワ回路３５を有し、バッファ３０は電源と接地間
に直列接続された２つのｎチャネル形ＭＯＳＦＥＴ（以
下、単にＭＯＳトランジスタＴｒ３１，Ｔｒ３２と記
す）からなるソースフォロワ回路３６を有している。
【００７５】また、これらのソースフォロワ回路３４，
３５，３６の前段に、２つのソースフォロワ回路３７，
３８が設けられている。ソースフォロワ回路３７は、電
源と接地間に直列接続された２つのｎチャネル形ＭＯＳ
ＦＥＴ（以下、単にＭＯＳトランジスタＴｒ４１，Ｔｒ
４２と記す）から構成されている。ソースフォロワ回路
３８は、電源と接地間に直列接続された２つのｎチャネ
ル形ＭＯＳＦＥＴ（以下、単にＭＯＳトランジスタＴｒ
５１，Ｔｒ５２と記す）から構成されている。
【００７６】前段のソースフォロワ回路３７のＭＯＳト
ランジスタＴｒ４１のゲートは電荷電圧変換部１２のＦ
Ｄ（フローティング・ディフュージョン）１に接続さ
れ、ソースフォロワ回路３８のＭＯＳトランジスタＴｒ
５１のＭＯＳトランジスタＴｒ５１のゲートは電荷電圧
変換部１３のＦＤ２に接続されている。ソースフォロワ
回路３７の出力端は、ソースフォロワ回路３５のＭＯＳ
トランジスタＴｒ２１のゲートに接続されている。ソー
スフォロワ回路３８の出力端は、ソースフォロワ回路３
４のＭＯＳトランジスタＴｒ１１及びソースフォロワ回
路３６のＭＯＳトランジスタＴｒ３１の各ゲートに接続
されている。
【００７７】ソースフォロワ回路３４のＭＯＳトランジ
スタＴｒ１２のゲートには、バイアス電圧Ｖｇｇ１が印
加される。ソースフォロワ回路３５のＭＯＳトランジス
タＴｒ２２、ソースフォロワ回路３７のＭＯＳトランジ
スタＴｒ４２及びソースフォロワ回路３８のＭＯＳトラ
ンジスタＴｒ５２の各ゲートには、バイアス電圧Ｖｇｇ
２が印加される。ソースフォロワ回路３６のＭＯＳトラ
ンジスタＴｒ３２のゲートには、バイアス電圧Ｖｇｇ３
が印加される。そして、ソースフォロワ回路３４の出力
信号として第１の撮像信号Ｖ１が、ソースフォロワ回路
３５の出力信号として第２の撮像信号Ｖ２が、ソースフ
ォロワ回路３６の出力信号として第３の撮像信号Ｖ３が
それぞれ取り出される。
【００７８】上記構成のバッファ２８，２９，３０にお
いて、ソースフォロワ回路３４，３５，３６にそれぞれ
異なる値のバイアス電圧Ｖｇｇ１，Ｖｇｇ２，Ｖｇｇ３
を与えることにより、各ソースフォロワ回路３４，３
５，３６に流れるバイアス電流が異なるため、図１７に
示すように、各バッファの入出力特性（動作特性）を変
えることができる。本実施例では、バッファ２８，２
９，３０の各出力のオフセットレベルをＶ１１，Ｖ１
２，Ｖ１３としたとき、例えばＶ１１＞Ｖ１２＞Ｖ１３
の関係となるように、バイアス電圧Ｖｇｇ１，Ｖｇｇ
２，Ｖｇｇ３を設定するものとする。
【００７９】具体的には、オフセットレベルＶ１２を基
準とし、重みをＶｘとしたとき、Ｖ１１＝Ｖ１２＋Ｖ
ｘ、Ｖ１３＝Ｖ１２−Ｖｘとなるように設定する。この
オフセットレベルをＶ１１，Ｖ１２，Ｖ１３の設定によ
り、第１〜第３の撮像信号Ｖ１〜Ｖ３の各信号レベルを
変えることができるので、第１実施例の場合のようにコ
ンパレータ１７，１８に、特にアンバランス性を持たせ
る必要がなくなる。
【００８０】上述したように、第３実施例の構成によれ
ば、バッファ２８〜３０の各々の入出力特性を異ならせ
たことにより、コンパレータ１７，１８にアンバランス
性を持たせる必要がなくなり、コンパレータ１７，１８
として同一特性のものを用いることができるので、回路
系全体の特性を安定化できる。また、バイアス電圧Ｖｇ
ｇ１，Ｖｇｇ２，Ｖｇｇ３の調整によってバッファ２８
〜３０の各入出力特性を変えることができることから、
重みＶｘの値を外部から容易にコントロールできるた
め、２値化の感度調整を行うこともできる。
【００８１】次に、第３実施例の構成における動作につ
いて、図１８の信号波形図を参照しつつ説明する。先
ず、図１５において、電荷電圧変換部１２からバッファ
２９を介して取り出される第２の撮像信号Ｖ２の信号波
形は、電荷電圧変換部１３からバッファ２８及びバッフ
ァ３０をそれぞれ介して取り出される第１及び第３の撮
像信号Ｖ１及Ｖ３の各信号波形に対して、２ビット（即
ち、２転送クロック）分だけ遅延された信号波形となっ
ている。これらの撮像信号Ｖ１，Ｖ２，Ｖ３において、
区間Ｔｂが黒情報を示し、区間Ｔｗが白情報を示す。
【００８２】ここで、この第３実施例では、バッファ２
８，２９，３０の各出力のオフセットレベルがＶ１１
（＝Ｖ１２＋Ｖｘ）＞Ｖ１２＞Ｖ１３（＝Ｖ１２−Ｖ
ｘ）となるように設定されているので、コンパレータ１
７の出力電圧ＶＫの波形は、第２の撮像信号Ｖ２の信号
レベルが第１の撮像信号Ｖ１の信号レベルよりも重みＶ
ｘ以上に下がったときのみに“Ｈ”レベルとなり、それ
以上のときは“Ｌ”レベルとなる。この出力電圧ＶＫ
は、ＪＫフリップフロップ回路２０のＫ端子に入力され
る。
【００８３】一方、コンパレータ１８の出力電圧ＶＪの
波形は、第２の撮像信号Ｖ２の信号レベルが第３の撮像
信号Ｖ３の信号レベルよりも重みＶｘ以上に下がったと
きのみに“Ｌ”レベルとなり、それ以上のときは“Ｈ”
レベルとなる。この出力電圧ＶＪは、インバータ１９で
反転されてＪＫフリップフロップ回路２０のＪ端子に入
力される。なお、本例では、コンパレータ１７，１８は
同一の特性を持っているため、＋側入力端子及び−側入
力端子が同電位になった場合は出力が不定となる。
【００８４】ＪＫフリップフロップ回路２０の出力ＱN
である２値化出力Ｖｏｕｔは、コンパレータ１８の出力
電圧ＶＪが“Ｈ”レベルで、Ｊ端子の入力が“Ｌ”レベ
ルの状態において、クロックＣＬに同期しつつコンパレ
ータ１７の出力電圧ＶＫが“Ｈ”レベルに立ち上がった
時点で“Ｈ”レベルに遷移し、更にコンパレータ１８の
出力電圧ＶＪが“Ｌ”レベルに立ち下がり、Ｊ端子の入
力が“Ｈ”レベルに立ち上がった時点で“Ｌ”レベルに
遷移する信号波形となる。
【００８５】このＪＫフリップフロップ回路２０から出
力される２値化電圧Ｖｏｕｔは、図１４の波形Ｖ２と波
形Ｖｏｕｔとの対比から明らかなように、第２の撮像信
号Ｖ２の２値化された信号波形となる。したがって、こ
の２値化電圧Ｖｏｕｔに基づいて、ＣＣＤイメージセン
サ１のセンサ列３にて読み取った情報に相当する白黒を
高精度に判別できることになる。
【００８６】なお、この第３実施例では、バッファ２
８，２９，３０において、ソースフォロワ回路３４，３
５，３６にそれぞれ異なる値のバイアス電圧Ｖｇｇ１，
Ｖｇｇ２，Ｖｇｇ３を与えることによって各バッファの
動作特性を変え、重み付けを行う構成としたが、ソース
フォロワ回路３４，３５，３６におけるＭＯＳトランジ
スタのサイズ（Ｗ／Ｌ等）を変えたり、バッファ２８，
２９，３０内にアンプを設けて各アンプの動作点を互い
に変えることによっても、同等の重み付けを行うことが
可能である。
【００８７】なお、上記各実施例では、リニアセンサに
適用した場合について説明したが、本発明は電荷転送レ
ジスタ、電荷電圧変換部、バッファあるいは２値化回路
のコンパレータについてのものであるため、リニアセン
サに限らずエリアセンサにも適用でき、更には固体撮像
装置に限らず遅延素子を電荷転送装置にも同様に適用可
能である。
【００８８】また、上記各実施例では、同一画素の信号
電荷を例えば２系統に振り分ける場合、その分配比を１
対１で行うとしたが、必ずしも均等に分配する必要はな
く、任意の分配比に設定するようにしても良い。遅延の
時間差についても、上記各実施例では２ビット分相当の
時間としたが、１ビット分あるいは３ビット分相当の時
間であっても良い。
【００８９】上記各実施例の如く構成された本発明に係
る固体撮像装置は、例えば、商品等の媒体に付されたバ
ーコード情報を読み取って２値化情報として出力するバ
ーコード読取り装置に適用される。このバーコード読取
り装置の構成の一例を図２１に示す。同図において、媒
体４１に付されたバーコード（図示せず）は、光源４２
によって照射され、その反射光がレンズ等の光学系４３
を介してイメージセンサ１に入射することによって読み
取られる。
【００９０】イメージセンサ１としては、上記各実施例
において説明した構成のものが用いられる。すなわち、
センサ部（センサ列３）の同一の受光部（画素）２に蓄
えられた信号電荷を、少なくとも２系統の信号電荷とし
て各系統間で異なる転送段数にて転送することによって
同一画素の信号電荷間に時間差を持たせ、その少なくと
も２系統の信号電荷を電圧に変換して出力する構成のも
のである。このイメージセンサ１は、駆動回路４４によ
って駆動制御される。
【００９１】このイメージセンサ１の少なくとも２系統
の出力電圧は、２値化回路１６に供給されて２値化され
る。この２値化回路１６としても、上記各実施例におい
て説明した構成のものが用いられる。すなわち、イメー
ジセンサ１からの各出力電圧のレベル比較を行う比較部
（コンパレータ１７，１８及びインバータ１９）と、各
比較出力のレベル変化点を検出して２値化信号を生成す
る検出部（ＪＫフリップフロップ２０）とからなる構成
のものである。
【００９２】この２値化信号は、デコーダ４５でデコー
ドされて最終的な読取り情報として出力される。このよ
うに、本発明に係る固体撮像装置を用いることにより、
固体撮像装置自体を簡単な回路構成にて外付け部品が少
なくかつ低消費電力で、しかもノイズに対して強いもの
として構成できるので、小型かつ軽量で、しかもバーコ
ードを正確に読み取ることが可能なバーコード読取り装
置を提供できることになる。
【００９３】なお、本発明に係る固体撮像装置は、バー
コード読取り装置への適用に限定されるものではなく、
例えば簡易ファクシミリなどへの適用も可能である。
【００９４】
【発明の効果】以上説明したように、本発明によれば、
同一画素の信号電荷を少なくとも２系統の信号電荷とし
て各系統間で異なる転送段数にて転送し、各信号電荷を
電荷電圧変換部にて電圧に変換して出力する構成とした
ことにより、各転送系をパターンレイアウト上多少離れ
た場所に作製できるので、電荷電圧変換部以降の回路系
を容易に電荷電圧変換部の横に配置することができ、イ
メージセンサと同一基板へのオンチップ化を実現できる
ことになる。
【００９５】また、撮像信号の２値化情報を簡単な回路
構成にて高精度に得ることができるため、部品点数の削
減や低消費電力化が図れ、しかもダイオードを用いなく
てもノイズに対しても十分に強い回路構成であるため、
動作電源電圧の低電圧化にも十分に対応できることにな
る。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す構成図である。
【図２】電荷転送レジスタの分岐部の周辺の構成を示す
平面パターン図である。
【図３】図２のＸ１−Ｘ２矢視断面図である。
【図４】Ｘ１−Ｘ２断面のポテンシャル分布を示すポテ
ンシャル図である。
【図５】第１実施例に係る動作説明のための信号波形図
である。
【図６】第１実施例の第１変形例を示す構成図である。
【図７】第１実施例の第２変形例を示す構成図である。
【図８】コンパレータの第１の例を示す回路図である。
【図９】コンパレータの第２の例を示す回路図である。
【図１０】コンパレータの第３の例を示す回路図であ
る。
【図１１】コンパレータの第４の例を示す回路図であ
る。
【図１２】本発明の第２実施例を示す構成図である。
【図１３】第２実施例における電荷電圧検出部のポテン
シャル図である。
【図１４】第２実施例に係る動作説明のための信号波形
図である。
【図１５】本発明の第３実施例を示す構成図である。
【図１６】バッファの回路構成の一例を示す回路図であ
る。
【図１７】バッファの入出力特性を示す特性図である。
【図１８】第３実施例に係る動作説明のための信号波形
図である。
【図１９】バーコード読取り装置の従来例を示す構成図
である。
【図２０】従来例に係る２値化回路のヒステリシス特性
を示す特性図である。
【図２１】本発明に係る固体撮像装置が適用されるバー
コード読取り装置の一例を示す構成図である。
【符号の説明】 １ ＣＣＤイメージセンサ ２ 受光部（画素） ３ センサ列 ５，５ａ，５ｂ 電荷転送レジスタ ６，６ａ，２２〜２４ 共通転送部 ７，８ 出力側転送部 １２，１３，２５〜２７ 電荷電圧変換部 １４，１５，２８〜３０ バッファ １６ ２値化回路 １７，１８ コンパレータ ３４〜３８ ソースフォロワ回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 7/00 G06K 7/10 H04N 5/335 H01L 27/148

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 入射光をその光量に応じた電荷量の信号
    電荷に変換して蓄積する受光部が複数個配列されてなる
    センサ部と、 前記センサ部の同一受光部に蓄えられた信号電荷を少な
    くとも２系統の信号電荷として各系統間で異なる転送段
    数にて転送する電荷転送部と、 前記電荷転送部によって転送された少なくとも２系統の
    信号電荷を検出して電圧に変換する複数の電荷電圧変換
    部と、 前記複数の電荷電圧変換部の各出力電圧のレベル比較を
    行う比較部と、 前記比較部の出力信号のレベル変化点を検出して２値化
    信号を生成する検出部とを備えたことを特徴とする固体
    撮像装置。
  2. 【請求項２】 前記電荷転送部は、前記センサ部から読
    み出された信号電荷をそのまま画素単位で転送する共通
    転送部と、前記共通転送部によって転送された同一画素
    の信号電荷を少なくとも２系統に振り分けて転送する複
    数の転送部とからなり、前記複数の転送部の各々の転送
    段数が互いに異なることを特徴とする請求項１記載の固
    体撮像装置。
  3. 【請求項３】 前記比較部は、ヒステリシス特性を有す
    ることを特徴とする請求項１又は２記載の固体撮像装
    置。
  4. 【請求項４】 前記複数の電荷電圧変換部は、それぞれ
    のリセット電位のうち少なくとも１つのリセット電位が
    他のリセット電位と異なる電位に設定されていることを
    特徴とする請求項１又は２記載の固体撮像装置。
  5. 【請求項５】 前記複数の電荷電圧変換部の各リセット
    電位は個別に調整可能であることを特徴とする請求項４
    記載の固体撮像装置。
  6. 【請求項６】 前記複数の電荷電圧変換部の各出力電圧
    を前記比較部に供給する複数のバッファを備え、前記複
    数のバッファは各々異なる入出力特性を有することを特
    徴とする請求項１又は２記載の固体撮像装置。
  7. 【請求項７】 前記複数のバッファは、それぞれソース
    フォロワ回路によって構成され、各ソースフォロワ回路
    のバイアス電圧が異なる値に設定されていることを特徴
    とする請求項６記載の固体撮像装置。
  8. 【請求項８】 前記各ソースフォロワ回路のバイアス電
    圧は個別に調整可能であることを特徴とする請求項７記
    載の固体撮像装置。
  9. 【請求項９】 請求項１乃至８のうちのいずれか１記載
    の固体撮像装置を用いて構成されたことを特徴とするバ
    ーコード読取り装置。
JP13815194A 1994-05-27 1994-05-27 固体撮像装置及びこれを用いたバーコード読取り装置 Expired - Fee Related JP3482689B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP13815194A JP3482689B2 (ja) 1994-05-27 1994-05-27 固体撮像装置及びこれを用いたバーコード読取り装置
SG1995000503A SG28277A1 (en) 1994-05-27 1995-05-24 Solid state image-sensing device and barcode reading device employing said device
MYPI95001377A MY112150A (en) 1994-05-27 1995-05-25 Solid state image-sensing device and barcode reading device employing said device
US08/451,060 US5587576A (en) 1994-05-27 1995-05-25 Solid-state image-sensing device and bar code reader operable with low voltage power supplies and using two charge transfer devices of different sizes
KR1019950013377A KR100342119B1 (ko) 1994-05-27 1995-05-26 고체영상감지장치및그장치를사용하는바코드판독장치
EP95303605A EP0685813A3 (en) 1994-05-27 1995-05-26 Solid state image-sensing device and barcode reading device employing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13815194A JP3482689B2 (ja) 1994-05-27 1994-05-27 固体撮像装置及びこれを用いたバーコード読取り装置

Publications (2)

Publication Number Publication Date
JPH07322145A JPH07322145A (ja) 1995-12-08
JP3482689B2 true JP3482689B2 (ja) 2003-12-22

Family

ID=15215215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13815194A Expired - Fee Related JP3482689B2 (ja) 1994-05-27 1994-05-27 固体撮像装置及びこれを用いたバーコード読取り装置

Country Status (5)

Country Link
US (1) US5587576A (ja)
EP (1) EP0685813A3 (ja)
JP (1) JP3482689B2 (ja)
KR (1) KR100342119B1 (ja)
MY (1) MY112150A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476426B1 (en) * 1999-07-06 2002-11-05 Motorola, Inc. Electronic component and method for improving pixel charge transfer in the electronic component
JP4377013B2 (ja) * 1999-11-18 2009-12-02 國寛 渡辺 固体撮像装置及び固体撮像素子
JP2005268411A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 電荷転送装置及びその駆動方法
JP2007173774A (ja) * 2005-11-22 2007-07-05 Matsushita Electric Ind Co Ltd 固体撮像装置
US7855742B2 (en) * 2006-03-30 2010-12-21 Fujifilm Corporation Solid state imaging device with horizontal transfer paths and a driving method therefor
JP4187006B2 (ja) * 2006-04-28 2008-11-26 エプソンイメージングデバイス株式会社 電子回路、電気光学装置およびこれを備える電子機器
JP4175384B2 (ja) * 2006-05-17 2008-11-05 エプソンイメージングデバイス株式会社 電子回路、電気光学装置およびこれを備える電子機器
JP2008244738A (ja) * 2007-03-27 2008-10-09 Fujifilm Corp 撮像装置および撮像素子の駆動制御方法
KR102211540B1 (ko) * 2020-08-05 2021-02-04 (주)샐러디 스마트 오더 시스템

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204977A (en) * 1981-06-11 1982-12-15 Nippon Denso Co Ltd Method and device for bar code read
JPS58141566A (ja) * 1982-02-17 1983-08-22 Nec Corp 電荷転送装置
JPS58202685A (ja) * 1982-05-21 1983-11-25 Sony Corp 信号合成用電荷転送装置
JPS58211277A (ja) * 1982-05-31 1983-12-08 Nippon Denso Co Ltd 光学的情報読取装置
GB2203916B (en) * 1987-03-10 1991-02-06 Rank Cintel Ltd Improved ccd sensor
JPH07101429B2 (ja) * 1989-05-30 1995-11-01 富士通株式会社 バーコードリーダーのアナログ信号処理方式
JP2949861B2 (ja) * 1991-01-18 1999-09-20 日本電気株式会社 Ｃｃｄリニアイメージセンサ
JPH04256292A (ja) * 1991-02-08 1992-09-10 Sharp Corp 固体撮像装置
JP3230242B2 (ja) * 1991-02-28 2001-11-19 ソニー株式会社 電荷転送装置
JP2871185B2 (ja) * 1991-06-17 1999-03-17 ミノルタ株式会社 電荷結合装置
JP3070146B2 (ja) * 1991-06-19 2000-07-24 ソニー株式会社 固体撮像装置
GB2262010B (en) * 1991-11-27 1996-01-17 Eev Ltd Charge - coupled device
CA2060556A1 (en) * 1992-02-03 1993-08-04 Savvas G. Chamberlain Dual mode on-chip high frequency output structure with pixel video differencing for ccd image sensors
JP2732764B2 (ja) * 1992-10-21 1998-03-30 株式会社東芝 Ｃｃｄくし形フィルタ
JP3240750B2 (ja) * 1993-06-03 2001-12-25 ソニー株式会社 二値化回路及び固体撮像装置

Also Published As

Publication number Publication date
EP0685813A2 (en) 1995-12-06
EP0685813A3 (en) 1998-01-07
MY112150A (en) 2001-04-30
JPH07322145A (ja) 1995-12-08
KR950033938A (ko) 1995-12-26
KR100342119B1 (ko) 2002-11-21
US5587576A (en) 1996-12-24

Similar Documents

Publication Publication Date Title
Scheffer et al. Random addressable 2048/spl times/2048 active pixel image sensor
KR101354127B1 (ko) 물리량 분포 검출 장치 및 촬상 장치
JP2976242B2 (ja) 集積回路とその集積回路を用いたカメラ並びに該集積回路技術を用いて作製されたイメージセンサへの副次的な入射光線を検出する方法
US6469740B1 (en) Physical quantity distribution sensor and method for driving the same
US7215368B2 (en) Photoelectric conversion device with photoelectric conversion units stacked in a depth direction and corresponding read transistor structure
EP2378764A2 (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
US6323479B1 (en) Sensor pixel with linear and logarithmic response
JP3482689B2 (ja) 固体撮像装置及びこれを用いたバーコード読取り装置
JP3309630B2 (ja) スイッチング回路およびこれを用いた電荷転送装置
US20100238335A1 (en) Clamp circuit and solid-state image sensing device having the same
EP1117250A2 (en) Active pixel sensor with improved reference signal
US6657664B2 (en) Solid-state image pickup device
US6414292B1 (en) Image sensor with increased pixel density
JP3240750B2 (ja) 二値化回路及び固体撮像装置
US6667767B1 (en) Image sensor for offsetting threshold voltage of a transistor in a source follower
US5274687A (en) Source-follower circuit for CCD image sensor
JP3596130B2 (ja) 昇圧回路、これを搭載した固体撮像装置
JP3470646B2 (ja) Ｍｏｓ型イメージセンサ
JP3453896B2 (ja) ２値化回路、これを有する固体撮像装置及びこれを用いたバーコード読取り装置
JP3470420B2 (ja) ２値化回路を有する出力回路
US7218350B2 (en) Image sensor with digital output and inherent pixel non-uniformity suppression
US20020097446A1 (en) Apparatus and method for dark calibration of a linear CMOS sensor
JP3493781B2 (ja) 信号出力回路及びこれを用いた固体撮像装置
US20050167771A1 (en) Photodetector device, solid-state imaging device, and camera system
JPH09247355A (ja) イメージセンサとそれを用いたイメージセンサユニット

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees