JP3470646B2 - Ｍｏｓ型イメージセンサ - Google Patents
Ｍｏｓ型イメージセンサInfo
- Publication number
- JP3470646B2 JP3470646B2 JP21589599A JP21589599A JP3470646B2 JP 3470646 B2 JP3470646 B2 JP 3470646B2 JP 21589599 A JP21589599 A JP 21589599A JP 21589599 A JP21589599 A JP 21589599A JP 3470646 B2 JP3470646 B2 JP 3470646B2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- signal
- circuit
- output
- waveform shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳ型イメージセ
ンサに関し、特に、走査回路を駆動する駆動信号からの
雑音を低減したＭＯＳ型イメージセンサに関する。
ンサに関し、特に、走査回路を駆動する駆動信号からの
雑音を低減したＭＯＳ型イメージセンサに関する。
【０００２】
【従来の技術】ＭＯＳ型イメージセンサはＣＣＤ（Char
ge Coupled Device)と比較し、簡単なプロセスで製造す
ることができ、このため低価格化が実現できることから
古くから開発が行われてきた。
ge Coupled Device)と比較し、簡単なプロセスで製造す
ることができ、このため低価格化が実現できることから
古くから開発が行われてきた。
【０００３】特にＭＯＳトランジスタとしてポリシリコ
ンＴＦＴ（多結晶シリコン薄膜トランジスタ）を用い、
フォトダイオードとしてアモルファス薄膜フォトダイオ
ードを用いることで、大型のガラス基板上にＭＯＳ型イ
メージセンサを製造することが可能となった。読みとり
原稿サイズとイメージセンサの読みとり幅を等しくで
き、光学系を大幅に簡略化できることから低価格・小型
スキャナが実現可能である。
ンＴＦＴ（多結晶シリコン薄膜トランジスタ）を用い、
フォトダイオードとしてアモルファス薄膜フォトダイオ
ードを用いることで、大型のガラス基板上にＭＯＳ型イ
メージセンサを製造することが可能となった。読みとり
原稿サイズとイメージセンサの読みとり幅を等しくで
き、光学系を大幅に簡略化できることから低価格・小型
スキャナが実現可能である。
【０００４】図８に、ポリシリコンＴＦＴを用いた走査
回路とアモルファス薄膜フォトダイオードをガラス基板
上に一体化させた従来のＭＯＳ型イメージセンサ８００
のブロック図を示す。
回路とアモルファス薄膜フォトダイオードをガラス基板
上に一体化させた従来のＭＯＳ型イメージセンサ８００
のブロック図を示す。
【０００５】このＭＯＳ型イメージセンサ８００は、フ
ォトダイオード１１１、画素スイッチＴＦＴ１１２から
なる画素アレイ１１０と、インバータバッファ１２１，
１２２を縦続接続したＮ個のバッファからなるバッファ
アレイ１２０と、１ビットシフトレジスタ８３１を直列
接続したＮビットの走査回路８３０と、シフトレジスタ
８３０にクロック信号Ｃ１，Ｃ２を供給するクロック信
号端子８０１，８０２と、シフトレジスタ８３０をスタ
ートさせるためのスタートパルスＳＴを供給するための
スタートパルス端子８０３とを備えている。
ォトダイオード１１１、画素スイッチＴＦＴ１１２から
なる画素アレイ１１０と、インバータバッファ１２１，
１２２を縦続接続したＮ個のバッファからなるバッファ
アレイ１２０と、１ビットシフトレジスタ８３１を直列
接続したＮビットの走査回路８３０と、シフトレジスタ
８３０にクロック信号Ｃ１，Ｃ２を供給するクロック信
号端子８０１，８０２と、シフトレジスタ８３０をスタ
ートさせるためのスタートパルスＳＴを供給するための
スタートパルス端子８０３とを備えている。
【０００６】図９に、このＭＯＳ型イメージセンサ８０
０を駆動する駆動回路９１０と、ＭＯＳ型イメージセン
サ８００からの出力信号を検出する検出回路９００とを
含む回路構成の一例を示す。
０を駆動する駆動回路９１０と、ＭＯＳ型イメージセン
サ８００からの出力信号を検出する検出回路９００とを
含む回路構成の一例を示す。
【０００７】図９において、ＭＯＳ型イメージセンサ８
００を駆動する駆動回路９１０は、パルス信号を出力す
るパルス信号源９１１〜９１３と、走査回路８３０とバ
ッファアレイ１２０に電源を供給する電圧源９１４とか
ら構成される。
００を駆動する駆動回路９１０は、パルス信号を出力す
るパルス信号源９１１〜９１３と、走査回路８３０とバ
ッファアレイ１２０に電源を供給する電圧源９１４とか
ら構成される。
【０００８】また、ＭＯＳ型イメージセンサ８００から
の出力信号を検出する検出回路９００は、フォトダイオ
ード１１１にバイアス電圧を供給する電圧源９５０と、
フォトダイオード１１１から出力される電流を電圧に変
換する抵抗９０１と、抵抗９０１の一端の電圧Ｖａ’を
増幅する増幅器９０２と、この増幅器９０２の出力信号
を積分し、検出回路９００の出力電圧Ｖｏｕｔを出力す
る積分回路９０３とから構成される。
の出力信号を検出する検出回路９００は、フォトダイオ
ード１１１にバイアス電圧を供給する電圧源９５０と、
フォトダイオード１１１から出力される電流を電圧に変
換する抵抗９０１と、抵抗９０１の一端の電圧Ｖａ’を
増幅する増幅器９０２と、この増幅器９０２の出力信号
を積分し、検出回路９００の出力電圧Ｖｏｕｔを出力す
る積分回路９０３とから構成される。
【０００９】次に、図９に示した従来のＭＯＳ型イメー
ジセンサ８００と従来の検出回路９００の回路動作につ
いて、図１０に示すタイミングチャートを参照して説明
する。
ジセンサ８００と従来の検出回路９００の回路動作につ
いて、図１０に示すタイミングチャートを参照して説明
する。
【００１０】図１０に示すように、時刻ｔ１でスタート
信号ＳＴ、クロック信号Ｃ１，Ｃ２を走査回路８３１に
供給すると、１ビットシフトレジスタ８３１から構成さ
れる走査回路８３０は、出力端子Ｏ１，Ｏ２〜Ｏｎに、
クロック信号Ｃ１，Ｃ２に同期したパルスを順次出力す
る。このパルスはバッファアレイ１２０を構成するイン
バータバッファ１２１，１２２を介して画素スイッチＴ
ＦＴ１１２のゲートに印加される。
信号ＳＴ、クロック信号Ｃ１，Ｃ２を走査回路８３１に
供給すると、１ビットシフトレジスタ８３１から構成さ
れる走査回路８３０は、出力端子Ｏ１，Ｏ２〜Ｏｎに、
クロック信号Ｃ１，Ｃ２に同期したパルスを順次出力す
る。このパルスはバッファアレイ１２０を構成するイン
バータバッファ１２１，１２２を介して画素スイッチＴ
ＦＴ１１２のゲートに印加される。
【００１１】画素スイッチＴＦＴ１１２のゲートがハイ
レベルになると、画素スイッチＴＦＴ１１２が導通状態
となり、電圧源９５０からフォトダイオード１１１に向
かって充電電流が流れる。この充電電流を積分した電荷
量は、フォトダイオード１１１に照射された光量にほぼ
比例しているので、充電電流を積分することによりフォ
トダイオード１１１に照射された光量を検出ことができ
る。
レベルになると、画素スイッチＴＦＴ１１２が導通状態
となり、電圧源９５０からフォトダイオード１１１に向
かって充電電流が流れる。この充電電流を積分した電荷
量は、フォトダイオード１１１に照射された光量にほぼ
比例しているので、充電電流を積分することによりフォ
トダイオード１１１に照射された光量を検出ことができ
る。
【００１２】検出回路９００を構成する抵抗９０１は、
フォトダイオード１１１から出力される充電電流を電圧
変換し、電圧Ｖａ’を生成する。増幅器９０２は、入力
電圧Ｖａ’を電圧増幅し積分回路９０３に出電圧Ｖｂ’
として出力する。最後に、積分回路９０３は、出力電圧
Ｖｂ’を積分して得られるフォトダイオード１１１に照
射された光量に比例した出力電圧Ｖｏｕｔを出力する。
フォトダイオード１１１から出力される充電電流を電圧
変換し、電圧Ｖａ’を生成する。増幅器９０２は、入力
電圧Ｖａ’を電圧増幅し積分回路９０３に出電圧Ｖｂ’
として出力する。最後に、積分回路９０３は、出力電圧
Ｖｂ’を積分して得られるフォトダイオード１１１に照
射された光量に比例した出力電圧Ｖｏｕｔを出力する。
【００１３】上記の動作を全ての画素に対して行い、さ
らにスタートパルスＳＴを一定の周期で印加し、画素の
ピッチと同じ距離だけ原稿を画素アレイ１１１の配列方
向と垂直な方向に移動させることで、２次元画像を読み
とることが可能となる。
らにスタートパルスＳＴを一定の周期で印加し、画素の
ピッチと同じ距離だけ原稿を画素アレイ１１１の配列方
向と垂直な方向に移動させることで、２次元画像を読み
とることが可能となる。
【００１４】
【発明が解決しようとする課題】上述した従来のＭＯＳ
型イメージセンサ８００に対して、駆動回路９１０によ
りクロック信号Ｃ１，Ｃ２及びスタートパルスＳＴを供
給し、検出回路９００でフォトダイオード１１１に照射
された光量を検出しようとすると、以下のような問題が
生じる。
型イメージセンサ８００に対して、駆動回路９１０によ
りクロック信号Ｃ１，Ｃ２及びスタートパルスＳＴを供
給し、検出回路９００でフォトダイオード１１１に照射
された光量を検出しようとすると、以下のような問題が
生じる。
【００１５】ポリシリコンＴＦＴまたはアモルファスシ
リコンＴＦＴは、単結晶上に形成したＭＯＳＦＥＴに対
して、ＦＥＴの移動度が低く（約１／６以下）、かつし
きい値電圧も通常のＭＯＳＦＥＴの０．６〜０．８Ｖに
対して、２〜３Ｖと高い。このため、ポリシリコンＴＦ
ＴまたはアモルファスシリコンＴＦＴを用いて走査回路
８３０，バッファアレイ１２０を構成したＭＯＳ型イメ
ージセンサ８００は、これらの回路の回路速度を上げる
ために、駆動電圧を高くする必要がある。
リコンＴＦＴは、単結晶上に形成したＭＯＳＦＥＴに対
して、ＦＥＴの移動度が低く（約１／６以下）、かつし
きい値電圧も通常のＭＯＳＦＥＴの０．６〜０．８Ｖに
対して、２〜３Ｖと高い。このため、ポリシリコンＴＦ
ＴまたはアモルファスシリコンＴＦＴを用いて走査回路
８３０，バッファアレイ１２０を構成したＭＯＳ型イメ
ージセンサ８００は、これらの回路の回路速度を上げる
ために、駆動電圧を高くする必要がある。
【００１６】そのため、ＭＯＳ型イメージセンサ８００
に供給するクロック信号Ｃ１，Ｃ２の電圧も高くなり、
フォトダイオード１１１からの出力電流を流す読み出し
配線１５１にパルス性のノイズが混入しやすい。
に供給するクロック信号Ｃ１，Ｃ２の電圧も高くなり、
フォトダイオード１１１からの出力電流を流す読み出し
配線１５１にパルス性のノイズが混入しやすい。
【００１７】さらに、ＭＯＳ型イメージセンサ８００の
サイズが読みとり原稿幅と同じである場合、クロック信
号Ｃ１，Ｃ２の配線長は１０ｃｍ〜３０ｃｍ程度と非常
に長くなり、またクロック信号配線と読み出し配線１５
１は、１ｍｍ〜２ｍｍの距離をおいて平行して配置され
るので、クロック信号配線と読み出し配線間の寄生容量
は、数十ｐＦ〜数百ｐＦ程度と非常に大きくなる。
サイズが読みとり原稿幅と同じである場合、クロック信
号Ｃ１，Ｃ２の配線長は１０ｃｍ〜３０ｃｍ程度と非常
に長くなり、またクロック信号配線と読み出し配線１５
１は、１ｍｍ〜２ｍｍの距離をおいて平行して配置され
るので、クロック信号配線と読み出し配線間の寄生容量
は、数十ｐＦ〜数百ｐＦ程度と非常に大きくなる。
【００１８】従って、クロック信号Ｃ１，Ｃ２から、こ
の寄生容量を介して読み出し配線１５１に混入するノイ
ズは、クロック信号の電圧変化分の微分量に比例した高
い周波数となる。
の寄生容量を介して読み出し配線１５１に混入するノイ
ズは、クロック信号の電圧変化分の微分量に比例した高
い周波数となる。
【００１９】また、フォトダイオード１１１からの出力
信号は、クロック信号Ｃ１，Ｃ２の変化点とほぼ同じタ
イミングで出力され、クロック信号配線と読み出し配線
間１５１間の寄生容量を介して混入するノイズと同じく
高周波成分を含むため、ノイズとフォトダイオード１１
１からの出力信号を分離するのが困難であり、ＭＯＳ型
イメージセンサのＳ／Ｎ比が小さくなるという問題点が
あった。
信号は、クロック信号Ｃ１，Ｃ２の変化点とほぼ同じタ
イミングで出力され、クロック信号配線と読み出し配線
間１５１間の寄生容量を介して混入するノイズと同じく
高周波成分を含むため、ノイズとフォトダイオード１１
１からの出力信号を分離するのが困難であり、ＭＯＳ型
イメージセンサのＳ／Ｎ比が小さくなるという問題点が
あった。
【００２０】このことを図１０を参照してより具体的に
説明すると、時刻ｔ１で、バッファアレイ１２０を構成
する左端のバッファが活性化され、左端の画素スイッチ
ＴＦＴ１１２が導通する。左端のフォトダイオード１１
１から出力される充電電流と、クロック信号Ｃ１の立ち
上がりエッジ、クロック信号Ｃ２の立ち下がりエッジに
含まれる高調波成分がクロック信号配線と読み出し配線
間１５１間の寄生容量を介して混入するノイズとが加算
され、抵抗９０１に流れる。
説明すると、時刻ｔ１で、バッファアレイ１２０を構成
する左端のバッファが活性化され、左端の画素スイッチ
ＴＦＴ１１２が導通する。左端のフォトダイオード１１
１から出力される充電電流と、クロック信号Ｃ１の立ち
上がりエッジ、クロック信号Ｃ２の立ち下がりエッジに
含まれる高調波成分がクロック信号配線と読み出し配線
間１５１間の寄生容量を介して混入するノイズとが加算
され、抵抗９０１に流れる。
【００２１】従って、Ａで示す部分の電圧は、フォトダ
イオード１１１からの出力信号と寄生容量を介して混入
するノイズとが加算された電圧値であり、両方を分離す
ることはできない。
イオード１１１からの出力信号と寄生容量を介して混入
するノイズとが加算された電圧値であり、両方を分離す
ることはできない。
【００２２】一方、時刻ｔ２において、全ての画素スイ
ッチＴＦＴはオフしているのでフォトダイオード１１１
からの出力信号は流れず、Ｂに示す電圧波形はクロック
信号Ｃ１の立ち下がりエッジ、クロック信号Ｃ２の立ち
上がりエッジに含まれる高調波成分がクロック信号配線
と読み出し配線間１５１間の寄生容量を介して混入する
ノイズ成分のみとなる。
ッチＴＦＴはオフしているのでフォトダイオード１１１
からの出力信号は流れず、Ｂに示す電圧波形はクロック
信号Ｃ１の立ち下がりエッジ、クロック信号Ｃ２の立ち
上がりエッジに含まれる高調波成分がクロック信号配線
と読み出し配線間１５１間の寄生容量を介して混入する
ノイズ成分のみとなる。
【００２３】このため、本発明によるＭＯＳ型イメージ
センサの目的は、駆動回路から出力される駆動信号によ
って発生する雑音を低減したＭＯＳ型イメージセンサ提
供することにある。すなわち、信号対雑音比（Ｓ／Ｎ
比）を向上したＭＯＳ型イメージセンサを提供すること
にある。
センサの目的は、駆動回路から出力される駆動信号によ
って発生する雑音を低減したＭＯＳ型イメージセンサ提
供することにある。すなわち、信号対雑音比（Ｓ／Ｎ
比）を向上したＭＯＳ型イメージセンサを提供すること
にある。
【００２４】
【課題を解決するための手段】そのため、本発明による
ＭＯＳ型イメージセンサは、入射光の光量を信号電荷に
変換するフォトダイオードと、このフォトダイオードの
アノード又はカソードに一端を接続し他端に接続する光
電変換部出力端子から前記信号電荷を出力するスイッチ
とを含む第１乃至第Ｎ（Ｎは２以上の整数）の光電変換
部と、Ｎ個の前記光電変換部出力端子に接続する読み出
し配線と、交流信号であるクロック信号を伝達するクロ
ック信号配線と、前記クロック信号配線を介して印加さ
れた前記クロック信号を波形整形して生成した矩形波を
出力する波形整形回路と、スタートパルス信号を入力
し、前記矩形波に応答して、前記スタートパルス信号を
順次シフトした第１乃至第Ｎのシフトパルスを、それぞ
れ前記第１乃至第Ｎの光電変換部を構成するスイッチの
制御端子に印加し、前記スイッチを順次導通させ、前記
前記第１乃至第Ｎの光電変換部から出力される前記信号
電荷を順次前記読み出し配線に出力する走査回路と、を
備えている。
ＭＯＳ型イメージセンサは、入射光の光量を信号電荷に
変換するフォトダイオードと、このフォトダイオードの
アノード又はカソードに一端を接続し他端に接続する光
電変換部出力端子から前記信号電荷を出力するスイッチ
とを含む第１乃至第Ｎ（Ｎは２以上の整数）の光電変換
部と、Ｎ個の前記光電変換部出力端子に接続する読み出
し配線と、交流信号であるクロック信号を伝達するクロ
ック信号配線と、前記クロック信号配線を介して印加さ
れた前記クロック信号を波形整形して生成した矩形波を
出力する波形整形回路と、スタートパルス信号を入力
し、前記矩形波に応答して、前記スタートパルス信号を
順次シフトした第１乃至第Ｎのシフトパルスを、それぞ
れ前記第１乃至第Ｎの光電変換部を構成するスイッチの
制御端子に印加し、前記スイッチを順次導通させ、前記
前記第１乃至第Ｎの光電変換部から出力される前記信号
電荷を順次前記読み出し配線に出力する走査回路と、を
備えている。
【００２５】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００２６】図１は、本発明のＭＯＳ型イメージセンサ
１００を示すブロック図である。図１において、ＭＯＳ
型イメージセンサ１００は、Ｎ個のフォトダイオード１
１１と、フォトダイオードに直列接続したＮ個の画素ス
イッチＴＦＴ１１２からなる画素アレイ１１０と、イン
バータバッファ１２１，１２２を直列接続して構成した
バッファをＮ個並列に設けたバッファアレイ１２０と、
１ビットシフトレジスタ１３１をＮ個直列接続し、スタ
ートパルスＳＴと波形整形された２相クロック信号でバ
ッファアレイ１２０を構成する各バッファを順次駆動す
る走査回路１３０と、単位波形整形回路１４１をＮ個並
列接続し、２相クロック信号を個々に波形整形して走査
回路１３０に波形整形されたクロック信号を供給する波
形整形回路１４０とを備えて構成される。
１００を示すブロック図である。図１において、ＭＯＳ
型イメージセンサ１００は、Ｎ個のフォトダイオード１
１１と、フォトダイオードに直列接続したＮ個の画素ス
イッチＴＦＴ１１２からなる画素アレイ１１０と、イン
バータバッファ１２１，１２２を直列接続して構成した
バッファをＮ個並列に設けたバッファアレイ１２０と、
１ビットシフトレジスタ１３１をＮ個直列接続し、スタ
ートパルスＳＴと波形整形された２相クロック信号でバ
ッファアレイ１２０を構成する各バッファを順次駆動す
る走査回路１３０と、単位波形整形回路１４１をＮ個並
列接続し、２相クロック信号を個々に波形整形して走査
回路１３０に波形整形されたクロック信号を供給する波
形整形回路１４０とを備えて構成される。
【００２７】単位波形整形回路１４１は、クロック信号
端子１７１，１７２に印加されたクロック信号を矩形波
に波形整形し、走査回路１３０を構成する１ビットシフ
トレジスタ１３１に出力する。１ビットシフトレジスタ
１３１の出力はインバータバッファ１２１，１２２によ
って増幅された後、画素スイッチＴＦＴ１１２のゲート
に印加される。
端子１７１，１７２に印加されたクロック信号を矩形波
に波形整形し、走査回路１３０を構成する１ビットシフ
トレジスタ１３１に出力する。１ビットシフトレジスタ
１３１の出力はインバータバッファ１２１，１２２によ
って増幅された後、画素スイッチＴＦＴ１１２のゲート
に印加される。
【００２８】次に、単位波形整形回路１４１の好適な例
を図２（ａ），（ｂ）を参照して説明する。
を図２（ａ），（ｂ）を参照して説明する。
【００２９】図２（ａ）に示した単位波形整形回路１４
１はインバータ２４２をｍ個直列接続した回路を２個設
けており、クロック信号端子１７１，１７２に印加され
たクロック信号Ｃ１，Ｃ２がクロック信号端子１７１，
１７２に接続された初段のインバータ２４２で波形整形
された後、後段のインバータ２４２で増幅され、ｍ番目
のインバータ２４２から波形整形されたクロック信号φ
１，φ２として出力される。
１はインバータ２４２をｍ個直列接続した回路を２個設
けており、クロック信号端子１７１，１７２に印加され
たクロック信号Ｃ１，Ｃ２がクロック信号端子１７１，
１７２に接続された初段のインバータ２４２で波形整形
された後、後段のインバータ２４２で増幅され、ｍ番目
のインバータ２４２から波形整形されたクロック信号φ
１，φ２として出力される。
【００３０】図２（ｂ）は、クロック信号端子１７１，
１７２に接続する初段のインバータとして、シュミット
トリガ回路２４４を用いた回路であり、シュミットトリ
ガ回路２４４の出力がハイレベルからローレベルに遷移
した後に、ハイレベルに遷移するしきい値電圧と、ロー
レベルからハイレベルに遷移した後にローレベルに遷移
するしきい値電圧が異なり、入力電圧に対し大きなノイ
ズマージンを有するという特徴がある。
１７２に接続する初段のインバータとして、シュミット
トリガ回路２４４を用いた回路であり、シュミットトリ
ガ回路２４４の出力がハイレベルからローレベルに遷移
した後に、ハイレベルに遷移するしきい値電圧と、ロー
レベルからハイレベルに遷移した後にローレベルに遷移
するしきい値電圧が異なり、入力電圧に対し大きなノイ
ズマージンを有するという特徴がある。
【００３１】シュミットトリガ回路２４４の一構成例を
図３に示す。図３（ａ）は、シュミットトリガ回路２４
４のシンボル図であり、入力端子３１５に入力信号Ｖｉ
ｎが印加され、出力端子３１６に出力信号Ｖｏｕｔが印
加される。
図３に示す。図３（ａ）は、シュミットトリガ回路２４
４のシンボル図であり、入力端子３１５に入力信号Ｖｉ
ｎが印加され、出力端子３１６に出力信号Ｖｏｕｔが印
加される。
【００３２】図３（ｂ）に示すシュミットトリガ回路２
４４は、ＰＭＯＳＦＥＴ３１１とＮＭＯＳＦＥＴ３１
２，３１３を電源ＶＤＤ，ＶＳＳ間にカスケード接続す
ると共に、各ゲートを入力端子３１５に共通接続し、Ｎ
ＭＯＳＦＥＴ３１４のソース及びゲートをそれぞれＮＭ
ＯＳＦＥＴ３１３のドレイン及び出力端子３１６に接続
して構成する。
４４は、ＰＭＯＳＦＥＴ３１１とＮＭＯＳＦＥＴ３１
２，３１３を電源ＶＤＤ，ＶＳＳ間にカスケード接続す
ると共に、各ゲートを入力端子３１５に共通接続し、Ｎ
ＭＯＳＦＥＴ３１４のソース及びゲートをそれぞれＮＭ
ＯＳＦＥＴ３１３のドレイン及び出力端子３１６に接続
して構成する。
【００３３】次に、走査回路１３０の実施例について図
４を参照して説明する。
４を参照して説明する。
【００３４】図４は、１ビットシフトレジスタ４３１を
Ｎ個直列接続してＮビットシフトレジスタを構成した回
路であり、スタートパルス端子１８１に印加されたスタ
ートパルスＳＴを、各１ビットシフトレジスタ４３１で
順次シフトし、各１ビットシフトレジスタ４３１の出力
端子Ｏ１，Ｏ２〜Ｏｎからバッファアレイ１２０を構成
する各バッファへシフトされたシフトパルス信号を順次
出力する。
Ｎ個直列接続してＮビットシフトレジスタを構成した回
路であり、スタートパルス端子１８１に印加されたスタ
ートパルスＳＴを、各１ビットシフトレジスタ４３１で
順次シフトし、各１ビットシフトレジスタ４３１の出力
端子Ｏ１，Ｏ２〜Ｏｎからバッファアレイ１２０を構成
する各バッファへシフトされたシフトパルス信号を順次
出力する。
【００３５】１ビットシフトレジスタ４３１は、図４に
示すように、ＰＭＯＳＦＥＴ４３２，４３３と、ＮＭＯ
ＳＦＥＴ４３４，４３５からなるクロックドインバータ
と、ＰＭＯＳＦＥＴ４３６，４３７と、ＮＭＯＳＦＥＴ
４３８，４３９からなるクロックドインバータとを直列
接続し、かつ互いにクロック信号が逆相になるように入
力して構成される。
示すように、ＰＭＯＳＦＥＴ４３２，４３３と、ＮＭＯ
ＳＦＥＴ４３４，４３５からなるクロックドインバータ
と、ＰＭＯＳＦＥＴ４３６，４３７と、ＮＭＯＳＦＥＴ
４３８，４３９からなるクロックドインバータとを直列
接続し、かつ互いにクロック信号が逆相になるように入
力して構成される。
【００３６】次に図５を参照して、本発明のＭＯＳ型イ
メージセンサ１００を駆動回路５１０を用いて駆動し、
検出回路５００によりＭＯＳ型イメージセンサ１００か
らの出力信号を検出する場合の回路構成について説明す
る。
メージセンサ１００を駆動回路５１０を用いて駆動し、
検出回路５００によりＭＯＳ型イメージセンサ１００か
らの出力信号を検出する場合の回路構成について説明す
る。
【００３７】ＭＯＳ型イメージセンサ１００について
は、前に説明したので説明を省略し、駆動回路５１０と
検出回路５００について説明する。
は、前に説明したので説明を省略し、駆動回路５１０と
検出回路５００について説明する。
【００３８】駆動回路５１０は、正弦波でかつ逆相信号
であるクロック信号Ｃ１，Ｃ２をクロック信号端子１７
１，１７２に出力する交流信号源５１０，５２０と、ス
タートパルスＳＴをスタートパルス端子１８１に出力す
るパルス信号源５３０と、波形整形回路１４０と走査回
路１３０とバッファアレイ１２０に電源端子１９１を介
して電源を供給する電圧源５４０とを備えて構成され
る。
であるクロック信号Ｃ１，Ｃ２をクロック信号端子１７
１，１７２に出力する交流信号源５１０，５２０と、ス
タートパルスＳＴをスタートパルス端子１８１に出力す
るパルス信号源５３０と、波形整形回路１４０と走査回
路１３０とバッファアレイ１２０に電源端子１９１を介
して電源を供給する電圧源５４０とを備えて構成され
る。
【００３９】また、検出回路５００は、フォトダイオー
ド１１１にバイアス電圧を供給する電圧源５５０と、フ
ォトダイオード１１１から出力される充電電流（信号電
荷）を電圧に変換する抵抗５０１と、抵抗５０１の一端
の電圧Ｖａを増幅する増幅器５０２と、カットオフ周波
数ｆｃがＭＯＳ型イメージセンサ１００に供給されるク
ロック信号Ｃ１，Ｃ２の周波数以上に設定され、増幅器
５０２の出力電圧Ｖｂに含まれるカットオフ周波数ｆｃ
以上の信号を通過させるハイパスフィルタ５０３と、ハ
イパスフィルタ５０３の出力信号Ｖｃを積分し、検出回
路５００の出力電圧Ｖｏｕｔを出力する積分回路５０４
とを備えて構成される。
ド１１１にバイアス電圧を供給する電圧源５５０と、フ
ォトダイオード１１１から出力される充電電流（信号電
荷）を電圧に変換する抵抗５０１と、抵抗５０１の一端
の電圧Ｖａを増幅する増幅器５０２と、カットオフ周波
数ｆｃがＭＯＳ型イメージセンサ１００に供給されるク
ロック信号Ｃ１，Ｃ２の周波数以上に設定され、増幅器
５０２の出力電圧Ｖｂに含まれるカットオフ周波数ｆｃ
以上の信号を通過させるハイパスフィルタ５０３と、ハ
イパスフィルタ５０３の出力信号Ｖｃを積分し、検出回
路５００の出力電圧Ｖｏｕｔを出力する積分回路５０４
とを備えて構成される。
【００４０】次に、図１と図５及び図６に示すタイミン
グチャートを参照して、本発明によるＭＯＳ型イメージ
センサ１００と検出回路５００の回路動作について説明
する。
グチャートを参照して、本発明によるＭＯＳ型イメージ
センサ１００と検出回路５００の回路動作について説明
する。
【００４１】図６に示すように、正弦波であるクロック
信号Ｃ１，Ｃ２が波形整形回路１４０に入力すると、波
形整形回路１４０を構成する単位波形整形回路１４１か
ら矩形波である波形整形されたクロック信号φ１，φ２
が、走査回路１３０を構成する各１ビットシフトレジス
タ１３１に印加される。
信号Ｃ１，Ｃ２が波形整形回路１４０に入力すると、波
形整形回路１４０を構成する単位波形整形回路１４１か
ら矩形波である波形整形されたクロック信号φ１，φ２
が、走査回路１３０を構成する各１ビットシフトレジス
タ１３１に印加される。
【００４２】このとき、図５に示すクロック信号Ｃ１，
Ｃ２が伝搬するクロック信号配線Ｌ１，Ｌ２には、一例
として１ＭＨｚの周波数を有する正弦波のクロック信号
Ｃ１，Ｃ２のみが伝搬し、クロック信号配線Ｌ１，Ｌ２
と読み出し配線１５１間の配線容量を介して、読み出し
配線１５１にノイズとして混入するのは、図６に示すよ
うに１ＭＨｚの周波数を有するＶｃｌｏｃｋである。
Ｃ２が伝搬するクロック信号配線Ｌ１，Ｌ２には、一例
として１ＭＨｚの周波数を有する正弦波のクロック信号
Ｃ１，Ｃ２のみが伝搬し、クロック信号配線Ｌ１，Ｌ２
と読み出し配線１５１間の配線容量を介して、読み出し
配線１５１にノイズとして混入するのは、図６に示すよ
うに１ＭＨｚの周波数を有するＶｃｌｏｃｋである。
【００４３】なお、波形整形されたクロック信号φ１，
φ２が伝搬する配線と、読み出し配線１５１とが平行し
て配置される配線長は短いので寄生配線容量は小さく、
波形整形されたクロック信号φ１，φ２から読み出し配
線１５１に混入する高調波を含んだノイズは無視でき
る。
φ２が伝搬する配線と、読み出し配線１５１とが平行し
て配置される配線長は短いので寄生配線容量は小さく、
波形整形されたクロック信号φ１，φ２から読み出し配
線１５１に混入する高調波を含んだノイズは無視でき
る。
【００４４】次に図６の時刻ｔ１でスタート信号ＳＴ、
クロック信号Ｃ１，Ｃ２を波形整形回路１４０に供給す
ると、Ｎビットのシフトレジスタで構成される走査回路
１３０は、出力端子Ｏ１，Ｏ２〜Ｏｎに、波形整形され
たクロック信号φ１，φ２に同期したパルスを順次出力
する。このパルスはバッファアレイ１２０を構成するイ
ンバータバッファ１２１，１２２を介して各画素スイッ
チＴＦＴ１１２のゲートにサンプリングパルスＳ１〜Ｓ
ｎとして印加される。
クロック信号Ｃ１，Ｃ２を波形整形回路１４０に供給す
ると、Ｎビットのシフトレジスタで構成される走査回路
１３０は、出力端子Ｏ１，Ｏ２〜Ｏｎに、波形整形され
たクロック信号φ１，φ２に同期したパルスを順次出力
する。このパルスはバッファアレイ１２０を構成するイ
ンバータバッファ１２１，１２２を介して各画素スイッ
チＴＦＴ１１２のゲートにサンプリングパルスＳ１〜Ｓ
ｎとして印加される。
【００４５】画素スイッチＴＦＴ１１２のゲートがハイ
レベルになると、画素スイッチＴＦＴ１１２が導通状態
となり、電圧源５５０からフォトダイオード１１１に向
かって充電電流が流れる。
レベルになると、画素スイッチＴＦＴ１１２が導通状態
となり、電圧源５５０からフォトダイオード１１１に向
かって充電電流が流れる。
【００４６】フォトダイオード１１１から出力される充
電電流は抵抗５０１によって電圧変換され、抵抗の一端
に電圧Ｖａを生成する。図６に示すように、電圧Ｖａは
フォトダイオード１１１からの信号電圧Ａ１，Ａ２，Ａ
３・・・と、クロック信号配線Ｌ１，Ｌ２と読み出し配
線１５１間の配線容量を介して、読み出し配線１５１に
混入するノイズＶｃｌｏｃｋとが重畳された波形であ
る。なお、信号電圧Ａ１，Ａ２，Ａ３が高い→低い→高
いの順になっているのは、フォトダイオード１１１に照
射された光量が読み出しサイクルＴ１，Ｔ２，Ｔ３の順
に、大→小→大となっているためである。
電電流は抵抗５０１によって電圧変換され、抵抗の一端
に電圧Ｖａを生成する。図６に示すように、電圧Ｖａは
フォトダイオード１１１からの信号電圧Ａ１，Ａ２，Ａ
３・・・と、クロック信号配線Ｌ１，Ｌ２と読み出し配
線１５１間の配線容量を介して、読み出し配線１５１に
混入するノイズＶｃｌｏｃｋとが重畳された波形であ
る。なお、信号電圧Ａ１，Ａ２，Ａ３が高い→低い→高
いの順になっているのは、フォトダイオード１１１に照
射された光量が読み出しサイクルＴ１，Ｔ２，Ｔ３の順
に、大→小→大となっているためである。
【００４７】ハイパスフィルタ５０３は、増幅器５０２
からの出力電圧Ｖｂに対して、１ＭＨｚの周波数成分を
有するノイズＶｃｌｏｃｋを阻止し、信号電圧Ａ１，Ａ
２，Ａ３を通過するようにカットオフ周波数ｆｃが設定
されている。
からの出力電圧Ｖｂに対して、１ＭＨｚの周波数成分を
有するノイズＶｃｌｏｃｋを阻止し、信号電圧Ａ１，Ａ
２，Ａ３を通過するようにカットオフ周波数ｆｃが設定
されている。
【００４８】すなわち、フォトダイオード１１１からの
信号は、コンデンサと見なせるフォトダイオード１１１
に直流電圧を印加して充電するときの電流として得られ
るため、波形整形されたクロック信号φ１，φ２よりも
高い周波数成分、例えば数十ＭＨｚ〜数百ＭＨｚを有す
る。このため、カットオフ周波数ｆｃを数ＭＨｚに設定
すれば、ハイパスフィルタ５０３は、１ＭＨｚの周波数
成分を有するノイズＶｃｌｏｃｋは阻止し、信号電圧Ａ
１，Ａ２，Ａ３を通過するように動作する。
信号は、コンデンサと見なせるフォトダイオード１１１
に直流電圧を印加して充電するときの電流として得られ
るため、波形整形されたクロック信号φ１，φ２よりも
高い周波数成分、例えば数十ＭＨｚ〜数百ＭＨｚを有す
る。このため、カットオフ周波数ｆｃを数ＭＨｚに設定
すれば、ハイパスフィルタ５０３は、１ＭＨｚの周波数
成分を有するノイズＶｃｌｏｃｋは阻止し、信号電圧Ａ
１，Ａ２，Ａ３を通過するように動作する。
【００４９】最後に、積分回路５０４は、図６に示す読
み出し周期Ｔを有する読み出しサイクルＴ１，Ｔ２，Ｔ
３・・・の最初のリセット期間Ｔｒｅｓｅｔで積分回路
５０４をリセットし、その後ハイパスフィルタ５０３か
らの出力電圧Ｖｃを積分することにより、フォトダイオ
ード１１１に照射された光量に比例した図６に示すよう
な出力電圧Ｖｏｕｔを出力する。
み出し周期Ｔを有する読み出しサイクルＴ１，Ｔ２，Ｔ
３・・・の最初のリセット期間Ｔｒｅｓｅｔで積分回路
５０４をリセットし、その後ハイパスフィルタ５０３か
らの出力電圧Ｖｃを積分することにより、フォトダイオ
ード１１１に照射された光量に比例した図６に示すよう
な出力電圧Ｖｏｕｔを出力する。
【００５０】ここで、読み出しサイクルＴ１，Ｔ２，Ｔ
３の順に、出力電圧Ｖｏｕｔが大→小→大となっている
のは、信号電圧Ａ１，Ａ２，Ａ３が高い→低い→高いの
順になっているためである。
３の順に、出力電圧Ｖｏｕｔが大→小→大となっている
のは、信号電圧Ａ１，Ａ２，Ａ３が高い→低い→高いの
順になっているためである。
【００５１】上記の動作を全ての画素に対して行い、さ
らにスタートパルスＳＴを一定の周期で印加し、画素の
ピッチと同じ距離だけ原稿を画素アレイ１１１の配列方
向と垂直な方向に移動させることで、２次元画像を読み
とることが可能となる。
らにスタートパルスＳＴを一定の周期で印加し、画素の
ピッチと同じ距離だけ原稿を画素アレイ１１１の配列方
向と垂直な方向に移動させることで、２次元画像を読み
とることが可能となる。
【００５２】上記に説明したように、本発明によるＭＯ
Ｓ型イメージセンサ１００は、駆動回路５１０から出力
されるクロック信号Ｃ１，Ｃ２によって発生する雑音を
低減し、さらに本発明による検出回路５００は、ＭＯＳ
型イメージセンサ１００から出力されるクロック信号Ｃ
１，Ｃ２によって発生するわずかの雑音を大幅に低減す
ることができる。
Ｓ型イメージセンサ１００は、駆動回路５１０から出力
されるクロック信号Ｃ１，Ｃ２によって発生する雑音を
低減し、さらに本発明による検出回路５００は、ＭＯＳ
型イメージセンサ１００から出力されるクロック信号Ｃ
１，Ｃ２によって発生するわずかの雑音を大幅に低減す
ることができる。
【００５３】このため、Ｓ／Ｎ比を大幅に向上させたＭ
ＯＳ型イメージセンサ及びその検出回路を実現できる。
ＯＳ型イメージセンサ及びその検出回路を実現できる。
【００５４】次に、本発明の第２の実施の形態によるＭ
ＯＳ型イメージセンサ７００を図７を参照して説明す
る。
ＯＳ型イメージセンサ７００を図７を参照して説明す
る。
【００５５】ＭＯＳ型イメージセンサ７００が、第１の
実施の形態によるＭＯＳ型イメージセンサ１００と異な
る点は、１つの単位波形整形回路１４１からの出力が、
２個の１ビットシフトレジスタ１３１−１，１３１−２
に供給されており、この２個の１ビットシフトレジスタ
１３１−１，１３１−２を単位として走査回路７１０が
構成されている点である。
実施の形態によるＭＯＳ型イメージセンサ１００と異な
る点は、１つの単位波形整形回路１４１からの出力が、
２個の１ビットシフトレジスタ１３１−１，１３１−２
に供給されており、この２個の１ビットシフトレジスタ
１３１−１，１３１−２を単位として走査回路７１０が
構成されている点である。
【００５６】このＭＯＳ型イメージセンサ７００は、Ｍ
ＯＳ型イメージセンサ１００と基本的に同様な回路動作
を行うが、ＭＯＳ型イメージセンサ１００におけるクロ
ック信号Ｃ１，Ｃ２によるノイズの低減効果に加えて、
次のような新たなノイズ低減効果が得られる。
ＯＳ型イメージセンサ１００と基本的に同様な回路動作
を行うが、ＭＯＳ型イメージセンサ１００におけるクロ
ック信号Ｃ１，Ｃ２によるノイズの低減効果に加えて、
次のような新たなノイズ低減効果が得られる。
【００５７】すなわち、ＭＯＳ型イメージセンサ７００
の読み出し配線１５１に混入するノイズはクロック信号
配線Ｌ１，Ｌ２からのノイズの他に走査回路７１０、バ
ッファアレイ１２０、波形整形回路１４０が動作する際
に生じる電源配線の電圧変動によるノイズがある。
の読み出し配線１５１に混入するノイズはクロック信号
配線Ｌ１，Ｌ２からのノイズの他に走査回路７１０、バ
ッファアレイ１２０、波形整形回路１４０が動作する際
に生じる電源配線の電圧変動によるノイズがある。
【００５８】特に波形整形回路１４０は、クロック信号
Ｃ１，Ｃ２の周波数と同じ周波数で状態遷移を行うの
で、波形整形回路１４０を構成するトランジスタに流れ
る電流が大きくなる。これに伴い、波形整形回路１４０
に接続する電源配線に電圧変動が生じ、ノイズが発生す
る恐れがある。
Ｃ１，Ｃ２の周波数と同じ周波数で状態遷移を行うの
で、波形整形回路１４０を構成するトランジスタに流れ
る電流が大きくなる。これに伴い、波形整形回路１４０
に接続する電源配線に電圧変動が生じ、ノイズが発生す
る恐れがある。
【００５９】第２の実施の形態のＭＯＳ型イメージセン
サ７００では、単位波形整形回路１４１回路の数を２分
の１に減らすことが可能となり、波形整形回路１４０全
体に流れる回路電流が減少するので、電源電圧変動によ
るノイズを小さくすることが可能となる。
サ７００では、単位波形整形回路１４１回路の数を２分
の１に減らすことが可能となり、波形整形回路１４０全
体に流れる回路電流が減少するので、電源電圧変動によ
るノイズを小さくすることが可能となる。
【００６０】また、単位波形整形回路１４１の数が少な
くなることから、第１の実施の形態のＭＯＳ型イメージ
センサ１００と比べ、消費電力が小さいという特徴があ
る。
くなることから、第１の実施の形態のＭＯＳ型イメージ
センサ１００と比べ、消費電力が小さいという特徴があ
る。
【００６１】なお、交流信号源５１０，５２０から出力
されるクロック信号Ｃ１，Ｃ２は、正弦波として説明し
たが、正弦波に限らず、フォトダイオード１１１からの
信号の周波数成分よりも低い周波数で構成される周期信
号であれば、クロック信号として使用可能である。
されるクロック信号Ｃ１，Ｃ２は、正弦波として説明し
たが、正弦波に限らず、フォトダイオード１１１からの
信号の周波数成分よりも低い周波数で構成される周期信
号であれば、クロック信号として使用可能である。
【００６２】また、ＭＯＳ型イメージセンサ１００と検
出回路５００を同一基板上に形成しても良いし、ＭＯＳ
型イメージセンサ１００をガラス基板上に形成し、検出
回路５００をシリコン半導体基板上に形成しても良い。
前者の場合は、集積度の点で有利であり、後者の場合、
検出回路５００をシリコン半導体基板上に形成するの
で、ＭＯＳＦＥＴのしきい値、相互コンダクタンスｇｍ
などのトランジスタ特性のばらつきが少なく、良好な回
路特性を得ることができる。
出回路５００を同一基板上に形成しても良いし、ＭＯＳ
型イメージセンサ１００をガラス基板上に形成し、検出
回路５００をシリコン半導体基板上に形成しても良い。
前者の場合は、集積度の点で有利であり、後者の場合、
検出回路５００をシリコン半導体基板上に形成するの
で、ＭＯＳＦＥＴのしきい値、相互コンダクタンスｇｍ
などのトランジスタ特性のばらつきが少なく、良好な回
路特性を得ることができる。
【００６３】また、波形整形回路１４０、走査回路１３
０は、ポリシリコン薄膜トランジスタ、またはアモルフ
ァスシリコン薄膜トランジスタで形成しても良い。
０は、ポリシリコン薄膜トランジスタ、またはアモルフ
ァスシリコン薄膜トランジスタで形成しても良い。
【００６４】さらに、クロック信号は、２相の場合につ
いて説明したが、３相以上の多層クロック信号の場合に
ついて容易に拡張可能である。
いて説明したが、３相以上の多層クロック信号の場合に
ついて容易に拡張可能である。
【００６５】また、第２の実施の形態によるＭＯＳ型イ
メージセンサ７００において、１つの単位波形整形回路
１４１からの出力が、２個の１ビットシフトレジスタ１
３１−１，１３１−２に供給されており、この２個の１
ビットシフトレジスタ１３１−１，１３１−２を単位と
して走査回路７１０が構成されているとして説明した
が、１つの単位波形整形回路１４１からの出力が、ｋ
（ｋは３以上の整数）個の１ビットシフトレジスタ１３
１−１〜１３１−ｋに供給されており、このｋ個の１ビ
ットシフトレジスタ１３１−１〜１３１−ｋを単位とし
て走査回路７１０が構成され様にしても良い。
メージセンサ７００において、１つの単位波形整形回路
１４１からの出力が、２個の１ビットシフトレジスタ１
３１−１，１３１−２に供給されており、この２個の１
ビットシフトレジスタ１３１−１，１３１−２を単位と
して走査回路７１０が構成されているとして説明した
が、１つの単位波形整形回路１４１からの出力が、ｋ
（ｋは３以上の整数）個の１ビットシフトレジスタ１３
１−１〜１３１−ｋに供給されており、このｋ個の１ビ
ットシフトレジスタ１３１−１〜１３１−ｋを単位とし
て走査回路７１０が構成され様にしても良い。
【００６６】この場合、さらに、波形整形回路１４０全
体に流れる回路電流が減少するので、電源電圧変動によ
るノイズが減少し、単位波形整形回路１４１の数が少な
くなることから、消費電力がより小さくなる。
体に流れる回路電流が減少するので、電源電圧変動によ
るノイズが減少し、単位波形整形回路１４１の数が少な
くなることから、消費電力がより小さくなる。
【００６７】また、上記において画素アレイ１１０を構
成するフォトダイオード１１１と画素スイッチＴＦＴ１
１２を１次元的に直線上に配列した場合について述べた
が、２次元に配列してエリアセンサーとして用いること
も可能である。この場合、新たに、垂直方向の走査回路
を追加する。
成するフォトダイオード１１１と画素スイッチＴＦＴ１
１２を１次元的に直線上に配列した場合について述べた
が、２次元に配列してエリアセンサーとして用いること
も可能である。この場合、新たに、垂直方向の走査回路
を追加する。
【００６８】また図１において、アノードにスイッチの
一端を接続し、カソードにバイアス配線を接続した例を
示したが、カソードにスイッチの一端を接続し、アノー
ドにバイアス配線を接続しても良い。前者の場合、画素
スイッチＴＦＴ１１２は、ＮＭＯＳＦＥＴが好適である
が、後者の場合ＰＭＯＳＦＥＴで構成するのが好適であ
る。
一端を接続し、カソードにバイアス配線を接続した例を
示したが、カソードにスイッチの一端を接続し、アノー
ドにバイアス配線を接続しても良い。前者の場合、画素
スイッチＴＦＴ１１２は、ＮＭＯＳＦＥＴが好適である
が、後者の場合ＰＭＯＳＦＥＴで構成するのが好適であ
る。
【００６９】また、図１に示すブロック図をレイアウト
した場合、基本的に図１に記載された各回路ブロック
は、ブロックの配置関係に従って配置され、接続され
る。例えば、単位波形整形回路１４１とクロック信号配
線Ｌ１，Ｌ２との接続は、各単位波形整形回路１４１の
入力端子から、波形整形回路１４０に沿って配置されて
いるクロック信号配線Ｌ１，Ｌ２に垂直に配線される。
した場合、基本的に図１に記載された各回路ブロック
は、ブロックの配置関係に従って配置され、接続され
る。例えば、単位波形整形回路１４１とクロック信号配
線Ｌ１，Ｌ２との接続は、各単位波形整形回路１４１の
入力端子から、波形整形回路１４０に沿って配置されて
いるクロック信号配線Ｌ１，Ｌ２に垂直に配線される。
【００７０】
【発明の効果】以上説明したように、本発明によるＭＯ
Ｓ型イメージセンサは、駆動回路から出力されるクロッ
ク信号によって発生する雑音を低減し、さらに本発明に
よる検出回路は、本発明によるＭＯＳ型イメージセンサ
から出力されるクロック信号によって発生するわずかの
雑音を大幅に低減することができる。
Ｓ型イメージセンサは、駆動回路から出力されるクロッ
ク信号によって発生する雑音を低減し、さらに本発明に
よる検出回路は、本発明によるＭＯＳ型イメージセンサ
から出力されるクロック信号によって発生するわずかの
雑音を大幅に低減することができる。
【００７１】このため、Ｓ／Ｎ比を大幅に向上させたＭ
ＯＳ型イメージセンサを実現できる。
ＯＳ型イメージセンサを実現できる。
【００７２】また、第２の実施の形態のＭＯＳ型イメー
ジセンサでは、単位波形整形回路回路の数をｋ分の１に
減らすことが可能となり、波形整形回路全体に流れる回
路電流が減少するので、電源電圧変動によるノイズを小
さくすることが可能となる。
ジセンサでは、単位波形整形回路回路の数をｋ分の１に
減らすことが可能となり、波形整形回路全体に流れる回
路電流が減少するので、電源電圧変動によるノイズを小
さくすることが可能となる。
【００７３】また、単位波形整形回路の数が少なくなる
ことから、第１の実施の形態のＭＯＳ型イメージセンサ
と比べ、消費電力が小さいという特徴がある。
ことから、第１の実施の形態のＭＯＳ型イメージセンサ
と比べ、消費電力が小さいという特徴がある。
【図１】本発明のＭＯＳ型イメージセンサの第１の実施
の形態を示すブロック図である。
の形態を示すブロック図である。
【図２】本発明の単位波形整形回路の例を示す回路図で
ある。
ある。
【図３】本発明のシュミットトリガ回路の一例を示す回
路図である。
路図である。
【図４】本発明の走査回路の一例を示す回路図である。
【図５】本発明のＭＯＳ型イメージセンサの第１の実施
の形態と本発明の検出回路の実施の形態及び駆動回路を
示すブロック図である。
の形態と本発明の検出回路の実施の形態及び駆動回路を
示すブロック図である。
【図６】図５に示す本発明のＭＯＳ型イメージセンサの
第１の実施の形態と本発明の検出回路の実施の形態及び
駆動回路の動作を説明するためのタイミングチャートで
ある。
第１の実施の形態と本発明の検出回路の実施の形態及び
駆動回路の動作を説明するためのタイミングチャートで
ある。
【図７】本発明のＭＯＳ型イメージセンサの第２の実施
の形態を示すブロック図である。
の形態を示すブロック図である。
【図８】従来のＭＯＳ型イメージセンサを示すブロック
図である。
図である。
【図９】従来のＭＯＳ型イメージセンサと従来の検出回
路及び駆動回路を示すブロック図である。
路及び駆動回路を示すブロック図である。
【図１０】図９に示す従来のＭＯＳ型イメージセンサと
従来の検出回路及び駆動回路の動作を説明するためのタ
イミングチャートである。
従来の検出回路及び駆動回路の動作を説明するためのタ
イミングチャートである。
１００，７００，８００ ＭＯＳ型イメージセンサ
１１０ 画素アレイ
１１１ フォトダイオード
１１２ 画素スイッチＴＦＴ
１２０ バッファアレイ
１２１，１２２ インバータバッファ
１３０，８３０ 走査回路
１３１，１３１−１，１３１−２〜１３１−ｋ，４３
１，８３１ １ビットシフトレジスタ １４０ 波形整形回路 １４１，２４３ 単位波形整形回路 １５１ 読み出し配線 １６１ バイアス配線 １７１，１７２，８０１，８０２ クロック信号端子 １８１ スタートパルス端子 １９１ 電源端子 ２４２ インバータ ２４４ シュミットトリガ回路 ３１５ 入力端子 ３１６ 出力端子 ３１１，４３２，４３３，４３６，４３７ ＰＭＯＳ
ＦＥＴ ３１２，３１３，３１４，４３５，４３８，４３９
ＮＭＯＳＦＥＴ ５００，９００ 検出回路 ５０１，９０１ 抵抗 ５０２，９０２ 増幅器 ５０３ ハイパスフィルタ ５０４，９０３ 積分回路 ５１０，９１０ 駆動回路 ５１０，５２０ 交流信号源 ５３０，９１１〜９１３ パルス信号源 ２４０，５５０，９１４，９５０ 電圧源 Ｌ１，Ｌ２ クロック信号配線
１，８３１ １ビットシフトレジスタ １４０ 波形整形回路 １４１，２４３ 単位波形整形回路 １５１ 読み出し配線 １６１ バイアス配線 １７１，１７２，８０１，８０２ クロック信号端子 １８１ スタートパルス端子 １９１ 電源端子 ２４２ インバータ ２４４ シュミットトリガ回路 ３１５ 入力端子 ３１６ 出力端子 ３１１，４３２，４３３，４３６，４３７ ＰＭＯＳ
ＦＥＴ ３１２，３１３，３１４，４３５，４３８，４３９
ＮＭＯＳＦＥＴ ５００，９００ 検出回路 ５０１，９０１ 抵抗 ５０２，９０２ 増幅器 ５０３ ハイパスフィルタ ５０４，９０３ 積分回路 ５１０，９１０ 駆動回路 ５１０，５２０ 交流信号源 ５３０，９１１〜９１３ パルス信号源 ２４０，５５０，９１４，９５０ 電圧源 Ｌ１，Ｌ２ クロック信号配線
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/30 - 5/335
H04N 1/024 - 1/036
Claims (7)
- 【請求項１】入射光の光量を信号電荷に変換するフォト
ダイオードと、このフォトダイオードのアノード又はカ
ソードに一端を接続し他端に接続する光電変換部出力端
子から前記信号電荷を出力するスイッチとを含む第１乃
至第Ｎ（Ｎは２以上の整数）の光電変換部と、 Ｎ個の前記光電変換部出力端子に接続する読み出し配線
と、 交流信号であるクロック信号を伝達するクロック信号配
線と、 前記クロック信号配線を介して印加された前記クロック
信号を波形整形して生成した矩形波を出力する波形整形
回路と、 スタートパルス信号を入力し、前記矩形波に応答して、
前記スタートパルス信号を順次シフトした第１乃至第Ｎ
のシフトパルスを、それぞれ前記第１乃至第Ｎの光電変
換部を構成するスイッチの制御端子に印加し、前記スイ
ッチを順次導通させ、前記第１乃至第Ｎの光電変換部か
ら出力される前記信号電荷を順次前記読み出し配線に出
力する走査回路と、を備えたＭＯＳ型イメージセンサに
おいて、 前記クロック信号は、正弦波あるいは前記正弦波に近い
周期波であり、 前記信号電荷を電圧に変換する電圧変換部と、この電圧
変換部の出力信号を入力し、カットオフ周波数以上の周
波数成分を通過させるハイパスフィルタと、このハイパ
スフィルタの出力信号を入力して積分し、出力から前記
光量を電圧に変換した出力電圧を取り出す積分回路とを
備えた検出回路とを含み、 前記カットオフ周波数を、前記クロック信号の周波数が
遮断される最低周波数に設定したことを特徴とするＭＯ
Ｓ型イメージセンサ 。 - 【請求項２】前記走査回路は、第１乃至第Ｎの１ビット
シフトレジスタを縦続接続して構成したＮビットシフト
レジスタを備え、 前記各１ビットシフトレジスタのクロック端子に前記矩
形波を入力し、前記第１の１ビットシフトレジスタに前
記スタートパルスを入力すると共に、前記第１乃至第Ｎ
の１ビットシフトレジスタの各出力端子からそれぞれ前
記第１乃至第Ｎのシフトパルスを取り出す請求項１記載
のＭＯＳ型イメージセンサ。 - 【請求項３】前記波形整形回路は、前記矩形波を前記第
１乃至第Ｎの１ビットシフトレジスタの前記クロック端
子にそれぞれ出力する第１乃至第Ｎの単位波形整形回路
を備えた請求項２記載のＭＯＳ型イメージセンサ。 - 【請求項４】前記波形整形回路は、前記クロック信号を
波形整形して生成した矩形波を複数の前記１ビットシフ
トレジスタの各クロック端子にそれぞれ出力する第１乃
至第Ｍ（Ｍは２以上で整数Ｎより小さい整数）の単位波
形整形回路を備えた請求項２記載のＭＯＳ型イメージセ
ンサ。 - 【請求項５】前記シフトパルス信号をバッファにより増
幅したサンプリングパルスを、前記スイッチを動作させ
るための制御信号として用いる請求項１記載のＭＯＳ型
イメージセンサ。 - 【請求項６】前記走査回路と前記波形整形回路を構成す
るトランジスタは、ポリシリコン薄膜トランジスタで形
成したことを特徴とする請求項１記載のＭＯＳ型イメー
ジセンサ。 - 【請求項７】前記走査回路と前記波形整形回路を構成す
るトランジスタは、アモルファスシリコン薄膜トランジ
スタで形成したことを特徴とする請求項１記載のＭＯＳ
型イメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21589599A JP3470646B2 (ja) | 1999-07-29 | 1999-07-29 | Ｍｏｓ型イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21589599A JP3470646B2 (ja) | 1999-07-29 | 1999-07-29 | Ｍｏｓ型イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001045377A JP2001045377A (ja) | 2001-02-16 |
| JP3470646B2 true JP3470646B2 (ja) | 2003-11-25 |
Family
ID=16680043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21589599A Expired - Fee Related JP3470646B2 (ja) | 1999-07-29 | 1999-07-29 | Ｍｏｓ型イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470646B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169190A (ja) * | 2001-11-30 | 2003-06-13 | Konica Corp | 画像読取装置 |
| JP2006270613A (ja) | 2005-03-24 | 2006-10-05 | Rohm Co Ltd | 入力装置とそれを構成する半導体装置 |
| WO2016046685A1 (en) * | 2014-09-26 | 2016-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| JP6651720B2 (ja) * | 2015-07-10 | 2020-02-19 | 株式会社ニコン | 撮像素子および撮像装置 |
| JP2019161520A (ja) | 2018-03-15 | 2019-09-19 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置駆動回路および撮像装置 |
-
1999
- 1999-07-29 JP JP21589599A patent/JP3470646B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001045377A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2345502C2 (ru) | Устройство фотоэлектрического преобразования | |
| US8520107B2 (en) | Analog-digital converter, image sensor system and camera device | |
| TWI489365B (zh) | 電容式觸控感測器及其自容與互容的切換方法 | |
| JP4854410B2 (ja) | 半導体装置 | |
| US7139024B2 (en) | Large-area imager with direct digital pixel output | |
| JP4145587B2 (ja) | 表示装置 | |
| US4011402A (en) | Scanning circuit to deliver train of pulses shifted by a constant delay one after another | |
| JP3470646B2 (ja) | Ｍｏｓ型イメージセンサ | |
| JPS58125952A (ja) | 原稿読取装置 | |
| US7969493B2 (en) | Matching free dynamic digital pixel sensor | |
| JP4382330B2 (ja) | 表示装置 | |
| US7488998B2 (en) | Solid-state imaging apparatus | |
| US7872674B2 (en) | Solid-state imaging device and method of operating solid-state imaging device | |
| TW492197B (en) | Image-sensing semiconductor device and image-sensing device | |
| JP2008306289A (ja) | 固体撮像装置、撮像装置 | |
| JP4008777B2 (ja) | 表示装置 | |
| CN113920915B (zh) | 一种光感驱动电路、驱动方法及显示面板 | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
| JP3470420B2 (ja) | ２値化回路を有する出力回路 | |
| KR930005190B1 (ko) | 리셋펄스 발진기 내장형 촬상센서 | |
| EP1353500A2 (en) | Image sensor | |
| JP6132655B2 (ja) | 信号処理回路およびカプセル内視鏡 | |
| JP4786683B2 (ja) | 表示装置 | |
| JP3038985B2 (ja) | イメージセンサ | |
| JP2002101261A (ja) | 画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030812 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |