JP2003169190A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JP2003169190A JP2003169190A JP2001365948A JP2001365948A JP2003169190A JP 2003169190 A JP2003169190 A JP 2003169190A JP 2001365948 A JP2001365948 A JP 2001365948A JP 2001365948 A JP2001365948 A JP 2001365948A JP 2003169190 A JP2003169190 A JP 2003169190A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- circuit
- signal processing
- processing circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 ラインセンサの４つに分割されたそれぞれの
信号間のクロストークを防ぎ、クロストークによる画像
品質の悪化を防止することができる画像読取装置を提供
することである。 【解決手段】 画像読取り用の光電変換素子を直線状に
配置し、前記光電変換素子を奇数列と偶数列とに分け、
さらに該奇数列および偶数列のそれぞれを中央で分割し
て前半および後半として、４出力するように構成された
ラインセンサの出力信号処理回路基板において、前記前
半の出力信号のラインパターンと前記後半の出力信号の
ラインパターンとを接近または平行に配置させないよう
にした。
信号間のクロストークを防ぎ、クロストークによる画像
品質の悪化を防止することができる画像読取装置を提供
することである。 【解決手段】 画像読取り用の光電変換素子を直線状に
配置し、前記光電変換素子を奇数列と偶数列とに分け、
さらに該奇数列および偶数列のそれぞれを中央で分割し
て前半および後半として、４出力するように構成された
ラインセンサの出力信号処理回路基板において、前記前
半の出力信号のラインパターンと前記後半の出力信号の
ラインパターンとを接近または平行に配置させないよう
にした。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばデジタル
複写機の原稿画像読取部などに用いられる画像読取装置
に関する。
複写機の原稿画像読取部などに用いられる画像読取装置
に関する。
【０００２】
【従来の技術】たとえば複写機の分野では、画像編集が
可能で画像処理が容易であるため、最近ではアナログ複
写機に比べてデジタル複写機の需要が伸びている。しか
し、コピースピードの点では、デジタル複写機はまだま
だアナログ複写機に及ばないのが実情である。その主な
理由はデジタル複写機の原稿画像読取部に用いられる、
ＣＣＤイメージセンサの読取速度の限界にある。特に、
デジタル複写機の解像度を高めるためにＣＣＤイメージ
センサの画素数を増やすと、それに反比例して１画素あ
たりの信号読出しに許される時間が短くなるので、セン
サの読取速度の制約を受けやすくなる。
可能で画像処理が容易であるため、最近ではアナログ複
写機に比べてデジタル複写機の需要が伸びている。しか
し、コピースピードの点では、デジタル複写機はまだま
だアナログ複写機に及ばないのが実情である。その主な
理由はデジタル複写機の原稿画像読取部に用いられる、
ＣＣＤイメージセンサの読取速度の限界にある。特に、
デジタル複写機の解像度を高めるためにＣＣＤイメージ
センサの画素数を増やすと、それに反比例して１画素あ
たりの信号読出しに許される時間が短くなるので、セン
サの読取速度の制約を受けやすくなる。
【０００３】ＣＣＤイメージセンサの読取速度を高める
方法としては、従来より、センサの光電変換の効率（感
度）を上げて蓄積時間を短縮し、同時に電荷の転送速度
を上げる、というプロセス的な方法と、センサの出力回
路を並列化する方法とが用いられている。
方法としては、従来より、センサの光電変換の効率（感
度）を上げて蓄積時間を短縮し、同時に電荷の転送速度
を上げる、というプロセス的な方法と、センサの出力回
路を並列化する方法とが用いられている。
【０００４】後者の出力回路を並列化する方法を用いた
代表的なイメージセンサでは、１、２，３，４，・・・
・と順番に一次元配列された多数の画素のうち、奇数番
目の画素（Ｏｄｄ：１，３，５，・・・）と偶数番目の
画素（Ｅｖｅｎ：２，４，６，・・・）とをそれぞれ独
立した別々の出力回路に分けて接続し、奇数と偶数の２
つの出力回路を並列的に動作させることにより、通常の
２倍の速度での信号読出しを可能にしている。読み出さ
れた２系統のシリアル画像信号は、合成して１つの時系
列画像信号に変換される。なお、この種のものとして
は、奇数番目の各画素の信号が現れるタイミングと偶数
番目の各画素の信号が現れるタイミングとを、互いに半
画素周期ずらしたものと、同一にしたものとがある。た
とえば、互いに半画素周期ずれたタイミングで出力され
る奇数画像信号と偶数画像信号とがある場合、半画素周
期ごとに前者と後者の選択を切換えて出力すれば、１，
２，３，４，・・・・と画素の順番に並ぶように合成さ
れた１つのシリアル画像信号が得られる。
代表的なイメージセンサでは、１、２，３，４，・・・
・と順番に一次元配列された多数の画素のうち、奇数番
目の画素（Ｏｄｄ：１，３，５，・・・）と偶数番目の
画素（Ｅｖｅｎ：２，４，６，・・・）とをそれぞれ独
立した別々の出力回路に分けて接続し、奇数と偶数の２
つの出力回路を並列的に動作させることにより、通常の
２倍の速度での信号読出しを可能にしている。読み出さ
れた２系統のシリアル画像信号は、合成して１つの時系
列画像信号に変換される。なお、この種のものとして
は、奇数番目の各画素の信号が現れるタイミングと偶数
番目の各画素の信号が現れるタイミングとを、互いに半
画素周期ずらしたものと、同一にしたものとがある。た
とえば、互いに半画素周期ずれたタイミングで出力され
る奇数画像信号と偶数画像信号とがある場合、半画素周
期ごとに前者と後者の選択を切換えて出力すれば、１，
２，３，４，・・・・と画素の順番に並ぶように合成さ
れた１つのシリアル画像信号が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、依然と
して現在のＣＣＤイメージセンサの読取速度は十分でな
い。すなわち、出力回路を奇数と偶数とで分けることに
よって、それが１つの場合に比べて２倍の速度になるだ
けである。
して現在のＣＣＤイメージセンサの読取速度は十分でな
い。すなわち、出力回路を奇数と偶数とで分けることに
よって、それが１つの場合に比べて２倍の速度になるだ
けである。
【０００６】ところで、最近になって、出力回路を４組
以上設け、４組以上に分割された画像信号を並列的に出
力し得るＣＣＤイメージセンサが各社から発売されてい
る。同時に４画素の信号を読み出すことができれば、従
来のさらに２倍の読取速度が実現する。しかしながら市
販のＣＣＤイメージセンサは、たとえば１００００画素
の受光素子すなわち光電変換素子を有するものでは、受
光素子は１番〜５０００番の奇数および偶数と、５００
１番〜１００００番の奇数および偶数との４組に区分さ
れて、それぞれ独立した出力回路に接続されている。す
なわち、４つのシリアル画像信号には、たとえばあるタ
イミングで、１番目の画素、２番目の画素、５００１番
目の画素、および５００２番目の画素の信号が現れる。
以上設け、４組以上に分割された画像信号を並列的に出
力し得るＣＣＤイメージセンサが各社から発売されてい
る。同時に４画素の信号を読み出すことができれば、従
来のさらに２倍の読取速度が実現する。しかしながら市
販のＣＣＤイメージセンサは、たとえば１００００画素
の受光素子すなわち光電変換素子を有するものでは、受
光素子は１番〜５０００番の奇数および偶数と、５００
１番〜１００００番の奇数および偶数との４組に区分さ
れて、それぞれ独立した出力回路に接続されている。す
なわち、４つのシリアル画像信号には、たとえばあるタ
イミングで、１番目の画素、２番目の画素、５００１番
目の画素、および５００２番目の画素の信号が現れる。
【０００７】前記した、従来の奇数と偶数のみの２出力
では、この２つの信号間には、ラインセンサの構造上、
それぞれの読取位置が接近しているため、大きな信号振
幅差が通常生じにくく、たとえクロストークがあって
も、その影響は少ない、しかし、奇数または偶数がそれ
ぞれ中央で分割されて出力する構造では、それぞれの読
取位置がまったく同じタイミングで出力する信号に大き
な信号振幅差が高い確立で生ずることが予想され、クロ
ストークの影響が懸念される。
では、この２つの信号間には、ラインセンサの構造上、
それぞれの読取位置が接近しているため、大きな信号振
幅差が通常生じにくく、たとえクロストークがあって
も、その影響は少ない、しかし、奇数または偶数がそれ
ぞれ中央で分割されて出力する構造では、それぞれの読
取位置がまったく同じタイミングで出力する信号に大き
な信号振幅差が高い確立で生ずることが予想され、クロ
ストークの影響が懸念される。
【０００８】本発明は上記の点にかんがみてなされたも
ので、４つに分割されたそれぞれの信号間のクロストー
クを防ぎ、クロストークによる画像品質の悪化を防止す
ることができる画像読取装置を提供することを目的とす
る。
ので、４つに分割されたそれぞれの信号間のクロストー
クを防ぎ、クロストークによる画像品質の悪化を防止す
ることができる画像読取装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は上記の目的を達
成するために、第１の発明として、互いにクロストーク
が発生しやすい信号ラインおよび回路をできるだけ遠ざ
けることによる解決を図る。しかるに、画像読取り用の
光電変換素子を直線状に配置し、前記光電変換素子を奇
数列と偶数列とに分け、さらに該奇数列および偶数列の
それぞれを中央で分割して前半および後半として、４出
力するように構成されたラインセンサの出力信号処理回
路基板において、前記前半の出力信号のラインパターン
と前記後半の出力信号のラインパターンとを接近または
平行に配置させないようにした。
成するために、第１の発明として、互いにクロストーク
が発生しやすい信号ラインおよび回路をできるだけ遠ざ
けることによる解決を図る。しかるに、画像読取り用の
光電変換素子を直線状に配置し、前記光電変換素子を奇
数列と偶数列とに分け、さらに該奇数列および偶数列の
それぞれを中央で分割して前半および後半として、４出
力するように構成されたラインセンサの出力信号処理回
路基板において、前記前半の出力信号のラインパターン
と前記後半の出力信号のラインパターンとを接近または
平行に配置させないようにした。
【００１０】また、第２の発明として、画像読取り用の
光電変換素子を直線状に配置し、前記光電変換素子を奇
数列と偶数列とに分け、さらに該奇数列および偶数列の
それぞれを中央で分割して前半および後半として、４出
力するように構成されたラインセンサの出力信号処理回
路において、前記前半の出力信号の信号処理回路と前記
後半の出力信号の信号処理回路とを１つの集積回路チッ
プ内に配置させないようにした。
光電変換素子を直線状に配置し、前記光電変換素子を奇
数列と偶数列とに分け、さらに該奇数列および偶数列の
それぞれを中央で分割して前半および後半として、４出
力するように構成されたラインセンサの出力信号処理回
路において、前記前半の出力信号の信号処理回路と前記
後半の出力信号の信号処理回路とを１つの集積回路チッ
プ内に配置させないようにした。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１２】図１は、本発明による画像読取装置の一実
施の形態の概略構成図である。
施の形態の概略構成図である。
【００１３】この実施の形態では画像読取装置がデジタ
ル複写機のスキャナ部である場合について説明する。
ル複写機のスキャナ部である場合について説明する。
【００１４】図１に示すように、スキャナ部２は、ライ
ンセンサ４と、ランプおよび反射機構等を備えた光源部
６と、光源部６等を駆動させる駆動機構８と、制御部１
０とを備え、上面に設けられたガラス板１１に原稿１３
を載置してスタートボタン（図示せず）を押すと、光源
部６が移動しながら原稿を照射し、その反射光をライン
センサ４で受けるように構成されている。
ンセンサ４と、ランプおよび反射機構等を備えた光源部
６と、光源部６等を駆動させる駆動機構８と、制御部１
０とを備え、上面に設けられたガラス板１１に原稿１３
を載置してスタートボタン（図示せず）を押すと、光源
部６が移動しながら原稿を照射し、その反射光をライン
センサ４で受けるように構成されている。
【００１５】図２は、図１に示したラインセンサ４の構
成の一例を示す図である。
成の一例を示す図である。
【００１６】ラインセンサ４は、図２に示すように、画
像読取り用の受光素子（光電変換素子）１が直線状に１
列に配置されている。各受光素子１からの信号は、それ
ぞれ出力端子３、５、７、９のいずれかから出力され
る。
像読取り用の受光素子（光電変換素子）１が直線状に１
列に配置されている。各受光素子１からの信号は、それ
ぞれ出力端子３、５、７、９のいずれかから出力され
る。
【００１７】たとえば図２に示すような受光素子１の数
が７５００個のラインセンサ４の場合、出力端子３から
はラインセンサ４の前半部分すなわち１番目から３７５
０番目の受光素子のうち奇数番目の受光素子からの信号
が出力され、出力端子５からはラインセンサ４の後半部
分すなわち３７５１番目から７５００番目の受光素子の
うち奇数番目の受光素子からの信号が出力され、出力端
子７からはラインセンサ４の前半部分すなわち１番目か
ら３７５０番目の受光素子のうち偶数番目の受光素子か
らの信号が出力され、出力端子９からはラインセンサ４
の後半部分すなわち３７５１番目から７５００番目の受
光素子のうち偶数番目の受光素子からの信号が出力され
る。
が７５００個のラインセンサ４の場合、出力端子３から
はラインセンサ４の前半部分すなわち１番目から３７５
０番目の受光素子のうち奇数番目の受光素子からの信号
が出力され、出力端子５からはラインセンサ４の後半部
分すなわち３７５１番目から７５００番目の受光素子の
うち奇数番目の受光素子からの信号が出力され、出力端
子７からはラインセンサ４の前半部分すなわち１番目か
ら３７５０番目の受光素子のうち偶数番目の受光素子か
らの信号が出力され、出力端子９からはラインセンサ４
の後半部分すなわち３７５１番目から７５００番目の受
光素子のうち偶数番目の受光素子からの信号が出力され
る。
【００１８】なお、本実施の形態においては、図２に示
すようにラインセンサにおける受光素子の数を７５００
個としているが、本発明はこの個数に限られるものでは
ない。
すようにラインセンサにおける受光素子の数を７５００
個としているが、本発明はこの個数に限られるものでは
ない。
【００１９】図３は、図１に示したラインセンサ４から
の信号を処理する回路の構成を示すブロック図である。
の信号を処理する回路の構成を示すブロック図である。
【００２０】本実施の形態では、図３に示すように、出
力端子３から出力された信号は前置増幅回路１５によっ
て増幅された後にアナログ信号処理回路１９に入力さ
れ、出力端子５から出力された信号は前置増幅回路１７
によって増幅された後にアナログ信号処理回路２０に入
力され、出力端子７から出力された信号は前置増幅回路
１６によって増幅された後にアナログ信号処理回路１９
に入力され、出力端子９から出力された信号は前置増幅
回路１８によって増幅された後にアナログ信号処理回路
２０に入力される。
力端子３から出力された信号は前置増幅回路１５によっ
て増幅された後にアナログ信号処理回路１９に入力さ
れ、出力端子５から出力された信号は前置増幅回路１７
によって増幅された後にアナログ信号処理回路２０に入
力され、出力端子７から出力された信号は前置増幅回路
１６によって増幅された後にアナログ信号処理回路１９
に入力され、出力端子９から出力された信号は前置増幅
回路１８によって増幅された後にアナログ信号処理回路
２０に入力される。
【００２１】アナログ信号処理回路１９および２０で
は、入力された信号に後述のような所定の信号処理を施
すとともにＡ／Ｄ変換を施してデジタル信号を出力す
る。アナログ信号処理回路１９および２０の出力信号
は、前半／後半合成回路２１および２２に入力され、そ
れぞれにおいて、奇数番目の信号のうちの前半の信号と
後半の信号との合成、および偶数番目の信号のうちの前
半の信号と後半の信号との合成が行われる。 さらに、
前半／後半合成回路２１および２２の出力信号は、奇数
／偶数合成回路２３に入力され、奇数番目の信号と偶数
番目の信号との合成が行われる。
は、入力された信号に後述のような所定の信号処理を施
すとともにＡ／Ｄ変換を施してデジタル信号を出力す
る。アナログ信号処理回路１９および２０の出力信号
は、前半／後半合成回路２１および２２に入力され、そ
れぞれにおいて、奇数番目の信号のうちの前半の信号と
後半の信号との合成、および偶数番目の信号のうちの前
半の信号と後半の信号との合成が行われる。 さらに、
前半／後半合成回路２１および２２の出力信号は、奇数
／偶数合成回路２３に入力され、奇数番目の信号と偶数
番目の信号との合成が行われる。
【００２２】図４は、図３に示したアナログ信号処理回
路１９の内部構成の一例を示すブロック図である。
路１９の内部構成の一例を示すブロック図である。
【００２３】また、図５は、図３に示したアナログ信号
処理回路２０の内部構成の一例を示すブロック図であ
る。
処理回路２０の内部構成の一例を示すブロック図であ
る。
【００２４】図４に示すように、アナログ信号処理回路
１９は、前置増幅回路１５からの信号をサンプルホール
ドするサンプルホールド回路２５と、サンプルホールド
回路２５の出力信号を所定の振幅に増幅する増幅回路３
１と、増幅回路３１の出力信号に対して再生時の黒レベ
ルを決定するクランプ回路２６と、クランプ回路２６の
出力信号をデジタル信号に変換するＡ／Ｄ変換回路２７
と、前置増幅回路１６からの信号をサンプルホールドす
るサンプルホールド回路２８と、サンプルホールド回路
２８の出力信号を所定の振幅に増幅する増幅回路３２
と、増幅回路３２の出力信号に対して再生時の黒レベル
を決定するクランプ回路２９と、クランプ回路２９の出
力信号をデジタル信号に変換するＡ／Ｄ変換回路３０と
を有して構成され、これが１チップＩＣで構成される。
１９は、前置増幅回路１５からの信号をサンプルホール
ドするサンプルホールド回路２５と、サンプルホールド
回路２５の出力信号を所定の振幅に増幅する増幅回路３
１と、増幅回路３１の出力信号に対して再生時の黒レベ
ルを決定するクランプ回路２６と、クランプ回路２６の
出力信号をデジタル信号に変換するＡ／Ｄ変換回路２７
と、前置増幅回路１６からの信号をサンプルホールドす
るサンプルホールド回路２８と、サンプルホールド回路
２８の出力信号を所定の振幅に増幅する増幅回路３２
と、増幅回路３２の出力信号に対して再生時の黒レベル
を決定するクランプ回路２９と、クランプ回路２９の出
力信号をデジタル信号に変換するＡ／Ｄ変換回路３０と
を有して構成され、これが１チップＩＣで構成される。
【００２５】また、図５に示すように、アナログ信号処
理回路２０は、前置増幅回路１７からの信号をサンプル
ホールドするサンプルホールド回路３５と、サンプルホ
ールド回路３５の出力信号を所定の振幅に増幅する増幅
回路４１と、増幅回路４１の出力信号に対して再生時の
黒レベルを決定するクランプ回路３６と、クランプ回路
３６の出力信号をデジタル信号に変換するＡ／Ｄ変換回
路３７と、前置増幅回路１８からの信号をサンプルホー
ルドするサンプルホールド回路３８と、サンプルホール
ド回路３８の出力信号を所定の振幅に増幅する増幅回路
４２と、増幅回路４２の出力信号に対して再生時の黒レ
ベルを決定するクランプ回路３９と、クランプ回路３９
の出力信号をデジタル信号に変換するＡ／Ｄ変換回路４
０とを有して構成され、これが１チップＩＣで構成され
る。
理回路２０は、前置増幅回路１７からの信号をサンプル
ホールドするサンプルホールド回路３５と、サンプルホ
ールド回路３５の出力信号を所定の振幅に増幅する増幅
回路４１と、増幅回路４１の出力信号に対して再生時の
黒レベルを決定するクランプ回路３６と、クランプ回路
３６の出力信号をデジタル信号に変換するＡ／Ｄ変換回
路３７と、前置増幅回路１８からの信号をサンプルホー
ルドするサンプルホールド回路３８と、サンプルホール
ド回路３８の出力信号を所定の振幅に増幅する増幅回路
４２と、増幅回路４２の出力信号に対して再生時の黒レ
ベルを決定するクランプ回路３９と、クランプ回路３９
の出力信号をデジタル信号に変換するＡ／Ｄ変換回路４
０とを有して構成され、これが１チップＩＣで構成され
る。
【００２６】図３、図４および図５に示すように、本実
施の形態の画像読取装置においては、複数の受光素子の
うちの前半の受光素子からの信号と、複数の受光素子の
うちの後半の受光素子からの信号との間にクロストーク
が生じるのを防ぐために、前半の受光素子からの信号の
ラインパターンと、後半の受光素子からの信号のライン
パターンとが接近して配置されたり、平行に配置されて
しまうことがないようにしている。
施の形態の画像読取装置においては、複数の受光素子の
うちの前半の受光素子からの信号と、複数の受光素子の
うちの後半の受光素子からの信号との間にクロストーク
が生じるのを防ぐために、前半の受光素子からの信号の
ラインパターンと、後半の受光素子からの信号のライン
パターンとが接近して配置されたり、平行に配置されて
しまうことがないようにしている。
【００２７】また、複数の受光素子のうちの前半の受光
素子からの信号と、複数の受光素子のうちの後半の受光
素子からの信号との間にクロストークが生じるのを防ぐ
ために、前半の受光素子からの信号のラインパターン
と、後半の受光素子からの信号のラインパターンとの間
にシールドとなるＧＮＤ等を配置するようにしてもよ
い。
素子からの信号と、複数の受光素子のうちの後半の受光
素子からの信号との間にクロストークが生じるのを防ぐ
ために、前半の受光素子からの信号のラインパターン
と、後半の受光素子からの信号のラインパターンとの間
にシールドとなるＧＮＤ等を配置するようにしてもよ
い。
【００２８】さらに、本実施の形態では、図３、図４お
よび図５に示すように、前半の受光素子からの信号を処
理する信号処理回路のうちアナログ部分の回路（前置増
幅回路１５、前置増幅回路１６、サンプルホールド回路
２５、サンプルホールド回路２８、増幅回路３１、増幅
回路３２、クランプ回路２６、クランプ回路２９、Ａ／
Ｄ変換回路２７、Ａ／Ｄ変換回路３０）と、後半の受光
素子からの信号を処理する信号処理回路のうちアナログ
部分の回路（前置増幅回路１７、前置増幅回路１８、サ
ンプルホールド回路３５、サンプルホールド回路３８、
増幅回路４１、増幅回路４２、クランプ回路３６、クラ
ンプ回路３９、Ａ／Ｄ変換回路３７、Ａ／Ｄ変換回路４
０）とを１つの集積回路チップ（ＩＣチップ）内に配置
しないようにしている。このようにすることによって、
複数の受光素子のうちの前半の受光素子からの信号と、
複数の受光素子のうちの後半の受光素子からの信号との
間にクロストークが生じるのを防ぐことができる。
よび図５に示すように、前半の受光素子からの信号を処
理する信号処理回路のうちアナログ部分の回路（前置増
幅回路１５、前置増幅回路１６、サンプルホールド回路
２５、サンプルホールド回路２８、増幅回路３１、増幅
回路３２、クランプ回路２６、クランプ回路２９、Ａ／
Ｄ変換回路２７、Ａ／Ｄ変換回路３０）と、後半の受光
素子からの信号を処理する信号処理回路のうちアナログ
部分の回路（前置増幅回路１７、前置増幅回路１８、サ
ンプルホールド回路３５、サンプルホールド回路３８、
増幅回路４１、増幅回路４２、クランプ回路３６、クラ
ンプ回路３９、Ａ／Ｄ変換回路３７、Ａ／Ｄ変換回路４
０）とを１つの集積回路チップ（ＩＣチップ）内に配置
しないようにしている。このようにすることによって、
複数の受光素子のうちの前半の受光素子からの信号と、
複数の受光素子のうちの後半の受光素子からの信号との
間にクロストークが生じるのを防ぐことができる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
ラインセンサの出力の４つに分割されたそれぞれの信号
間のクロストークを防ぎ、クロストークによる画像品質
の悪化を防止することができる画像読取装置を提供する
ことができる。
ラインセンサの出力の４つに分割されたそれぞれの信号
間のクロストークを防ぎ、クロストークによる画像品質
の悪化を防止することができる画像読取装置を提供する
ことができる。
【図１】本発明による画像読取装置の一実施の形態の概
略構成図である。
略構成図である。
【図２】図１に示したラインセンサ４の構成の一例を示
す図である。
す図である。
【図３】図１に示したラインセンサ４からの信号を処理
する回路の構成を示すブロック図である。
する回路の構成を示すブロック図である。
【図４】図３に示したアナログ信号処理回路１９の内部
構成の一例を示すブロック図である。
構成の一例を示すブロック図である。
【図５】図３に示したアナログ信号処理回路２０の内部
構成の一例を示すブロック図である。
構成の一例を示すブロック図である。
１ 受光素子（光電変換素子）
２ スキャナ部
３、５、７、９ 出力端子
４ ラインセンサ
６ 光源部
８ 駆動部
１０ 制御部
１１ ガラス板
１３ 原稿
１５、１６、１７、１８ 前置増幅回路
１９、２０ アナログ信号処理回路
２１、２２ 前半／後半合成回路
２３ 奇数／偶数合成回路
２５、２８、３５、３８ サンプルホールド回路
３１、３２、４１、４２ 増幅回路
２６、２９、３６、３９ クランプ回路
２７、３０、３７、４０ Ａ／Ｄ変換回路
Claims (6)
- 【請求項１】 画像読取り用の光電変換素子を直線状に
配置し、前記光電変換素子を奇数列と偶数列とに分け、
さらに該奇数列および偶数列のそれぞれを中央で分割し
て前半および後半として、４出力するように構成された
ラインセンサの出力信号処理回路基板において、前記前
半の出力信号のラインパターンと前記後半の出力信号の
ラインパターンとを接近または平行に配置させないこと
を特徴とするラインセンサの出力信号処理回路基板。 - 【請求項２】 前記ラインパターンが、前記ラインセン
サからのアナログ信号を伝送するラインパターンである
ことを特徴とする請求項１に記載のラインセンサの出力
信号処理回路基板。 - 【請求項３】 請求項１または２に記載のラインセンサ
の出力信号処理回路基板を用いたことを特徴とする画像
読取装置。 - 【請求項４】 画像読取り用の光電変換素子を直線状に
配置し、前記光電変換素子を奇数列と偶数列とに分け、
さらに該奇数列および偶数列のそれぞれを中央で分割し
て前半および後半として、４出力するように構成された
ラインセンサの出力信号処理回路において、前記前半の
出力信号の信号処理回路と前記後半の出力信号の信号処
理回路とを１つの集積回路チップ内に配置させないこと
を特徴とするラインセンサの出力信号処理回路。 - 【請求項５】 前記前半の出力信号の信号処理回路、お
よび前記後半の出力信号の信号処理回路が、該出力信号
を電圧または電流増幅する前置増幅回路と、該前置増幅
回路からの信号をサンプルホールドするサンプルホール
ド回路と、該サンプルホールド回路の出力信号を所定の
振幅に増幅する増幅回路と、該増幅回路の出力信号に対
して再生時の黒レベルを決定するクランプ回路と、該ク
ランプ回路の出力信号をデジタル信号に変換するＡ／Ｄ
変換回路とを有することを特徴とする請求項４に記載の
ラインセンサの出力信号処理回路。 - 【請求項６】 請求項４または５に記載のラインセンサ
の出力信号処理回路を用いたことを特徴とする画像読取
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365948A JP2003169190A (ja) | 2001-11-30 | 2001-11-30 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365948A JP2003169190A (ja) | 2001-11-30 | 2001-11-30 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003169190A true JP2003169190A (ja) | 2003-06-13 |
Family
ID=19175917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001365948A Pending JP2003169190A (ja) | 2001-11-30 | 2001-11-30 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003169190A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7961361B2 (en) | 2007-10-01 | 2011-06-14 | Kabushiki Kaisha Toshiba | Image reading apparatus, image reading method and image reading program |
| US8149471B2 (en) | 2008-03-26 | 2012-04-03 | Kabushiki Kaisha Toshiba | Image reading apparatus, image reading method and image reading program for cross-talk noise reduction |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03297168A (ja) * | 1990-04-16 | 1991-12-27 | Sumitomo Electric Ind Ltd | 集積化受発光素子 |
| JPH05328039A (ja) * | 1992-05-25 | 1993-12-10 | Ricoh Co Ltd | 画像読取装置 |
| JPH1093237A (ja) * | 1997-08-08 | 1998-04-10 | Hitachi Ltd | 電子基板 |
| JP2001045377A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | Ｍｏｓ型イメージセンサ |
-
2001
- 2001-11-30 JP JP2001365948A patent/JP2003169190A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03297168A (ja) * | 1990-04-16 | 1991-12-27 | Sumitomo Electric Ind Ltd | 集積化受発光素子 |
| JPH05328039A (ja) * | 1992-05-25 | 1993-12-10 | Ricoh Co Ltd | 画像読取装置 |
| JPH1093237A (ja) * | 1997-08-08 | 1998-04-10 | Hitachi Ltd | 電子基板 |
| JP2001045377A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | Ｍｏｓ型イメージセンサ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7961361B2 (en) | 2007-10-01 | 2011-06-14 | Kabushiki Kaisha Toshiba | Image reading apparatus, image reading method and image reading program |
| US8149471B2 (en) | 2008-03-26 | 2012-04-03 | Kabushiki Kaisha Toshiba | Image reading apparatus, image reading method and image reading program for cross-talk noise reduction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100267383B1 (ko) | 화상시스템, 그 시스템에 이용되는 고체촬상장치 반도체 집적회로 및 차분출력방법 | |
| JP4594911B2 (ja) | 読み取り信号処理装置、画像読み取り装置、及び画像形成装置 | |
| JP3817294B2 (ja) | 固体撮像装置 | |
| TW462178B (en) | Circuit architecture and method for switching sensor resolution | |
| US6534757B2 (en) | Image sensor noise reduction | |
| JP3576124B2 (ja) | 複数の検出装置を使用した高速スキャナ | |
| JPH04295978A (ja) | 画像読み取り装置 | |
| JP2001251558A (ja) | 高感度ｃｍｏｓ画像センサのためのインタレース型交互ピクセル設計 | |
| EP1239657B1 (en) | Image processing apparatus | |
| JP2003169190A (ja) | 画像読取装置 | |
| JPH10304133A (ja) | 相関二重サンプリング回路 | |
| JP2006025352A (ja) | 光電変換装置及び信号読み出し回路とイメージセンサ | |
| JP2000101805A (ja) | 原画の走査装置 | |
| JP4870481B2 (ja) | イメージング装置 | |
| JPH1118014A (ja) | 画像入力装置 | |
| JPH01314063A (ja) | 固体撮像装置 | |
| JP2001094740A (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| JP2002165062A (ja) | 光センサ・アレイ | |
| KR0121226Y1 (ko) | 고집적/고감도 dhas | |
| JP2830028B2 (ja) | フアクシミリ装置の読み取り回路 | |
| JPH0738218B2 (ja) | 紙葉類の走査装置 | |
| KR100269747B1 (ko) | 축소형 칼라 이미지스캐너 | |
| JP2994430B2 (ja) | 画像読取装置 | |
| JP2007327817A (ja) | 半導体素子の検査装置及び検査方法 | |
| JPS60159A (ja) | 画像入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061128 |