JPH1118014A

JPH1118014A - 画像入力装置

Info

Publication number: JPH1118014A
Application number: JP9164377A
Authority: JP
Inventors: Koji Sato; 康志佐藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-06-20
Filing date: 1997-06-20
Publication date: 1999-01-22
Anticipated expiration: 2017-06-20
Also published as: JP2850902B2

Abstract

(57)【要約】【課題】制御を簡略化し、被写体の明るさに応じた積
分量の調整を、簡単かつ損失なく行う。【解決手段】開示される画像入力装置は、水平方向に
沿って設けられ、所定速度で垂直方向へ移動する被写体
からの光の量に応じた電気信号を出力するラインセンサ
１１₁〜１１₄からなる撮像素子１１と、対応するライン
センサ１１₁〜１１₄からの電気信号をデジタルデータに
変換するＡ／Ｄ変換器１４₁〜１４₄と、対応するＡ／Ｄ
変換器１４₁〜１４₄からのデジタルデータを遅延して、
被写体の同一領域に対応したデジタルデータ同士を同一
タイミングでそれぞれ出力するラインメモリ１５及びデ
ィレイライン１６と、ラインメモリ１５及びディレイラ
イン１６からの複数のデジタルデータを加算する加算処
理回路１７とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像入力装置に
関し、特に、移動する被写体を撮影したり、固定された
被写体に対して撮像素子を移動させて撮影するなど撮像
素子に対して、所定速度で相対的に移動する被写体を撮
影して画像を入力する画像入力装置に関する。

【０００２】

【従来の技術】半導体製造に用いるフォトマスクやウェ
ハの外観検査装置等、移動する被写体を固定された撮像
素子で撮影したり、固定された被写体に対して撮像素子
を移動させて撮影するなど撮像素子に対して所定速度で
相対的に移動する被写体を撮影して画像を入力する画像
入力装置としては、例えば、特開平５−７６００３号公
報に開示されているように、撮像素子としてＴＤＩ（Ti
me Delay Integration）ＣＣＤ（Charge Coupled Devic
e）センサを用いたものが従来からあった。

【０００３】図３はこのような従来の画像入力装置の構
成例を示す概略図である。この画像入力装置は、ＴＤＩ
ＣＣＤセンサ１と、バッファアンプ２と、Ａ／Ｄ変換器
３と、制御回路４とから概略構成されている。ＴＤＩＣ
ＣＤセンサ１においては、行方向にそれぞれｎ個、列
（ライン）方向にそれぞれ４個の計（ｎ×４）個のフォ
トダイオード１ａ，１ａ，…が配列されており、各フォ
トダイオード１ａ，１ａ，…は、同時にある一定時間、
被写体からの反射光又は透過光の受光時にその受光量に
応じた電荷を蓄積し、蓄積された電荷を順次隣接する垂
直シフトレジスタ（図示略）へ転送する。

【０００４】各垂直シフトレジスタは、各フォトダイオ
ード１ａ，１ａ，…の電荷の蓄積からリセットに至るサ
イクルと同じサイクルで、各フォトダイオード１ａ，１
ａ，…から転送された電荷を垂直方向へシフトさせる。
即ち、垂直シフトレジスタは、第１列のデータを第２列
へ、第２列のデータを第３列へ、第３列のデータを第４
列へ、それぞれシフトする。そして、第４列のデータ
は、水平シフトレジスタ１ｂに転送される。このような
電荷のシフト動作は、制御回路４の制御の下、被写体の
進行方向と同じ方向へ進行速度と同じ電荷転送速度で、
第１行から第ｎ行までの垂直シフトレジスタにつき同時
に行われる。なお、制御回路４は、図示せぬ装置各部の
タイミング制御をも行う。以上の電荷シフト動作によ
り、同一行内の４個のフォトダイオード１ａにそれぞれ
蓄積された電荷の被写体の進行方向への積分が行われる
のである。そして、水平シフトレジスタ１ｂに入力され
た各行毎の電荷の積分値は、水平シフトレジスタ１ｂか
ら直列に出力され、バッファアンプ２でそれぞれ増幅さ
れた後、Ａ／Ｄ変換器３でデジタルデータに変換され
る。

【０００５】このような構成によれば、被写体の同じ領
域をＴＤＩＣＣＤセンサ１のライン数分重ねて撮影した
のと同様の効果が得られるので、被写体の移動速度が速
いために、ＴＤＩＣＣＤセンサ１を構成する各フォトダ
イオード１ａ，１ａ，…の受光量が少ない場合でも、高
感度の撮影が可能となる。

【０００６】

【発明が解決しようとする課題】ところで、上記した従
来の画像入力装置においては、被写体の進行速度と電荷
転送速度を一致させる等、駆動制御が複雑であるという
欠点があった。また、ＴＤＩＣＣＤセンサ１自体で各行
毎の電荷の積分を行っているので、検出感度を高めるた
めの積分の段数（ライン数）を変更するには、ＴＤＩＣ
ＣＤセンサ１自体をライン数の多いものに変えなければ
ならないし、その場合には、ライン数が多い分電荷転送
損失が増加するという問題があった。従って、被写体の
明るさに応じた積分量の調整を、簡単かつ損失なく行う
ことができず、汎用性に欠けるという問題があった。

【０００７】この発明は、上述の事情に鑑みてなされた
もので、制御が簡単で、しかも被写体の明るさに応じた
積分量の調整を、簡単かつ損失なく行うことができる画
像入力装置を提供することを目的としている。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明に係る画像入力装置は、撮像素
子に対して相対的に所定速度で所定方向へ移動する被写
体を上記撮像素子で撮影して画像を入力する画像入力装
置において、上記撮像素子は、上記所定方向に対して直
交する方向に沿って設けられ、上記被写体からの光の量
に応じた電気信号を出力する複数本のラインセンサから
なり、上記複数本のラインセンサに対応して設けられ、
それぞれ対応するラインセンサからの電気信号をデジタ
ルデータに変換する複数個のＡ／Ｄ変換器と、上記複数
個のＡ／Ｄ変換器に対応して設けられ、それぞれ対応す
るＡ／Ｄ変換器からのデジタルデータを遅延して、上記
被写体の同一領域に対応したデジタルデータ同士を同一
タイミングでそれぞれ出力する複数個の遅延手段と、上
記複数個の遅延手段からの複数のデジタルデータを加算
する加算処理回路とを備えてなることを特徴としてい
る。

【０００９】また、請求項２記載の発明は、請求項１記
載の画像入力装置に係り、上記撮像素子は、複数本のラ
イン状に配列された複数個のＭＯＳ型センサからなり、
上記加算処理回路は、上記複数個のＭＯＳ型センサの各
出力信号を並列処理又は時分割処理することを特徴とし
ている。

【００１０】さらに、請求項３記載の発明は、請求項１
又は２記載の画像入力装置に係り、上記各遅延手段は、
１ライン分のデジタルデータを一時記憶するラインメモ
リと、１ライン分のデジタルデータを、上記被写体のあ
る領域が、あるラインセンサの撮影領域から隣接するラ
インセンサの撮影領域へ移動する時間にほぼ等しい時間
遅延するディレイラインとからなることを特徴としてい
る。

【００１１】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の態様について説明する。説明は、実施例を用い
て具体的に行う。図１はこの発明の一実施例である画像
入力装置の電気的構成を示す概略図である。この例の画
像入力装置は、撮像素子１１と、制御回路１２と、バッ
ファアンプ１３と、Ａ／Ｄ変換器１４と、ラインメモリ
１５と、ディレイライン１６と、加算処理回路１７とか
ら概略構成されている。

【００１２】撮像素子１１は、４本のラインセンサ１１
₁〜１１₄からなり、各ラインセンサ１１₁〜１１₄は、水
平方向にそれぞれｎ個のフォトダイオード１１ａ，１１
ａ，…が配列されており、各フォトダイオード１１ａ，
１１ａ，…は、同時にある一定時間、被写体からの反射
光又は透過光の受光時にその受光量に応じた電荷を蓄積
し、制御回路１２から供給される電荷転送信号に基づ
き、蓄積した電荷を順次水平方向へ転送する。なお、制
御回路１２は、図示せぬ装置各部のタイミング制御をも
行う。

【００１３】バッファアンプ１３₁〜１３₄は、それぞれ
対応するラインセンサ１１₁〜１１₄から出力される電荷
に応じた信号を所定の増幅度で増幅して出力する。Ａ／
Ｄ変換器１４₁〜１４₄は、それぞれ対応するバッファア
ンプ１３₁〜１３₄の出力信号を量子化することによりデ
ジタルデータに変換して出力する。各バッファアンプ１
３₁〜１３₄の出力信号のレベルは小さいので、そのレベ
ルに応じてＡ／Ｄ変換器１４₁〜１４₄の量子化ビット数
を設定する。各ラインメモリ１５は、対応するＡ／Ｄ変
換器１４₁〜１４₄又はディレイライン１６から供給され
る１ライン分の全デジタルデータ（以下これをデータブ
ロックＬという）を一時記憶する。

【００１４】各ディレイライン１６は、対応するライン
メモリ１５から供給されるデジタルデータを、加算処理
回路１７において、各ラインセンサ１１₁〜１１₄が被写
体の同一の領域を撮影して得られた電荷に対応したデジ
タルデータ同士が加算されるように処理タイミングを調
整するために、所定時間遅延して出力する。この所定時
間は、被写体のある領域が、あるラインセンサの撮影領
域から隣接するラインセンサの撮影領域へ進行する時間
（撮影周期）にほぼ等しい。加算処理回路１７は、各ラ
インセンサ１１₁〜１１₄の同一行内の４個のフォトダイ
オード１１ａにそれぞれ蓄積された電荷に対応したデー
タブロックＬの被写体の進行方向への積分を行うため
に、ラインメモリ１５又はディレイライン１６からそれ
ぞれ供給されるデジタルデータＤ_AI1〜Ｄ_AI4の各データ
ブロックＬを加算して出力する。

【００１５】次に、上記構成の画像入力装置の動作につ
いて、図２に示すタイミングチャート参照して説明す
る。まず、図１に示すように、被写体が撮像素子１１の
受光面に対して図中の進行方向へ一定速度で移動する
と、ラインセンサ１１₁〜１１₄の各フォトダイオード１
１ａ，１１ａ，…には、同時にある一定時間、被写体か
らの反射光又は透過光の入射光量に応じた電荷が蓄積さ
れるので、各フォトダイオード１１ａ，１１ａ，…に蓄
積された電荷は、制御回路１２から供給される電荷転送
信号に基づいて順次水平方向へ転送される。

【００１６】次に、各ラインセンサ１１₁〜１１₄から出
力された電荷に応じた信号は、それぞれ対応するバッフ
ァアンプ１３₁〜１３₄において所定の増幅度で増幅され
た後、対応するＡ／Ｄ変換器１４₁〜１４₄においてデジ
タルデータＤ_A1〜Ｄ_A4に変換される。図２（１）〜
（４）に示すように、デジタルデータＤ_A1〜Ｄ_A4は、被
写体の進行速度及び各領域に対応したデータブロックＬ
が時系列で連なって構成されている。なお、図２におい
て、同一符号のデータブロックＬは、被写体の同一領域
を撮影して得られた電荷に対応した１ライン分のデジタ
ルデータであるが、全く同一のデータ内容でないことは
いうまでもない。

【００１７】次に、各Ａ／Ｄ変換器１４₁〜１４₄から、
それぞれ出力されたデジタルデータＤ_A1〜Ｄ_A4は、デー
タブロックＬ毎に対応するラインメモリ１５に一時記憶
される。そして、図２（１）に示すデジタルデータＤ_A1
を構成する各データブロックＬは、３つのディレイライ
ン１６及び２つのラインメモリ１５により、撮影周期の
３周期分の遅延及び２度の一時記憶がなされ、同図
（５）に示すデジタルデータＤ_AI1として加算処理回路
１７に入力される。同様に、同図（２）に示すデジタル
データＤ_A2を構成する各データブロックＬは、２つのデ
ィレイライン１６及び１つのラインメモリ１５により、
撮影周期の２周期分の遅延及び１度の一時記憶がなさ
れ、同図（６）に示すデジタルデータＤ_AI2として加算
処理回路１７に入力される。

【００１８】また、同図（３）に示すデジタルデータＤ
_A3を構成する各データブロックＬは、１つのディレイラ
イン１６及び１つのラインメモリ１５により、撮影周期
の１周期分の遅延及び１度の一時記憶がなされ、同図
（７）に示すデジタルデータＤ_AI ₃として加算処理回路
１７に入力される。同図（４）に示すデジタルデータＤ
_A ₃を構成する各データブロックＬは、そのまま同図
（８）に示すデジタルデータＤ_AI4として加算処理回路
１７に入力される。以上の処理により、同図（５）〜
（８）から分かるように、加算処理回路１７には、被写
体の同一の領域を撮影して得られた電荷に対応したデー
タブロックＬ同士が同一のタイミングで入力されること
になる。

【００１９】これにより、加算処理回路１７は、撮影周
期毎に、ラインメモリ１５又はディレイライン１６から
順次供給されるデジタルデータＤ_AI1〜Ｄ_AI4の各データ
ブロックＬを加算してスキャンラインデータＤ_SLとして
順次出力する（同図（９）参照）。以上の動作により、
各ラインセンサ１１₁〜１１₄の同一行内の４個のフォト
ダイオード１１ａにそれぞれ蓄積された電荷に対応した
データブロックＬの被写体の進行方向への積分が行われ
る。

【００２０】このように、この例の構成によれば、制御
回路１２は、従来のように電荷を被写体の進行方向へそ
の進行速度に一致させて転送するように制御する必要は
なく、撮像素子１１の各ラインセンサ１１₁〜１１₄に、
各フォトダイオード１１ａに蓄積された電荷を水平方向
へ転送させるための電荷転送信号を供給すれば良いの
で、制御が簡単にできる。

【００２１】また、検出感度を高めるための積分処理を
デジタルデータの段階で行っているので、被写体の明る
さに応じた積分量を調整するためには、ラインセンサの
本数を変更すると共に、それに応じてラインメモリ１５
及びディレイライン１６の個数を増加させれば良いの
で、簡単に構成できる。また、ラインセンサの本数を増
加させても、従来のような電荷段階での積分処理を行わ
ないので、電荷転送損失が増加することはない。

【００２２】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、撮像素子１１として４本のライン
センサ１１₁〜１１₄を用いた例を示したが、これに限定
されず、ＭＯＳ型センサを用いても良い。この場合に
は、複数のライン状に配列したセンサの出力信号を並列
処理又は時分割処理することにより、ラインセンサ１１
₁〜１１₄を用いた場合と同様な効果を得ることが可能で
ある。

【００２３】

【発明の効果】以上説明したように、この発明の画像入
力装置によれば、検出感度を高めるための積分処理をデ
ジタルデータの段階で行っているので、制御が簡単であ
る。また、被写体の明るさに応じた積分量を調整するた
めには、ラインセンサの本数を変更すると共に、それに
応じて遅延手段の構成を変更すれば良いので、簡単に構
成できる。さらに、ラインセンサの本数を増加させて
も、従来のような電荷段階での積分処理を行わないの
で、電荷転送損失が増加することはない。

【図面の簡単な説明】

【図１】この発明の一実施例である画像入力装置の電気
的構成を示す概略図である。

【図２】同画像入力装置の動作を説明するためのタイミ
ングチャートである。

【図３】従来の画像入力装置の電気的構成例を示す概略
図である。

【符号の説明】

１１撮像素子１１₁〜１１₄ ラインセンサ１１_a フォトダイオード１２制御回路１３₁〜１３₄ バッファアンプ１４₁〜１４₄ Ａ／Ｄ変換器１５ラインメモリ（遅延手段）１６ディレイライン（遅延手段）１７加算処理回路

Claims

【特許請求の範囲】

【請求項１】撮像素子に対して相対的に所定速度で所
定方向へ移動する被写体を前記撮像素子で撮影して画像
を入力する画像入力装置において、前記撮像素子は、前記所定方向に対して直交する方向に
沿って設けられ、前記被写体からの光の量に応じた電気
信号を出力する複数本のラインセンサからなり、前記複
数本のラインセンサに対応して設けられ、それぞれ対応
するラインセンサからの電気信号をデジタルデータに変
換する複数個のＡ／Ｄ変換器と、前記複数個のＡ／Ｄ変換器に対応して設けられ、それぞ
れ対応するＡ／Ｄ変換器からのデジタルデータを遅延し
て、前記被写体の同一領域に対応したデジタルデータ同
士を同一タイミングでそれぞれ出力する複数個の遅延手
段と、前記複数個の遅延手段からの複数のデジタルデータを加
算する加算処理回路とを備えてなることを特徴とする画
像入力装置。
【請求項２】前記撮像素子は、複数本のライン状に配
列された複数個のＭＯＳ型センサからなり、前記加算処理回路は、前記複数個のＭＯＳ型センサの各
出力信号を並列処理又は時分割処理することを特徴とす
る請求項１記載の画像入力装置。
【請求項３】前記各遅延手段は、１ライン分のデジタ
ルデータを一時記憶するラインメモリと、１ライン分の
デジタルデータを、前記被写体のある領域が、あるライ
ンセンサの撮影領域から隣接するラインセンサの撮影領
域へ移動する時間にほぼ等しい時間遅延するディレイラ
インとからなることを特徴とする請求項１又は２記載の
画像入力装置。