JP3432002B2 - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP3432002B2 JP3432002B2 JP14937194A JP14937194A JP3432002B2 JP 3432002 B2 JP3432002 B2 JP 3432002B2 JP 14937194 A JP14937194 A JP 14937194A JP 14937194 A JP14937194 A JP 14937194A JP 3432002 B2 JP3432002 B2 JP 3432002B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- pixel
- output
- numbered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は撮像装置に関するもので
ある。
ある。
【０００２】
【従来の技術】固体撮像素子、Ａ／Ｄ ＩＣ、メモリＩ
Ｃ等のＩＣ技術の向上は、デジタルビデオムービカメ
ラ、デジタルスチールビデオカメラ、スキャナ等のデジ
タル撮像技術を目覚ましく向上させている。ここにおい
て、これらの製品の画像の高品位高解像化のニーズもま
た高まっている。このニーズに答えるべく、これらの製
品に使われる固体撮像素子も高画素化されてきている
が、高画素化にともなう高速読み出しの限界を広げる手
段として、通常、固体撮像素子を信号電荷を順次に異な
る複数の読み出し線に分けて読み出すように構成するこ
とがおこなわれる。
Ｃ等のＩＣ技術の向上は、デジタルビデオムービカメ
ラ、デジタルスチールビデオカメラ、スキャナ等のデジ
タル撮像技術を目覚ましく向上させている。ここにおい
て、これらの製品の画像の高品位高解像化のニーズもま
た高まっている。このニーズに答えるべく、これらの製
品に使われる固体撮像素子も高画素化されてきている
が、高画素化にともなう高速読み出しの限界を広げる手
段として、通常、固体撮像素子を信号電荷を順次に異な
る複数の読み出し線に分けて読み出すように構成するこ
とがおこなわれる。
【０００３】図１０はそのような方法を用いた高速高解
像スキャナに使用される固体撮像素子の構成図である。
本センサは、ＲＧＢの３ラインによって構成される。そ
してそれぞれのラインは、奇数番目画素、偶数番目画素
がそれぞれ別々によみだされる。ここで１００１は光電
変換のためのホトダイオード群で、各ホトダイオードに
蓄積された信号電荷はシフトゲート１００２が開くこと
によって、奇数番目画素の信号電荷は第１のシフトレジ
スタ１００３に、偶数番目画素の信号電荷は第２のシフ
トレジスタ１００４に転送されて、それぞれ順次に奇数
番目画素信号出力アンプ１００５ａ、偶数番目画素信号
出力アンプ１００５ｂを介して出力される。このとき、
通常、第１と第２のシフトレジスタは同一の転送パルス
によって駆動され、したがって、第１と第２の出力アン
プからの出力信号は、同位相の信号として出力される。
像スキャナに使用される固体撮像素子の構成図である。
本センサは、ＲＧＢの３ラインによって構成される。そ
してそれぞれのラインは、奇数番目画素、偶数番目画素
がそれぞれ別々によみだされる。ここで１００１は光電
変換のためのホトダイオード群で、各ホトダイオードに
蓄積された信号電荷はシフトゲート１００２が開くこと
によって、奇数番目画素の信号電荷は第１のシフトレジ
スタ１００３に、偶数番目画素の信号電荷は第２のシフ
トレジスタ１００４に転送されて、それぞれ順次に奇数
番目画素信号出力アンプ１００５ａ、偶数番目画素信号
出力アンプ１００５ｂを介して出力される。このとき、
通常、第１と第２のシフトレジスタは同一の転送パルス
によって駆動され、したがって、第１と第２の出力アン
プからの出力信号は、同位相の信号として出力される。
【０００４】図１３はこの固体撮像素子を使ったスキャ
ナの固体撮像素子からアナログデジタル変換回路（Ａ
Ｄ）までの従来の回路のブロック図である。図では１ラ
インの出力のための回路系のみが示されるが、各ライン
共に同様の回路系が付加される。固体撮像素子１３０１
の出力端子ａより出力される奇数番目画素信号出力と、
出力端子ｂより出力される偶数番目画素信号出力はそれ
ぞれ二重相関サンプリング（ＣＤＳ）回路１３０２ａ、
１３０２ｂ、ゲインコントロール回路１３０３ａ、１３
０３ｂ、固体撮像素子の少なくとも行の端部に設けられ
た複数画素分の遮光画素信号領域をクランプするための
クランプ回路１３０４ａ、１３０４ｂ、バッファアンプ
１３０５ａ、１３０４ｂを通して、アナログスイッチ１
３０６に入力される。アナログスイッチは奇数番目画素
出力、偶数番目画素出力を順次にスイッチすることによ
って画像信号を本来の並び順にもどしたうえでＡＤ回路
１３０７に入力する。ここで、これらの回路のうち、Ｃ
ＤＳ回路１３０２ａ、１３０２ｂにはパルスＰＣとパル
スＰＳが、クランプ回路１３０４ａ、１３０４ｂにはパ
ルスＰＨが、アナログスイッチ１３０６にはパルスＰＳ
Ｗが、そして、ＡＤ回路１３０７にはパルスＰＡＤがパ
ルスバッファを通して加えられ、動作される。また、固
体撮像素子にはシフトレジスタ駆動のためのパルスＰＨ
１、ＰＨ２他がドライブ回路１３２２を通して加えられ
る（本図ではシフトレジスタ駆動のためのパルスＰＨ
１、ＰＨ２以外の固体撮像素子駆動のためのパルスの図
示は省略した）。これらのパルスは同一の原クロックを
もとにパルスジェネレータ１３２１によってつくられ
る。尚、通常はＡＤ回路の前段にサンプルホールド回路
を設けるが、最近はこれをＡＤ回路と同一の半導体チッ
プ上に構成して１個のＩＣとすることが多いので、本書
の各図では、これの図示は省くものとする。
ナの固体撮像素子からアナログデジタル変換回路（Ａ
Ｄ）までの従来の回路のブロック図である。図では１ラ
インの出力のための回路系のみが示されるが、各ライン
共に同様の回路系が付加される。固体撮像素子１３０１
の出力端子ａより出力される奇数番目画素信号出力と、
出力端子ｂより出力される偶数番目画素信号出力はそれ
ぞれ二重相関サンプリング（ＣＤＳ）回路１３０２ａ、
１３０２ｂ、ゲインコントロール回路１３０３ａ、１３
０３ｂ、固体撮像素子の少なくとも行の端部に設けられ
た複数画素分の遮光画素信号領域をクランプするための
クランプ回路１３０４ａ、１３０４ｂ、バッファアンプ
１３０５ａ、１３０４ｂを通して、アナログスイッチ１
３０６に入力される。アナログスイッチは奇数番目画素
出力、偶数番目画素出力を順次にスイッチすることによ
って画像信号を本来の並び順にもどしたうえでＡＤ回路
１３０７に入力する。ここで、これらの回路のうち、Ｃ
ＤＳ回路１３０２ａ、１３０２ｂにはパルスＰＣとパル
スＰＳが、クランプ回路１３０４ａ、１３０４ｂにはパ
ルスＰＨが、アナログスイッチ１３０６にはパルスＰＳ
Ｗが、そして、ＡＤ回路１３０７にはパルスＰＡＤがパ
ルスバッファを通して加えられ、動作される。また、固
体撮像素子にはシフトレジスタ駆動のためのパルスＰＨ
１、ＰＨ２他がドライブ回路１３２２を通して加えられ
る（本図ではシフトレジスタ駆動のためのパルスＰＨ
１、ＰＨ２以外の固体撮像素子駆動のためのパルスの図
示は省略した）。これらのパルスは同一の原クロックを
もとにパルスジェネレータ１３２１によってつくられ
る。尚、通常はＡＤ回路の前段にサンプルホールド回路
を設けるが、最近はこれをＡＤ回路と同一の半導体チッ
プ上に構成して１個のＩＣとすることが多いので、本書
の各図では、これの図示は省くものとする。
【０００５】図７と図９に代表的なＣＤＳ回路の構成図
を示す。図中、１はカップリング容量、２、３、４はサ
ンプルホールド回路、５はバッファアンプである。又６
はローパスフィルタ、７はカップリング容量、８、１０
はスイッチングトランジスタ、９、１２はバッファアン
プ、１１はホールド用キャパシタである。
を示す。図中、１はカップリング容量、２、３、４はサ
ンプルホールド回路、５はバッファアンプである。又６
はローパスフィルタ、７はカップリング容量、８、１０
はスイッチングトランジスタ、９、１２はバッファアン
プ、１１はホールド用キャパシタである。
【０００６】
【発明が解決しようとしている課題】しかしながら上記
従来例においては、１ラインの画素を奇数番目と偶数番
目とに分けてはいるが、そのうえで最大限のスピードで
駆動しており、また同相の信号のスイッチングをしてい
ることから、以下に述べる欠点があった。
従来例においては、１ラインの画素を奇数番目と偶数番
目とに分けてはいるが、そのうえで最大限のスピードで
駆動しており、また同相の信号のスイッチングをしてい
ることから、以下に述べる欠点があった。
【０００７】図１２は従来回路における各部の出力波形
をしめしたもので（１）は固体撮像素子の奇数番目画素
出力、（２）は固体撮像素子の偶数番目画素出力、
（３）は図７又は図９のＣＤＳ回路のための第１のパル
スＰＣ、（４）はＣＤＳ回路のための第２のパルスＰ
Ｓ、（５）は奇数番目画素出力系のＣＤＳ回路の出力、
（６）は偶数番目画素出力系のＣＤＳ回路の出力、
（７）はアナログスイッチの切り換えパルス、（８）は
アナログスイッチの出力の波形である。図１２（５）、
（６）にみられるように、高い周波数のクロックで駆動
することから１画素相当の出力波長Ｔｗがみじかくな
り、クロック傷の部分の時間幅Ｔｄも信号波長のなかで
かなりの率を占めることとなる。したがって、スイッチ
後の出力（８）は、平らな信号波形の部分（Ｔａ，Ｔ
ｂ）はほとんど得られなくなり、このためにＡ／Ｄされ
る画像信号のノイズを増加させることとなり、がさつき
のある品位の低い画像しか得られないこととなる。
をしめしたもので（１）は固体撮像素子の奇数番目画素
出力、（２）は固体撮像素子の偶数番目画素出力、
（３）は図７又は図９のＣＤＳ回路のための第１のパル
スＰＣ、（４）はＣＤＳ回路のための第２のパルスＰ
Ｓ、（５）は奇数番目画素出力系のＣＤＳ回路の出力、
（６）は偶数番目画素出力系のＣＤＳ回路の出力、
（７）はアナログスイッチの切り換えパルス、（８）は
アナログスイッチの出力の波形である。図１２（５）、
（６）にみられるように、高い周波数のクロックで駆動
することから１画素相当の出力波長Ｔｗがみじかくな
り、クロック傷の部分の時間幅Ｔｄも信号波長のなかで
かなりの率を占めることとなる。したがって、スイッチ
後の出力（８）は、平らな信号波形の部分（Ｔａ，Ｔ
ｂ）はほとんど得られなくなり、このためにＡ／Ｄされ
る画像信号のノイズを増加させることとなり、がさつき
のある品位の低い画像しか得られないこととなる。
【０００８】これを回避するためには、奇数番目と偶数
番目の画素信号に位相差を持たせるのが有効な手段であ
るが、このための方法として一般に２つの方法がなされ
る。第１の方法は固体撮像素子の第１と第２のシフトレ
ジスタの駆動タイミングを１８０°ずらすようにするこ
とである。この方法は、固体撮像素子に加えるパルスを
複数増やすことになり、固体撮像素子のデザイン変更と
ピン数の増加をともない、ことによるとパッケージの変
更を余儀なくすることもありえる。また、複数の入力パ
ルスの増加は、ノイズの増加にもつながる。
番目の画素信号に位相差を持たせるのが有効な手段であ
るが、このための方法として一般に２つの方法がなされ
る。第１の方法は固体撮像素子の第１と第２のシフトレ
ジスタの駆動タイミングを１８０°ずらすようにするこ
とである。この方法は、固体撮像素子に加えるパルスを
複数増やすことになり、固体撮像素子のデザイン変更と
ピン数の増加をともない、ことによるとパッケージの変
更を余儀なくすることもありえる。また、複数の入力パ
ルスの増加は、ノイズの増加にもつながる。
【０００９】第２の方法としては、偶数番目画素信号の
処理をする固体撮像素子出力からアナログスイッチまで
の間にディレイラインを挿入することであるが、これは
信号波形を劣化させることとなる。
処理をする固体撮像素子出力からアナログスイッチまで
の間にディレイラインを挿入することであるが、これは
信号波形を劣化させることとなる。
【００１０】本出願は、固体撮像素子の変更を伴うこと
なく、また、信号出力を劣化させることなく、奇数番目
と偶数番目の画素信号に位相差を設けることで、アナロ
グスイッチの１画素分の出力信号のレベルを安定化し
て、低ノイズな画像の取り込みができる撮像装置を実現
することを目的とする。
なく、また、信号出力を劣化させることなく、奇数番目
と偶数番目の画素信号に位相差を設けることで、アナロ
グスイッチの１画素分の出力信号のレベルを安定化し
て、低ノイズな画像の取り込みができる撮像装置を実現
することを目的とする。
【００１１】
【課題を解決するための手段及び作用】上記の本発明の
目的は、前記第１の出力部からリセットレベルの信号、
０レベルの信号、及び奇数番目画素の画素信号レベルの
信号を繰り返し出力させ、前記第２の出力部からリセッ
トレベルの信号、０レベルの信号、及び偶数番目画素の
画素信号レベルの信号を繰り返し出力させるように駆動
するパルスジェネレータと、前記０レベルを基準として
前記画素信号レベルとの差分を出力するために、前記第
１の出力部からの前記０レベルの信号と画素信号レベル
の信号の二重相関サンプリングをするための第１の二重
相関サンプリング回路と、前記０レベルを基準として前
記画素信号レベルとの差分を出力するために、前記第２
の出力部からの前記０レベルの信号と画素信号レベルの
信号の二重相関サンプリングをするための第２の二重相
関サンプリング回路と、前記第１の二重相関サンプリン
グ回路と第２の二重相関サンプリング回路からの、奇数
番目画素の画素信号レベルの信号と偶数番目画素の画素
信号レベルの信号とをもとの並びに戻すためのスイッチ
とを有し、前記第１の二重相関サンプリング回路と、第
２の二重相関サンプリング回路とのうち、一方は入力信
号に対して出力信号が非反転であり、もう一方は入力信
号に対して出力信号が反転であるように、前記第１の二
重相関サンプリング回路と、第２の二重相関サンプリン
グ回路の構成を異にし、前記パルスジェネレータは、さ
らに、第１の出力部及び前記第２の出力部の各々から同
位相で、前記リセットレベルの信号、前記０レベルの信
号、及び前記画素信号レベルの信号を出力させ、前記第
１の二重相関サンプリング回路は、画素信号レベルの信
号と該画素信号レベルの信号の直前の０レベルの信号と
の相関二重サンプリングをおこない、前記第２の二重相
関サンプリング回路は、画素信号レベルの信号と該画素
信号レベルの信号の直後の０レベルの信号との二重相関
サンプリングをおこなうように駆動することを特徴とす
る撮像装置により達成される。また、第１の出力部と第
２の出力部とを有する固体撮像素子と、前記第１の出力
部からリセットレベルの信号、０レベルの信号、及び奇
数番目画素の画素信号レベルの信号を繰り返し出力さ
せ、前記第２の出力部からリセットレベルの信号、０レ
ベルの信号、及び偶数番目画素の画素信号レベルの信号
を繰り返し出力させるように駆動するパルスジェネレー
タと、前記０レベルを基準として前記画素信号レベルと
の差分を出力するために、前記第１の出力部からの前記
０レベルの信号と画素信号レベルの信号の二重相関サン
プリングをするための第１の二重相関サンプリング回路
と、前記０レベルを基準として前記画素信号レベルとの
差分を出力するために、前記第２の出力部からの前記０
レベルの信号と画素信号レベルの信号の二重相関サンプ
リングをするための第２の二重相関サンプリング回路
と、前記第１の二重相関サンプリング回路と第２の二重
相関サンプリング回路からの、奇数番目画素の画素信号
レベルの信号と偶数番目画素の画素信号レベルの信号と
をもとの並びに戻すためのスイッチとを有し、前記第１
の二重相関サンプリング回路の前か後、あるいは、前記
第２の二重相関サンプリング回路の前か後、の内のいず
れかに反転アンプ回路を設け、前記パルスジェネレータ
は、さらに、第１の出力部及び前記第２の出力部の各々
から同位相で、前記リセットレベルの信号、前記０レベ
ルの信号、及び前記画素信号レベルの信号を出力させ、
前記第１の二重相関サンプリング回路は、画素信号レベ
ルの信号と該画素信号レベルの信号の直前の０レベルの
信号との相関二重サンプリングをおこない、前記第２の
二重相関サンプリング回路は、画素信号レベルの信号と
該画素信号レベルの信号の直後の０レベルの信号との二
重相関サンプリングをおこなうように駆動することを特
徴とする撮像装置により達成される。第１の出力部と第
２の出力部とを有する固体撮像素子と、前記第１の出力
部からリセットレベルの信号、０レベルの信号、及び奇
数番目画素の画素信号レベルの信号を繰り返し出力さ
せ、前記第２の出力部からリセットレベルの信号、０レ
ベルの信号、及び偶数番目画素の画素信号レベルの信号
を繰り返し出力させるように駆動するパルスジェネレー
タと、前記０レベルを基準として前記画素信号レベルと
の差分を出力するために、前記第１の出力部からの前記
０レベルの信号と画素信号レベルの信号の二重相関サン
プリングをするための第１の二重相関サンプリング回路
と、前記０レベルを基準として前記画素信号レベルとの
差分を出力するために、前記第２の出力部からの前記０
レベルの信号と画素信号レベルの信号の二重相関サンプ
リングをするための第２の二重相関サンプリング回路
と、前記第１の二重相関サンプリング回路と第２の二重
相関サンプリング回路からの、奇数番目画素の前記画素
信号レベルの信号と偶数番目画素の前記画素信号レベル
の信号とをもとの並びに戻すためのスイッチと、該スイ
ッチの後段に設けられ、合成された奇数番目画素と偶数
番目の画素の前記画素信号レベルの信号うちの一方を非
反転なデジタルデータとし、もう一方を反転したデジタ
ルデータとするためのアナログーデジタル変換回路とを
有し、前記パルスジェネレータは、さらに、第１の出力
部及び前記第２の出力部の各々から同位相で、前記リセ
ットレベルの信号、前記０レベルの信号、及び前記画素
信号レベルの信号を出力させ、前記第１の二重相関サン
プリング回路は、画素信号レベルの信号と該画素信号レ
ベルの信号の直前の０レベルの信号との相関二重サンプ
リングをおこない、前記第２の二重相関サンプリング回
路は、画素信号レベルの信号と該画素信号レベルの信号
の直後の０レベルの信号との二重相関サンプリングをお
こなうように駆動することを特徴とする撮像装置により
達成される。また、第１の出力部と第２の出力部とを有
する固体撮像素子と、前記第１の出力部からリセットレ
ベルの信号、０レベルの信号、及び奇数番目画素の画素
信号レベルの信号を繰り返し出力させ、前記第２の出力
部からリセットレベルの信号、０レベルの信号、及び偶
数番目画素の画素信号レベルの信号を繰り返し出力させ
るように駆動するパルスジェネレータと、前記０レベル
を基準として前記画素信号レベルとの差分を出力するた
めに、前記第１の出力部からの前記０レベルの信号と画
素信号レベルの信号の二重相関サンプリングをするため
の第１の二重相関サンプリング回路と、前記０レベルを
基準として前記画素信号レベルとの差分を出力するため
に、前記第２の出力部からの前記０レベルの信号と画素
信号レベルの信号の二重相関サンプリングをするための
第２の二重相関サンプリング回路と、前記第１の二重相
関サンプリング回路と第２の二重相関サンプリング回路
からの、奇数番目画素の画素信号レベルの信号と偶数番
目画素の画素信号レベルの信号とをもとの並びに戻すた
めのスイッチと、該スイッチの後段に設けられた、合成
された奇数番目画素と偶数番目画素の前記画素信号レベ
ルの信号をデジタルデータとするためのアナログ−デジ
タル変換回路と、該アナログ−デジタル変換回路で、デ
ジタルデータ化された奇数番目と偶数番目の画素データ
のいずれか一方を反転する反転手段とを有し、前記パル
スジェネレータは、さらに、第１の出力部及び前記第２
の出力部の各々から同位相で、前記リセットレベルの信
号、前記０レベルの信号、及び前記画素信号レベルの信
号を出力させ、前記第１の二重相関サンプリング回路
は、画素信号レベルの信号と該画素信号レベルの信号の
直前の０レベルの信号との相関二重サンプリングをおこ
ない、前記第２の二重相関サンプリング回路は、画素信
号レベルの信号と該画素信号レベルの信号の直後の０レ
ベルの信号との二重相関サンプリングをおこなうように
駆動することを特徴とする撮像装置により達成される。
目的は、前記第１の出力部からリセットレベルの信号、
０レベルの信号、及び奇数番目画素の画素信号レベルの
信号を繰り返し出力させ、前記第２の出力部からリセッ
トレベルの信号、０レベルの信号、及び偶数番目画素の
画素信号レベルの信号を繰り返し出力させるように駆動
するパルスジェネレータと、前記０レベルを基準として
前記画素信号レベルとの差分を出力するために、前記第
１の出力部からの前記０レベルの信号と画素信号レベル
の信号の二重相関サンプリングをするための第１の二重
相関サンプリング回路と、前記０レベルを基準として前
記画素信号レベルとの差分を出力するために、前記第２
の出力部からの前記０レベルの信号と画素信号レベルの
信号の二重相関サンプリングをするための第２の二重相
関サンプリング回路と、前記第１の二重相関サンプリン
グ回路と第２の二重相関サンプリング回路からの、奇数
番目画素の画素信号レベルの信号と偶数番目画素の画素
信号レベルの信号とをもとの並びに戻すためのスイッチ
とを有し、前記第１の二重相関サンプリング回路と、第
２の二重相関サンプリング回路とのうち、一方は入力信
号に対して出力信号が非反転であり、もう一方は入力信
号に対して出力信号が反転であるように、前記第１の二
重相関サンプリング回路と、第２の二重相関サンプリン
グ回路の構成を異にし、前記パルスジェネレータは、さ
らに、第１の出力部及び前記第２の出力部の各々から同
位相で、前記リセットレベルの信号、前記０レベルの信
号、及び前記画素信号レベルの信号を出力させ、前記第
１の二重相関サンプリング回路は、画素信号レベルの信
号と該画素信号レベルの信号の直前の０レベルの信号と
の相関二重サンプリングをおこない、前記第２の二重相
関サンプリング回路は、画素信号レベルの信号と該画素
信号レベルの信号の直後の０レベルの信号との二重相関
サンプリングをおこなうように駆動することを特徴とす
る撮像装置により達成される。また、第１の出力部と第
２の出力部とを有する固体撮像素子と、前記第１の出力
部からリセットレベルの信号、０レベルの信号、及び奇
数番目画素の画素信号レベルの信号を繰り返し出力さ
せ、前記第２の出力部からリセットレベルの信号、０レ
ベルの信号、及び偶数番目画素の画素信号レベルの信号
を繰り返し出力させるように駆動するパルスジェネレー
タと、前記０レベルを基準として前記画素信号レベルと
の差分を出力するために、前記第１の出力部からの前記
０レベルの信号と画素信号レベルの信号の二重相関サン
プリングをするための第１の二重相関サンプリング回路
と、前記０レベルを基準として前記画素信号レベルとの
差分を出力するために、前記第２の出力部からの前記０
レベルの信号と画素信号レベルの信号の二重相関サンプ
リングをするための第２の二重相関サンプリング回路
と、前記第１の二重相関サンプリング回路と第２の二重
相関サンプリング回路からの、奇数番目画素の画素信号
レベルの信号と偶数番目画素の画素信号レベルの信号と
をもとの並びに戻すためのスイッチとを有し、前記第１
の二重相関サンプリング回路の前か後、あるいは、前記
第２の二重相関サンプリング回路の前か後、の内のいず
れかに反転アンプ回路を設け、前記パルスジェネレータ
は、さらに、第１の出力部及び前記第２の出力部の各々
から同位相で、前記リセットレベルの信号、前記０レベ
ルの信号、及び前記画素信号レベルの信号を出力させ、
前記第１の二重相関サンプリング回路は、画素信号レベ
ルの信号と該画素信号レベルの信号の直前の０レベルの
信号との相関二重サンプリングをおこない、前記第２の
二重相関サンプリング回路は、画素信号レベルの信号と
該画素信号レベルの信号の直後の０レベルの信号との二
重相関サンプリングをおこなうように駆動することを特
徴とする撮像装置により達成される。第１の出力部と第
２の出力部とを有する固体撮像素子と、前記第１の出力
部からリセットレベルの信号、０レベルの信号、及び奇
数番目画素の画素信号レベルの信号を繰り返し出力さ
せ、前記第２の出力部からリセットレベルの信号、０レ
ベルの信号、及び偶数番目画素の画素信号レベルの信号
を繰り返し出力させるように駆動するパルスジェネレー
タと、前記０レベルを基準として前記画素信号レベルと
の差分を出力するために、前記第１の出力部からの前記
０レベルの信号と画素信号レベルの信号の二重相関サン
プリングをするための第１の二重相関サンプリング回路
と、前記０レベルを基準として前記画素信号レベルとの
差分を出力するために、前記第２の出力部からの前記０
レベルの信号と画素信号レベルの信号の二重相関サンプ
リングをするための第２の二重相関サンプリング回路
と、前記第１の二重相関サンプリング回路と第２の二重
相関サンプリング回路からの、奇数番目画素の前記画素
信号レベルの信号と偶数番目画素の前記画素信号レベル
の信号とをもとの並びに戻すためのスイッチと、該スイ
ッチの後段に設けられ、合成された奇数番目画素と偶数
番目の画素の前記画素信号レベルの信号うちの一方を非
反転なデジタルデータとし、もう一方を反転したデジタ
ルデータとするためのアナログーデジタル変換回路とを
有し、前記パルスジェネレータは、さらに、第１の出力
部及び前記第２の出力部の各々から同位相で、前記リセ
ットレベルの信号、前記０レベルの信号、及び前記画素
信号レベルの信号を出力させ、前記第１の二重相関サン
プリング回路は、画素信号レベルの信号と該画素信号レ
ベルの信号の直前の０レベルの信号との相関二重サンプ
リングをおこない、前記第２の二重相関サンプリング回
路は、画素信号レベルの信号と該画素信号レベルの信号
の直後の０レベルの信号との二重相関サンプリングをお
こなうように駆動することを特徴とする撮像装置により
達成される。また、第１の出力部と第２の出力部とを有
する固体撮像素子と、前記第１の出力部からリセットレ
ベルの信号、０レベルの信号、及び奇数番目画素の画素
信号レベルの信号を繰り返し出力させ、前記第２の出力
部からリセットレベルの信号、０レベルの信号、及び偶
数番目画素の画素信号レベルの信号を繰り返し出力させ
るように駆動するパルスジェネレータと、前記０レベル
を基準として前記画素信号レベルとの差分を出力するた
めに、前記第１の出力部からの前記０レベルの信号と画
素信号レベルの信号の二重相関サンプリングをするため
の第１の二重相関サンプリング回路と、前記０レベルを
基準として前記画素信号レベルとの差分を出力するため
に、前記第２の出力部からの前記０レベルの信号と画素
信号レベルの信号の二重相関サンプリングをするための
第２の二重相関サンプリング回路と、前記第１の二重相
関サンプリング回路と第２の二重相関サンプリング回路
からの、奇数番目画素の画素信号レベルの信号と偶数番
目画素の画素信号レベルの信号とをもとの並びに戻すた
めのスイッチと、該スイッチの後段に設けられた、合成
された奇数番目画素と偶数番目画素の前記画素信号レベ
ルの信号をデジタルデータとするためのアナログ−デジ
タル変換回路と、該アナログ−デジタル変換回路で、デ
ジタルデータ化された奇数番目と偶数番目の画素データ
のいずれか一方を反転する反転手段とを有し、前記パル
スジェネレータは、さらに、第１の出力部及び前記第２
の出力部の各々から同位相で、前記リセットレベルの信
号、前記０レベルの信号、及び前記画素信号レベルの信
号を出力させ、前記第１の二重相関サンプリング回路
は、画素信号レベルの信号と該画素信号レベルの信号の
直前の０レベルの信号との相関二重サンプリングをおこ
ない、前記第２の二重相関サンプリング回路は、画素信
号レベルの信号と該画素信号レベルの信号の直後の０レ
ベルの信号との二重相関サンプリングをおこなうように
駆動することを特徴とする撮像装置により達成される。
【００１２】これにより簡単な構成でノイズの少ない撮
像装置を得ることができる。
像装置を得ることができる。
【００１３】
【実施例】以下、本発明の実施例について、図面を参照
して説明する。図１は本発明の一実施例を示した図であ
る。図は従来例を説明した図１３と同様に図１０の固体
撮像素子を使ったスキャナの固体撮像素子からＡＤ回路
までを示し、図では１ラインの出力のための回路系のみ
が示されるが、各ライン共に同様の回路系が付加される
ことは従来例とおなじである。センサ１０１の奇数番目
画素信号出力は第１のＣＤＳ回路１０２に入力され、セ
ンサ１０１の偶数番目画素信号出力は第２のＣＤＳ回路
１０８に入力される。それぞれのＣＤＳ回路の出力は、
従来例と同様にゲインコントロール回路１０３ａ、１０
３ｂ、クランプ回路１０４ａ、１０４ｂ、バッファアン
プ１０５ａ、１０５ｂをとうして、アナログスイッチ１
０６に入力され、アナログスイッチ１０６は奇数番目画
素出力、偶数番目画素出力を順次にスイッチすることに
よって画像信号を本来の並び順にもどしたうえでＡＤ回
路１０７に入力する。また、これらの回路のうち、クラ
ンプ回路１０４ａ、１０４ｂにはパルスＰＨが、アナロ
グスイッチ１０６にはパルスＰＳＷが、そして、ＡＤ回
路１０７にはパルスＰＡＤが、従来例同様にパルスバッ
ファを通して加えられ、動作される。また、固体撮像素
子にはシフトレジスタ駆動のためのパルスＰＨ１、ＰＨ
２他がドライブ回路１２２を通して加えられる（本図で
はシフトレジスタ駆動のためのパルスＰＨ１、ＰＨ２以
外の固体撮像素子駆動のためのパルスの図示は省略し
た）。これらのパルスは同一の原クロックをもとにパル
スジェネレータ１２１によってつくられる。
して説明する。図１は本発明の一実施例を示した図であ
る。図は従来例を説明した図１３と同様に図１０の固体
撮像素子を使ったスキャナの固体撮像素子からＡＤ回路
までを示し、図では１ラインの出力のための回路系のみ
が示されるが、各ライン共に同様の回路系が付加される
ことは従来例とおなじである。センサ１０１の奇数番目
画素信号出力は第１のＣＤＳ回路１０２に入力され、セ
ンサ１０１の偶数番目画素信号出力は第２のＣＤＳ回路
１０８に入力される。それぞれのＣＤＳ回路の出力は、
従来例と同様にゲインコントロール回路１０３ａ、１０
３ｂ、クランプ回路１０４ａ、１０４ｂ、バッファアン
プ１０５ａ、１０５ｂをとうして、アナログスイッチ１
０６に入力され、アナログスイッチ１０６は奇数番目画
素出力、偶数番目画素出力を順次にスイッチすることに
よって画像信号を本来の並び順にもどしたうえでＡＤ回
路１０７に入力する。また、これらの回路のうち、クラ
ンプ回路１０４ａ、１０４ｂにはパルスＰＨが、アナロ
グスイッチ１０６にはパルスＰＳＷが、そして、ＡＤ回
路１０７にはパルスＰＡＤが、従来例同様にパルスバッ
ファを通して加えられ、動作される。また、固体撮像素
子にはシフトレジスタ駆動のためのパルスＰＨ１、ＰＨ
２他がドライブ回路１２２を通して加えられる（本図で
はシフトレジスタ駆動のためのパルスＰＨ１、ＰＨ２以
外の固体撮像素子駆動のためのパルスの図示は省略し
た）。これらのパルスは同一の原クロックをもとにパル
スジェネレータ１２１によってつくられる。
【００１４】ここで、ＣＤＳ回路として、図７のタイプ
の構成を採用するのであれば、第１のＣＤＳ回路１０２
は図７のＣＤＳ回路、第２のＣＤＳ回路１０８は図８の
ＣＤＳ回路とする。尚、図８中５′はバッファアンプで
ある。もし図９の構成の場合であれば、第１のＣＤＳＴ
Ｅ＿１０２のバッファアンプＡ２は非反転アンプ、第２
のＣＤＳ回路１０８のバッファアンプＡ２は反転アンプ
とされる。
の構成を採用するのであれば、第１のＣＤＳ回路１０２
は図７のＣＤＳ回路、第２のＣＤＳ回路１０８は図８の
ＣＤＳ回路とする。尚、図８中５′はバッファアンプで
ある。もし図９の構成の場合であれば、第１のＣＤＳＴ
Ｅ＿１０２のバッファアンプＡ２は非反転アンプ、第２
のＣＤＳ回路１０８のバッファアンプＡ２は反転アンプ
とされる。
【００１５】図１１に本実施例の出力波形とパルスのタ
イミングを示す。（１）は固体撮像素子の奇数番目画素
出力、（２）は固体撮像素子の偶数番目画素出力、
（３）はＣＤＳ回路のための第１のパルスＰ１、（４）
はＣＤＳ回路のための第２のパルスＰ２、（５）は奇数
番目画素出力系の第１のＣＤＳ回路の出力、（６）は偶
数番目画素出力系のＣＤＳ回路の出力、（７）はアナロ
グスイッチの切り換えパルス、（８）はアナログスイッ
チの出力の波形である。
イミングを示す。（１）は固体撮像素子の奇数番目画素
出力、（２）は固体撮像素子の偶数番目画素出力、
（３）はＣＤＳ回路のための第１のパルスＰ１、（４）
はＣＤＳ回路のための第２のパルスＰ２、（５）は奇数
番目画素出力系の第１のＣＤＳ回路の出力、（６）は偶
数番目画素出力系のＣＤＳ回路の出力、（７）はアナロ
グスイッチの切り換えパルス、（８）はアナログスイッ
チの出力の波形である。
【００１６】ＣＤＳ回路は、リセット期間、０レベル期
間、１画素信号期間の繰り返しよりなるＣＣＤ出力信号
の前後する０レベルを基準として信号レベルとの差分を
出力することで、ＫＣＴノイズ、１／Ｆノイズを除去す
るものである。図７、８、９においてこのような本来の
動作をさせる場合に信号の直前の０レベルをクランプ、
あるいは、サンプルするためのパルスの入力名をＰＣ、
該信号レベルのサンプルのためのパルスの入力名をＰＳ
として図中にしめしてある。本実施例において第１のＣ
ＤＳ回路は、このような通常の使い方をするようにＰＣ
には第１のパルスＰ１を、ＰＳには第２のパルスＰ２を
入力する。これによって第１のＣＤＳ回路では、信号レ
ベルと該信号レベル直前の０レベルとの差分が出力され
る。更に第２のＣＤＳ回路においてはＰＣには第２のパ
ルスＰ２を、ＰＳには第１のパルスＰ１を入力すること
によって、偶数番目画素信号出力では、該信号レベルと
該信号直後の０レベルとの差を出力する。このようにす
ると、奇数番目画素信号に対して偶数番目画素信号は第
１のパルスと第２のパルスの位相差分だけ遅れ位相をも
つこととなる。通常、第１と第２のパルスの位相差は１
８０°とされる。
間、１画素信号期間の繰り返しよりなるＣＣＤ出力信号
の前後する０レベルを基準として信号レベルとの差分を
出力することで、ＫＣＴノイズ、１／Ｆノイズを除去す
るものである。図７、８、９においてこのような本来の
動作をさせる場合に信号の直前の０レベルをクランプ、
あるいは、サンプルするためのパルスの入力名をＰＣ、
該信号レベルのサンプルのためのパルスの入力名をＰＳ
として図中にしめしてある。本実施例において第１のＣ
ＤＳ回路は、このような通常の使い方をするようにＰＣ
には第１のパルスＰ１を、ＰＳには第２のパルスＰ２を
入力する。これによって第１のＣＤＳ回路では、信号レ
ベルと該信号レベル直前の０レベルとの差分が出力され
る。更に第２のＣＤＳ回路においてはＰＣには第２のパ
ルスＰ２を、ＰＳには第１のパルスＰ１を入力すること
によって、偶数番目画素信号出力では、該信号レベルと
該信号直後の０レベルとの差を出力する。このようにす
ると、奇数番目画素信号に対して偶数番目画素信号は第
１のパルスと第２のパルスの位相差分だけ遅れ位相をも
つこととなる。通常、第１と第２のパルスの位相差は１
８０°とされる。
【００１７】さて、ここで第１と第２のＣＤＳ回路を同
一のものをつかったのでは、ＣＤＳ回路出力で奇数番目
画素出力と偶数番目数画素出力は位相差はもつが、第１
のＣＤＳ回路の出力方向に対して、第２のＣＤＳ回路の
出力は反転してしまうことになる。そこで、どちらかの
ＣＤＳ回路の出力を反転させなければならない。本実施
例では第２のＣＤＳ回路の出力が反転されるように構成
したが、逆に第１のＣＤＳ回路の出力を反転させても良
い。
一のものをつかったのでは、ＣＤＳ回路出力で奇数番目
画素出力と偶数番目数画素出力は位相差はもつが、第１
のＣＤＳ回路の出力方向に対して、第２のＣＤＳ回路の
出力は反転してしまうことになる。そこで、どちらかの
ＣＤＳ回路の出力を反転させなければならない。本実施
例では第２のＣＤＳ回路の出力が反転されるように構成
したが、逆に第１のＣＤＳ回路の出力を反転させても良
い。
【００１８】このようにして、奇数番目画素信号と偶数
番目画素信号に位相差をもたせることで、アナログスイ
ッチでは奇数番目画素信号、偶数番目画素信号共にレベ
ルの安定した部分の信号をアナログスイッチ出力に通過
させることが出来るので図１１（８）のように各画素の
出力波形は安定した、平らな波形となる。これにより、
ＡＤ変換時の誤差によるノイズは無くなり、高品位な画
像が得られる。
番目画素信号に位相差をもたせることで、アナログスイ
ッチでは奇数番目画素信号、偶数番目画素信号共にレベ
ルの安定した部分の信号をアナログスイッチ出力に通過
させることが出来るので図１１（８）のように各画素の
出力波形は安定した、平らな波形となる。これにより、
ＡＤ変換時の誤差によるノイズは無くなり、高品位な画
像が得られる。
【００１９】次に図２、図３に第２、第３の実施例を示
す。
す。
【００２０】第１の実施例は、奇数番目と偶数番目の画
素信号系のＣＤＳ回路をそれぞれ一部異なる回路とした
が、ＣＤＳ回路は独立したＩＣとして構成されることが
多いことから、奇数番目画素信号系、偶数番目画素信号
系共に同一の通常のＣＤＳ回路を使わざるをえない場合
も多い。このように奇数番目画素信号系、偶数番目画素
信号系共に同一のＣＤＳ回路を用いる場合場合には、そ
れぞれのＰＣ、ＰＳに入力するパルスとして、それぞれ
逆のパルスを入力することは変わらないが、そのことに
よってそれぞれのＣＤＳ回路の出力信号の出力方向が反
対になるので奇数番目画素信号系、偶数番目画素信号系
のいずれか一方のＣＤＳ回路の前か後に反転アンプをい
れることでＡＤ回路入力としては同方向の整合された信
号とする事が出来る。図２、図３はそれを実施した例で
あり、１０２ａ、１０２ｂは同一の回路構成のＣＤＳ回
路、１０９は反転アンプ、その他は図１に同じである。
素信号系のＣＤＳ回路をそれぞれ一部異なる回路とした
が、ＣＤＳ回路は独立したＩＣとして構成されることが
多いことから、奇数番目画素信号系、偶数番目画素信号
系共に同一の通常のＣＤＳ回路を使わざるをえない場合
も多い。このように奇数番目画素信号系、偶数番目画素
信号系共に同一のＣＤＳ回路を用いる場合場合には、そ
れぞれのＰＣ、ＰＳに入力するパルスとして、それぞれ
逆のパルスを入力することは変わらないが、そのことに
よってそれぞれのＣＤＳ回路の出力信号の出力方向が反
対になるので奇数番目画素信号系、偶数番目画素信号系
のいずれか一方のＣＤＳ回路の前か後に反転アンプをい
れることでＡＤ回路入力としては同方向の整合された信
号とする事が出来る。図２、図３はそれを実施した例で
あり、１０２ａ、１０２ｂは同一の回路構成のＣＤＳ回
路、１０９は反転アンプ、その他は図１に同じである。
【００２１】図４に第４の実施例を示す。図２、図３の
方法では回路の増加があるが、本実施例では回路規模を
増加させない方法を提案する。
方法では回路の増加があるが、本実施例では回路規模を
増加させない方法を提案する。
【００２２】ＡＤ回路には出力データの正反転をさせる
ためのモードをもつタイプがある。そしてこの正反転を
実行させるための端子にＨｉｇｈレベルかＬｏｗレベル
の信号をいれるだけでＡＤ出力のデータは正反転でき
る。本実施例では、このような機能をもったＡＤ回路１
０７′を用いる。本実施例では、正反逆転した奇数番目
画素信号、偶数番目画素信号をそのまま、アナログスイ
ッチで交互に切り換えてＡＤ回路１０７′に入力する。
そして、ＡＤ回路によるＡＤ変換のときに、奇数番目画
素信号の変換時と偶数番目画素信号の変換時とで、上記
データ正反転端子の信号をきりかえる。ここで、データ
正反転端子に加えるパルス（図中ではＰＩＶとしてしめ
される）はＡＤパルスと同一、または、ＡＤパルスを反
転したパルスでよいが、ＡＤ回路によっては、多少のデ
ィレィを持たせたほうがよい場合もある。こうすること
でＡＤ回路出力では、奇数番目画素信号と偶数番目画素
信号の出力方向を一致させることができる。
ためのモードをもつタイプがある。そしてこの正反転を
実行させるための端子にＨｉｇｈレベルかＬｏｗレベル
の信号をいれるだけでＡＤ出力のデータは正反転でき
る。本実施例では、このような機能をもったＡＤ回路１
０７′を用いる。本実施例では、正反逆転した奇数番目
画素信号、偶数番目画素信号をそのまま、アナログスイ
ッチで交互に切り換えてＡＤ回路１０７′に入力する。
そして、ＡＤ回路によるＡＤ変換のときに、奇数番目画
素信号の変換時と偶数番目画素信号の変換時とで、上記
データ正反転端子の信号をきりかえる。ここで、データ
正反転端子に加えるパルス（図中ではＰＩＶとしてしめ
される）はＡＤパルスと同一、または、ＡＤパルスを反
転したパルスでよいが、ＡＤ回路によっては、多少のデ
ィレィを持たせたほうがよい場合もある。こうすること
でＡＤ回路出力では、奇数番目画素信号と偶数番目画素
信号の出力方向を一致させることができる。
【００２３】最後に、ＡＤ回路出力までは奇数番目画素
信号と偶数番目画素信号が正反逆転したままでデータ化
してもってきて、その後のデジタル回路系、もしくは、
ソフト上で奇数番目画素信号系、偶数番目画素信号系双
方の信号方向を揃える演算をおこなう方法があることを
実施例としてここにのべておく。
信号と偶数番目画素信号が正反逆転したままでデータ化
してもってきて、その後のデジタル回路系、もしくは、
ソフト上で奇数番目画素信号系、偶数番目画素信号系双
方の信号方向を揃える演算をおこなう方法があることを
実施例としてここにのべておく。
【００２４】まず、ハード的に奇数番目画素信号データ
と偶数番目画素信号データの信号方向を同じにする方法
であるが、図５はその一例を示す図である。（第５実施
例）これはＡＤ回路以降のデジタル回路系にデータの正
反転回路をもうけたものである。１１０はデータ正反転
回路であり、入力されるパルスＰＳＥがＨｉｇｈレベル
であるか、Ｌｏｗレベルであるかで入力データが反転さ
れて出力されるか、非反転で出力されるかがきめられ
る。この回路はエクスクルシブＯＲゲートを使って構成
されている。図６はハード的に反転させる他の実施例を
示す。（第６実施例）ＡＤ変換されたデータを同時に非
反転ゲートと反転ゲートに入力して１画素データ毎に非
反転ゲート出力と反転ゲート出力とを順次に選択するこ
とで奇数番目画素信号データと偶数番目画素信号データ
の信号方向を一致させるものである。ここで、１１２は
非反転ゲート、１１３は反転ゲート、１１１は１画素デ
ータ毎に非反転ゲート１１２の出力データと反転ゲート
１１３の出力データとを選り分けるセレクトスイッチで
あり、セレクトスイッチ１１１はパルスＰＤＳできりか
えられる。このパルスＰＤＳを非反転か、反転かどちら
かを選ぶことでスイッチから出力される画素信号の方向
をいずれにするかをえらぶこともできる。
と偶数番目画素信号データの信号方向を同じにする方法
であるが、図５はその一例を示す図である。（第５実施
例）これはＡＤ回路以降のデジタル回路系にデータの正
反転回路をもうけたものである。１１０はデータ正反転
回路であり、入力されるパルスＰＳＥがＨｉｇｈレベル
であるか、Ｌｏｗレベルであるかで入力データが反転さ
れて出力されるか、非反転で出力されるかがきめられ
る。この回路はエクスクルシブＯＲゲートを使って構成
されている。図６はハード的に反転させる他の実施例を
示す。（第６実施例）ＡＤ変換されたデータを同時に非
反転ゲートと反転ゲートに入力して１画素データ毎に非
反転ゲート出力と反転ゲート出力とを順次に選択するこ
とで奇数番目画素信号データと偶数番目画素信号データ
の信号方向を一致させるものである。ここで、１１２は
非反転ゲート、１１３は反転ゲート、１１１は１画素デ
ータ毎に非反転ゲート１１２の出力データと反転ゲート
１１３の出力データとを選り分けるセレクトスイッチで
あり、セレクトスイッチ１１１はパルスＰＤＳできりか
えられる。このパルスＰＤＳを非反転か、反転かどちら
かを選ぶことでスイッチから出力される画素信号の方向
をいずれにするかをえらぶこともできる。
【００２５】次にソフトでの演算処理で奇数番目画素信
号データと偶数番目画素信号データの信号方向を同じに
することもできる。これは図を用いないで説明すること
とする。奇数番目画素信号データと偶数番目画素信号デ
ータは、正反逆転したデータのままデジタルメモリに取
り込まれ、デジタルメモリに記憶されたデータはそのま
まコンピュータに転送する。コンピュータに取り込まれ
たデータは、奇数番目画素信号データか偶数番目画素信
号データかを判定して、どちらか一方のデータを反転さ
せる。
号データと偶数番目画素信号データの信号方向を同じに
することもできる。これは図を用いないで説明すること
とする。奇数番目画素信号データと偶数番目画素信号デ
ータは、正反逆転したデータのままデジタルメモリに取
り込まれ、デジタルメモリに記憶されたデータはそのま
まコンピュータに転送する。コンピュータに取り込まれ
たデータは、奇数番目画素信号データか偶数番目画素信
号データかを判定して、どちらか一方のデータを反転さ
せる。
【００２６】さて、以上の実施例は固体撮像素子の外部
に構成するものとしてきた。だが、本発明を固体撮像素
子と同一の半導体基板上に作りこむことも可能である。
この場合、上記実施例のＡＤ回路前までを組み込むのが
望ましい。もちろん、その手前のＣＤＳ回路まで、バッ
ファアンプまで、を基板上に設けるようにしても良い。
に構成するものとしてきた。だが、本発明を固体撮像素
子と同一の半導体基板上に作りこむことも可能である。
この場合、上記実施例のＡＤ回路前までを組み込むのが
望ましい。もちろん、その手前のＣＤＳ回路まで、バッ
ファアンプまで、を基板上に設けるようにしても良い。
【００２７】以上の実施例は、リニアセンサを例として
説明してきたが、最近はエリアセンサにおいても２線読
みだし、４線読みだしのセンサが多くつかわれるように
なってきており、これらのセンサにおいても本発明が有
効であることはいうまでもない。
説明してきたが、最近はエリアセンサにおいても２線読
みだし、４線読みだしのセンサが多くつかわれるように
なってきており、これらのセンサにおいても本発明が有
効であることはいうまでもない。
【００２８】
【発明の効果】以上に説明したように本発明によれば、
ライン上の奇数番目画素、偶数番目画素、それぞれ別々
の出力としてわけて出力する複数の出力を持つ固体撮像
素子を使った固体撮像装置において、固体撮像素子の変
更を伴うことなく、また、信号出力を劣化させることな
く、奇数番目と偶数番目の画素信号に位相差を設けるこ
とで、アナログスイッチの１画素分の出力信号のレベル
を安定化して、低ノイズな画像の取り込みができるデジ
タル画像撮像装置を実現できた。
ライン上の奇数番目画素、偶数番目画素、それぞれ別々
の出力としてわけて出力する複数の出力を持つ固体撮像
素子を使った固体撮像装置において、固体撮像素子の変
更を伴うことなく、また、信号出力を劣化させることな
く、奇数番目と偶数番目の画素信号に位相差を設けるこ
とで、アナログスイッチの１画素分の出力信号のレベル
を安定化して、低ノイズな画像の取り込みができるデジ
タル画像撮像装置を実現できた。
【図１】本発明における第１実施例のアナログ回路のブ
ロック図である。
ロック図である。
【図２】本発明における第２実施例のアナログ回路のブ
ロック図である。
ロック図である。
【図３】本発明における第３実施例のアナログ回路のブ
ロック図である。
ロック図である。
【図４】本発明における第４実施例のアナログ回路のブ
ロック図である。
ロック図である。
【図５】本発明における第５実施例のアナログ回路のブ
ロック図である。
ロック図である。
【図６】本発明における第６実施例のアナログ回路のブ
ロック図である。
ロック図である。
【図７】従来用いられるＣＤＳ回路の構成図であり、ま
た、本実施例における第１のＣＤＳ回路の構成図でもあ
る。
た、本実施例における第１のＣＤＳ回路の構成図でもあ
る。
【図８】本実施例における第２のＣＤＳ回路の構成図で
ある。
ある。
【図９】従来用いられる他のＣＤＳ回路の構成図であ
る。
る。
【図１０】リニアセンサの構成図である。
【図１１】第１の実施例における入出力波形とパルスタ
イミング図である。
イミング図である。
【図１２】従来例における入出力波形とパルスタイミン
グ図である。
グ図である。
【図１３】従来例におけるアナログ回路系のブロック図
である。
である。
Claims (11)
- 【請求項１】 前記第１の出力部からリセットレベルの
信号、０レベルの信号、及び奇数番目画素の画素信号レ
ベルの信号を繰り返し出力させ、前記第２の出力部から
リセットレベルの信号、０レベルの信号、及び偶数番目
画素の画素信号レベルの信号を繰り返し出力させるよう
に駆動するパルスジェネレータと、 前記０レベルを基準として前記画素信号レベルとの差分
を出力するために、前記第１の出力部からの前記０レベ
ルの信号と画素信号レベルの信号の二重相関サンプリン
グをするための第１の二重相関サンプリング回路と、 前記０レベルを基準として前記画素信号レベルとの差分
を出力するために、前記第２の出力部からの前記０レベ
ルの信号と画素信号レベルの信号の二重相関サンプリン
グをするための第２の二重相関サンプリング回路と、 前記第１の二重相関サンプリング回路と第２の二重相関
サンプリング回路からの、奇数番目画素の画素信号レベ
ルの信号と偶数番目画素の画素信号レベルの信号とをも
との並びに戻すためのスイッチとを有し、 前記第１の二重相関サンプリング回路と、第２の二重相
関サンプリング回路とのうち、一方は入力信号に対して
出力信号が非反転であり、もう一方は入力信号に対して
出力信号が反転であるように、前記第１の二重相関サン
プリング回路と、第２の二重相関サンプリング回路の構
成を異にし、 前記パルスジェネレータは、さらに、第１の出力部及び
前記第２の出力部の各々から同位相で、前記リセットレ
ベルの信号、前記０レベルの信号、及び前記画素信号レ
ベルの信号を出力させ、前記第１の二重相関サンプリン
グ回路は、画素信号レベルの信号と該画素信号レベルの
信号の直前の０レベルの信号との相関二重サンプリング
をおこない、前記第２の二重相関サンプリング回路は、
画素信号レベルの信号と該画素信号レベルの信号の直後
の０レベルの信号との二重相関サンプリングをおこなう
ように駆動することを特徴とする撮像装置。 - 【請求項２】 第１の出力部と第２の出力部とを有する
固体撮像素子と、 前記第１の出力部からリセットレベルの信号、０レベル
の信号、及び奇数番目画素の画素信号レベルの信号を繰
り返し出力させ、前記第２の出力部からリセットレベル
の信号、０レベルの信号、及び偶数番目画素の画素信号
レベルの信号を繰り返し出力させるように駆動するパル
スジェネレータと、 前記０レベルを基準として前記画素信号レベルとの差分
を出力するために、前記第１の出力部からの前記０レベ
ルの信号と画素信号レベルの信号の二重相関サンプリン
グをするための第１の二重相関サンプリング回路と、 前記０レベルを基準として前記画素信号レベルとの差分
を出力するために、前記第２の出力部からの前記０レベ
ルの信号と画素信号レベルの信号の二重相関サンプリン
グをするための第２の二重相関サンプリング回路と、 前記第１の二重相関サンプリング回路と第２の二重相関
サンプリング回路からの、奇数番目画素の画素信号レベ
ルの信号と偶数番目画素の画素信号レベルの信号とをも
との並びに戻すためのスイッチとを有し、 前記第１の二重相関サンプリング回路の前か後、あるい
は、前記第２の二重相関サンプリング回路の前か後、の
内のいずれかに反転アンプ回路を設け、 前記パルスジェネレータは、さらに、第１の出力部及び
前記第２の出力部の各々から同位相で、前記リセットレ
ベルの信号、前記０レベルの信号、及び前記画素信号レ
ベルの信号を出力させ、前記第１の二重相関サンプリン
グ回路は、画素信号レベルの信号と該画素信号レベルの
信号の直前の０レベルの信号との相関二重サンプリング
をおこない、前記第２の二重相関サンプリング回路は、
画素信号レベルの信号と該画素信号レベルの信号の直後
の０レベルの信号との二重相関サンプリングをおこなう
ように駆動することを特徴とする撮像装置。 - 【請求項３】 第１の出力部と第２の出力部とを有する
固体撮像素子と、 前記第１の出力部からリセットレベルの信号、０レベル
の信号、及び奇数番目画素の画素信号レベルの信号を繰
り返し出力させ、前記第２の出力部からリセットレベル
の信号、０レベルの信号、及び偶数番目画素の画素信号
レベルの信号を繰り返し出力させるように駆動するパル
スジェネレータと、 前記０レベルを基準として前記画素信号レベルとの差分
を出力するために、前記第１の出力部からの前記０レベ
ルの信号と画素信号レベルの信号の二重相関サンプリン
グをするための第１の二重相関サンプリング回路と、 前記０レベルを基準として前記画素信号レベルとの差分
を出力するために、前記第２の出力部からの前記０レベ
ルの信号と画素信号レベルの信号の二重相関サンプリン
グをするための第２の二重相関サンプリング回路と、 前記第１の二重相関サンプリング回路と第２の二重相関
サンプリング回路からの、奇数番目画素の前記画素信号
レベルの信号と偶数番目画素の前記画素信号レベルの信
号とをもとの並びに戻すためのスイッチと、 該スイッチの後段に設けられ、合成された奇数番目画素
と偶数番目の画素の前記画素信号レベルの信号うちの一
方を非反転なデジタルデータとし、もう一方を反転した
デジタルデータとするためのアナログーデジタル変換回
路と、 を有し、 前記パルスジェネレータは、さらに、第１の出力部及び
前記第２の出力部の各々から同位相で、前記リセットレ
ベルの信号、前記０レベルの信号、及び前記画素信号レ
ベルの信号を出力させ、前記第１の二重相関サンプリン
グ回路は、画素信号レベルの信号と該画素信号レベルの
信号の直前の０レベルの信号との相関二重サンプリング
をおこない、前記第２の二重相関サンプリング回路は、
画素信号レベルの信号と該画素信号レベルの信号の直後
の０レベルの信号との二重相関サンプリングをおこなう
ように駆動することを特徴とする撮像装置。 - 【請求項４】 第１の出力部と第２の出力部とを有する
固体撮像素子と、 前記第１の出力部からリセットレベルの信号、０レベル
の信号、及び奇数番目画素の画素信号レベルの信号を繰
り返し出力させ、前記第２の出力部からリセットレベル
の信号、０レベルの信号、及び偶数番目画素の画素信号
レベルの信号を繰り返し出力させるように駆動するパル
スジェネレータと、 前記０レベルを基準として前記画素信号レベルとの差分
を出力するために、前記第１の出力部からの前記０レベ
ルの信号と画素信号レベルの信号の二重相関サンプリン
グをするための第１の二重相関サンプリング回路と、 前記０レベルを基準として前記画素信号レベルとの差分
を出力するために、前記第２の出力部からの前記０レベ
ルの信号と画素信号レベルの信号の二重相関サンプリン
グをするための第２の二重相関サンプリング回路と、 前記第１の二重相関サンプリング回路と第２の二重相関
サンプリング回路からの、奇数番目画素の画素信号レベ
ルの信号と偶数番目画素の画素信号レベルの信号とをも
との並びに戻すためのスイッチと、 該スイッチの後段に設けられた、合成された奇数番目画
素と偶数番目画素の前記画素信号レベルの信号をデジタ
ルデータとするためのアナログ−デジタル変換回路と、 該アナログ−デジタル変換回路で、デジタルデータ化さ
れた奇数番目と偶数番目の画素データのいずれか一方を
反転する反転手段と、 を有し、 前記パルスジェネレータは、さらに、第１の出力部及び
前記第２の出力部の各々から同位相で、前記リセットレ
ベルの信号、前記０レベルの信号、及び前記画素信号レ
ベルの信号を出力させ、前記第１の二重相関サンプリン
グ回路は、画素信号レベルの信号と該画素信号レベルの
信号の直前の０レベルの信号との相関二重サンプリング
をおこない、前記第２の二重相関サンプリング回路は、
画素信号レベルの信号と該画素信号レベルの信号の直後
の０レベルの信号との二重相関サンプリングをおこなう
ように駆動することを特徴とする撮像装置。 - 【請求項５】 前記反転手段は、外部より与えられる電
位レベルに応じて入力データに対して出力データを非反
転にするか反転にするかをコントロールするデータ正反
転コントロール回路からなることを特徴とする請求項４
の撮像装置。 - 【請求項６】 前記反転手段は、前記アナログ−デジタ
ル変換回路でデジタルデータ化された奇数番目偶数番目
両画素信号を非反転出力する第１のゲートと、反転出力
する第２のゲートとに入力して、前記第１のゲートの出
力と第２のゲートの出力とを１画素データごとに切り換
えて出力するスイッチとから成ることを特徴とする請求
項４の撮像装置。 - 【請求項７】 前記固体撮像素子は、光情報を電気信号
に変換する光電変換画素群と、該光電変換画素群の１ラ
インの奇数番目画素の信号電荷を一旦蓄積し信号電荷を
電圧信号として出力する第１の出力アンプに順次に該１
ラインの奇数番目画素の信号電荷を転送するための第１
のシフトレジスタと、前記光電変換画素群の１ラインの
偶数番目画素の信号電荷を一旦蓄積し信号電荷を電圧信
号として出力する第２の出力アンプに順次に該１ライン
の偶数番目画素の信号電荷を転送するための第２のシフ
トレジスタとを有し、前記第１のシフトレジスタと第２
のシフトレジスタを同相駆動する駆動手段を有すること
を特徴とする請求項１乃至６のいずれか１項に記載の撮
像装置。 - 【請求項８】 前記固体撮像素子は単独のリニアセンサ
であることを特徴とする請求項１乃至７のいずれか１項
の撮像装置。 - 【請求項９】 前記固体撮像素子は、複数のラインをも
ち、各ライン毎に奇数番目画素と偶数番目画素のための
出力をもつリニアセンサであることを特徴とする請求項
１乃至６のいずれか１項の撮像装置。 - 【請求項１０】 前記固体撮像素子は、縦横に複数の画
素を持つエリアセンサであり、１ライン毎の奇数番目画
素信号と偶数番目画素信号を別々に出力するために奇数
番目画素のための第１のシフトレジスタ及び第１の出力
アンプ、偶数番目画素のための第２のシフトレジスタ及
び第２の出力アンプをもつ固体撮像素子であることを特
徴とする請求項１乃至６のいずれか１項の撮像装置。 - 【請求項１１】 前記固体撮像素子は、縦横に複数の画
素を持つエリアセンサであり、複数ラインの各ライン毎
の奇数番目画素信号と偶数番目画素信号を別々に出力す
るために、奇数番目画素のための奇数番目画素電荷シフ
トレジスタ及び奇数画素信号出力アンプ、偶数番目画素
のための偶数番目画素電荷シフトレジスタ及び偶数番目
画素信号出力アンプを複数もつ固体撮像素子であること
を特徴とする請求項１乃至６のいずれか１項の撮像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14937194A JP3432002B2 (ja) | 1994-06-30 | 1994-06-30 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14937194A JP3432002B2 (ja) | 1994-06-30 | 1994-06-30 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818872A JPH0818872A (ja) | 1996-01-19 |
| JP3432002B2 true JP3432002B2 (ja) | 2003-07-28 |
Family
ID=15473680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14937194A Expired - Fee Related JP3432002B2 (ja) | 1994-06-30 | 1994-06-30 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432002B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220016414A (ko) | 2020-07-31 | 2022-02-09 | 삼성전자주식회사 | 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 |
-
1994
- 1994-06-30 JP JP14937194A patent/JP3432002B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0818872A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| JP3544084B2 (ja) | 増幅型固体撮像装置 | |
| US6803952B1 (en) | Signal readout circuit of an amplification type solid-state imaging device | |
| JP2001045378A (ja) | 固体撮像装置 | |
| US7289150B2 (en) | Solid-state image apparatus including a plurality of horizontal transfer registers for transferring image signals from an imaging area | |
| JP4540280B2 (ja) | 光学走査装置 | |
| TW200529659A (en) | Image sensor array with variable resolution and high-speed output | |
| JP5400428B2 (ja) | 撮像装置、撮像素子およびその駆動方法 | |
| JP3432002B2 (ja) | 撮像装置 | |
| JPH05328039A (ja) | 画像読取装置 | |
| JP3581554B2 (ja) | イメージセンサ及び画像読取装置 | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JPH06339077A (ja) | 固体撮像装置 | |
| JPH10173859A (ja) | アナログ信号処理回路 | |
| JP2850902B2 (ja) | 画像入力装置 | |
| JP4599993B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
| JP2988095B2 (ja) | 固体撮像装置 | |
| JPH09233394A (ja) | 撮像装置 | |
| US6744539B1 (en) | Solid-state image pick-up apparatus, driving method therefor, and image input apparatus | |
| JP3458203B2 (ja) | 画像処理装置 | |
| JP4499387B2 (ja) | 固体撮像装置 | |
| JP2003309771A (ja) | Ｃｃｄ撮像素子および画像反転機能付撮影システム | |
| JP4059278B2 (ja) | 画像読取装置 | |
| JP4902308B2 (ja) | 撮像素子 | |
| JPH11164087A (ja) | 固体撮像装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |