JP4536540B2 - 固体撮像装置 - Google Patents

Description

本発明は、画像を読み出す領域を設定できる固体撮像装置に関する。

従来の固体撮像装置は、下記特許文献１に記載されている。この固体撮像装置では、画像の読み出し領域を全領域の１／２又は１／３に切り替えることができる。
特許第３２５１０４２号公報

しかしながら、従来の固体撮像装置では、固体撮像装置の後段に設けられる複数の処理回路の処理負荷が、読み出し領域によって異なるという問題がある。例えば、撮像領域の右領域に存在する微小画像は、この右領域に対応する処理回路のみを用いて処理され、その他の処理回路は機能していないという現象が生じる。すなわち、従来の固体撮像装置では、処理回路の処理速度が処理負荷によって制限されるため、高速の画像の読み出しを行うことができない。

ミサイルの追従制御や前方走行車両の追従制御においては、これらの対象物の画像を高速に読み出して認識する必要があるが、従来の固体撮像装置では、その読み出し速度は十分ではない。

本発明は、このような課題に鑑みてなされたものであり、従来に比して更に高速の画像読み出しを行うことが可能な固体撮像装置を提供することを目的とする。

本発明に係る固体撮像装置は、Ｎ個の画素列が隣接して並んでなる撮像ブロックが、Ｋ個並んでなる撮像領域を有する固体撮像装置において、入力されるディジタルビデオ信号に応じて部分読み出し領域を指定する画像データ演算部と、部分読み出し領域に対応する画素行を選択する行選択回路と、部分読み出し領域に対応する画素列を選択する列選択回路と、画像データ演算部の出力に基づいて、行選択回路及び列選択回路に選択をさせる制御信号を発生するタイミング発生回路と、Ｎ個の画素列に、列選択回路の選択によってＯＮするスイッチを介して、それぞれ接続されたＮ個の処理回路とを備え、ｎ番目の処理回路は、個々の撮像ブロックにおけるｎ番目の画素列に、前記スイッチを介して全て接続可能とされており、Ｎ個の処理回路は、行選択回路及び列選択回路によって選択された画素列毎の信号からディジタルビデオ信号を生成し、個々の前記画素列にそれぞれ接続された複数のホールド回路を備え、前記スイッチは、前記列選択回路に前記タイミング発生回路から入力される前記制御信号に同期して、前記画素列毎の個々の前記ホールド回路に蓄積された電荷を、個々の画素列に対応する前記処理回路に接続することを特徴とする。

本固体撮像装置によれば、ｎ番目の処理回路には、個々の撮像ブロックにおけるｎ番目の画素列がスイッチを介して全て接続可能とされているので、部分読み出し領域が小さい場合においても、隣接する画素列からの信号は、異なる処理回路で別々に処理される。しかも、画像データ演算部によって、撮像領域を部分読み出し領域に制限しているので、更に高速な撮像を行うことが可能となる。

上述のように、本発明に係る固体撮像装置は、個々の画素列にそれぞれ接続された複数のホールド回路を備え、上記スイッチは、列選択回路にタイミング発生回路から入力される制御信号に同期して、画素列毎の個々のホールド回路に蓄積された電荷を、個々の画素列に対応する処理回路に接続することを特徴とする。

各画素行毎の信号は一旦はホールド回路に蓄積され、スイッチを制御信号によって接続することで、画素行毎に蓄積された電荷を、個々の画素列に対応する処理回路へと転送することができる。

なお、個々の処理回路は、アンプとＡＤ変換器を接続してなることが好ましく、この場合には、アナログ画素信号がディジタルビデオ信号に変換されることとなる。

本発明の固体撮像装置によれば、高速の画像読み出しを行うことができる。

以下、実施の形態に係る固体撮像装置について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。

図１は、実施の形態に係る固体撮像装置の回路図である。

この固体撮像装置は、撮像素子と制御回路とを備えている。

この撮像素子は、Ｎ個の画素列（Ｎ１，Ｎ２，Ｎ３）が隣接して並んでなる撮像ブロックＢ１，Ｂ２，Ｂ３が、Ｋ個（本例ではＫ＝３）並んでなる撮像領域を有している。各撮像ブロックの左からの順番をｋ番目とする。なお、図２に各画素列を構成する各画素Ｐ（ｘ，ｙ）の詳細構成を示す。

画素Ｐ（ｘ，ｙ）は、ホトダイオードＰＤ（ｘ，ｙ）と、ホトダイオードＰＤ（ｘ，ｙ）のカソードとリセット電位Ｖｒとの間に接続されたリセットスイッチＱ_{ｒｅｓｅｔ}（ｘ，ｙ）と、ホトダイオードＰＤ（ｘ，ｙ）のカソードが入力端子に接続されたアンプＡＭＰ（ｘ，ｙ）と、アンプＡＭＰ（ｘ，ｙ）とビデオラインＬ_ｎとの間に接続されたアドレススイッチＱ_{ａｄｄｒｅｓｓ}（ｘ，ｙ）とを備えている。

アドレススイッチＱ_{ａｄｄｒｅｓｓ}（ｘ，ｙ）に、ハイレベルのシフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（ｙ）を入力することで、アンプＡＭＰ（ｘ，ｙ）で増幅した画素信号を、ビデオラインＬ_ｎに転送する状態ができる。ホトダイオードＰＤ（ｘ，ｙ）に入射した光量に応じて蓄積された電荷が、アンプＡＭＰ（ｘ，ｙ）で増幅され、ビデオラインＬ_ｎに電圧として出力される。その後、ハイレベルのリセット信号（垂直）Ｖ_{ｒｅｓｅｔ}（ｙ）をリセットスイッチＱ_{ｒｅｓｅｔ}に入力し、これをＯＮすると、ホトダイオードＰＤ（ｘ、ｙ）に蓄積された電荷がリセットされる。

本例の画素Ｐ（ｘ，ｙ）は、行方向（ｘ）に沿って９個、列方向（ｙ）に沿って９個あり、アドレス（ｘ，ｙ）で規定される二次元状に配置されている。本例では、撮像領域中央に部分読み出し領域Ｒを設定し、部分読み出し領域Ｒの内部の画素Ｐ（ｘ，ｙ）の信号を読み出すこととする。

この部分読み出し領域Ｒは、画像データ演算部１０によって指定される。画像データ演算部１０は、入力されるディジタルビデオ信号に応じて部分読み出し領域Ｒを指定する。すなわち、例えば、ディジタルビデオ信号における１フレームの画像において、輝度が所定値以上の画素Ｐ（ｘ，ｙ）のアドレスを記憶する。ミサイル等の物体が撮影対象の場合、撮像素子がシリコンからなるとして、その赤外線像は物体像の重心を最大輝度の起点として連続的に周辺に広がり、周辺部では輝度が所定値よりも未満となる。

すなわち、最大輝度の点を含み、輝度が所定値±Δ以内の点を含む矩形領域を、部分読み出し領域Ｒとして選択する。対象物が移動中の場合、前回のフレーム内における物体像の重心位置（ｘ１，ｙ１）と、今回のフレーム内における物体像の重心位置（ｘ２，ｙ２）とのフレーム内での位置の差分のベクトル（ｘ２−ｘ１、ｙ２−ｙ１）を演算し、今回のフレーム内の物体像の重心位置（ｘ１、ｙ２）に、このベクトルを加算した位置を、次回の物体像の重心位置（ｘ３，ｙ３）として推定し、これを重心位置とする矩形領域を新たな部分読み出し領域Ｒとして設定する。

画像データ演算部１０には、ディジタルビデオ信号が入力されているが、このディジタルビデオ信号は、各撮像ブロックＢ１（Ｂ２，Ｂ３）からの画素列毎（３列）の信号を処理回路ＰＵ１，ＰＵ２，ＰＵ３に入力することで得ることができる。個々の処理回路ＰＵ１，ＰＵ２，ＰＵ３は、アンプＡＭＰ１、ＡＭＰ２，ＡＭＰ３とＡＤ変換器ＡＤＣ１，ＡＤＣ２，ＡＤＣ３を接続してなる。各画素列から出力されたアナログ画素信号は、処理回路ＰＵ１，ＰＵ２，ＰＵ３によって、ディジタルビデオ信号に変換される。

部分読み出し領域Ｒを規定する部分画像選択位置情報（ｘ＝ｘ４〜ｘ６，ｙ＝ｙ４〜ｙ６）は、タイミング発生回路１１に入力される。また、この固体撮像装置は、部分読み出し領域Ｒに対応する画素行を選択する行選択回路１２と、部分読み出し領域Ｒに対応する画素列を選択する列選択回路１３とを備えている。タイミング発生回路１１は、入力された部分画像選択位置情報に基づいて行選択回路制御信号と、列選択回路制御信号を生成する。

要するに、行選択回路制御信号は、ｙ＝ｙ４〜ｙ６の画素行の信号が読み出されるように行選択回路１２に画素の選択をさせ、列選択回路制御信号は、ｘ＝ｘ４〜ｘ６の画素列の信号が読み出されるように列選択回路１３に画素の選択をさせる。換言すれば、タイミング発生回路１１は、画像データ演算部１０の出力に基づいて、行選択回路１２及び列選択回路１３に選択をさせる制御信号を発生しているということになる。

図３は、図１に示した固体撮像装置のタイミングチャートである。

本例では、図１に示した部分読み出し領域Ｒの信号を読み出す例が示されている。

時刻ｔ_０〜ｔ_２までは、第１〜第３シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（１〜３）、第１〜第３リセット信号（垂直）Ｖ_{ｒｅｓｅｔ}（１−３）、第４シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（４）、第４リセット信号（垂直）Ｖ_{ｒｅｓｅｔ}（４）、第５シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（５）、第５リセット信号（垂直）Ｖ_{ｒｅｓｅｔ}（５）、第６シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（６）、第６リセット信号（垂直）Ｖ_{ｒｅｓｅｔ}（６）、第７〜第９シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（７〜９）、第７〜第９リセット信号（垂直）Ｖ_{ｒｅｓｅｔ}（７−９）、第１シフト信号（水平）Ｈ_{ｓｈｉｆｔ}（１）、第２シフト信号（水平）Ｈ_{ｓｈｉｆｔ}（２）、第３シフト信号（水平）Ｈ_{ｓｈｉｆｔ}（３）は、全てローレベルである。なお、信号の各数字は、座標ｘ又はｙのアドレスを示す。また、説明においては図２を適宜参照する。

時刻ｔ_２〜ｔ_３では、行選択回路１２から、ハイレベルの第４シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（４）が入力されるため、図１の下から４行目の画素行のシフトスイッチＱ_{ａｄｄｒｅｓｓ}（ｘ，４）がＯＮとなり、光の入射に応じてホトダイオードＰＤ（ｘ，４）に蓄積された電荷が、アンプＡＭＰ（ｘ、４）で増幅され、ビデオラインＬ_ｎに電圧として出力され、ホールド回路Ｈ（１）〜Ｈ（９）に保持される。なお、各ホールド回路には、電流源が並列に接続されている。続いて、時刻ｔ_３〜ｔ_４では、ハイレベルの第４リセット信号Ｖ_{ｒｅｓｅｔ}（４）が入力されるため、リセットスイッチＱ_{ｒｅｓｅｔ}（ｘ，４）がＯＮとなり、ホトダイオードＰＤ（ｘ、４）に蓄積された電荷はリセットされる。時刻ｔ_４〜ｔ_５では、列選択回路１３から、ハイレベルの第２シフト信号（水平）Ｈ_{ｓｈｉｆｔ}（２）が、画素列の４列目のスイッチＱ（４）、画素列の５列目のスイッチＱ（５）、画素列の６列目のスイッチＱ（６）に同時に入力されるため、ホールド回路Ｈ（４）、Ｈ（５）、Ｈ（６）に蓄積された画素Ｐ（４，４）、Ｐ（５，４）、Ｐ（６，４）の電荷が、それぞれ処理回路ＰＵ１、ＰＵ２、ＰＵ３に入力される。

時刻ｔ_６〜ｔ_７では、行選択回路１２から、ハイレベルの第５シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（５）が入力されるため、図１の下から５行目の画素行のシフトスイッチＱ_{ａｄｄｒｅｓｓ}（ｘ，５）がＯＮとなり、光の入射に応じてホトダイオードＰＤ（ｘ，５）に蓄積された電荷が、アンプＡＭＰ（ｘ、５）で増幅され、ビデオラインＬ_ｎに電圧として出力され、ホールド回路Ｈ（１）〜Ｈ（９）に保持される。続いて、時刻ｔ_７〜ｔ_８では、ハイレベルの第５リセット信号Ｖ_{ｒｅｓｅｔ}（５）が入力されるため、リセットスイッチＱ_{ｒｅｓｅｔ}（ｘ，５）がＯＮとなり、ホトダイオードＰＤ（ｘ、５）に蓄積された電荷がリセットされる。時刻ｔ_８〜ｔ_９では、列選択回路１３から、ハイレベルの第２シフト信号（水平）Ｈ_{ｓｈｉｆｔ}（２）が、画素列の４列目のスイッチＱ（４）、画素列の５列目のスイッチＱ（５）、画素列の６列目のスイッチＱ（６）に同時に入力されるため、ホールド回路Ｈ（４）、Ｈ（５）、Ｈ（６）に蓄積された画素Ｐ（４，５）、Ｐ（５，５）、Ｐ（６，５）の電荷が、それぞれ処理回路ＰＵ１、ＰＵ２、ＰＵ３に入力される。

時刻ｔ_１０〜ｔ_１１では、行選択回路１２から、ハイレベルの第６シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（６）が入力されるため、図１の下から６行目の画素行のシフトスイッチＱ_{ａｄｄｒｅｓｓ}（ｘ，６）がＯＮとなり、光の入射に応じてホトダイオードＰＤ（ｘ，６）に蓄積された電荷が、アンプＡＭＰ（ｘ、６）で増幅され、ビデオラインＬ_ｎに電圧として出力され、ホールド回路Ｈ（１）〜Ｈ（９）に保持される。続いて、時刻ｔ_１１〜ｔ_１２では、ハイレベルの第６リセット信号Ｖ_{ｒｅｓｅｔ}（６）が入力されるため、リセットスイッチＱ_{ｒｅｓｅｔ}（ｘ，６）がＯＮとなり、ホトダイオードＰＤ（ｘ、６）に蓄積された電荷がリセットされる。時刻ｔ_１２〜ｔ_１３では、列選択回路１３から、ハイレベルの第２シフト信号（水平）Ｈ_{ｓｈｉｆｔ}（２）が、画素列の４列目のスイッチＱ（４）、画素列の５列目のスイッチＱ（５）、画素列の６列目のスイッチＱ（６）に同時に入力されるため、ホールド回路Ｈ（４）、Ｈ（５）、Ｈ（６）に蓄積された画素Ｐ（４，６）、Ｐ（５，６）、Ｐ（６，６）の電荷が、それぞれ処理回路ＰＵ１、ＰＵ２、ＰＵ３に入力される。

上述のように、本固体撮像装置は、Ｎ個の画素列に、列選択回路１３の選択によってＯＮするスイッチＱ（４）、Ｑ（５）、Ｑ（６）を介して、それぞれ接続されたＮ個の処理回路ＰＵ１，ＰＵ２，ＰＵ３を備えている。ｎ番目の処理回路ＰＵ１（ＰＵ２，ＰＵ３）は、個々の撮像ブロックＢ１，Ｂ２，Ｂ３におけるｎ番目の画素列Ｎ１（Ｎ２，Ｎ３）に、スイッチＱ（１）〜Ｑ（９）を介して全て接続可能とされている。また、Ｎ個の処理回路ＰＵ１，ＰＵ２，ＰＵ３は、行選択回路１２及び列選択回路１３によって選択された画素列毎の信号からディジタルビデオ信号を生成している。

上述の固体撮像装置によれば、ｎ番目の処理回路（例えば、ＰＵ１とする）には、個々の撮像ブロックＢ１，Ｂ２，Ｂ３におけるｎ番目の画素列（Ｎ１）がスイッチＱ（１），Ｑ（４），Ｑ（７）を介して全て接続可能とされているので、部分読み出し領域Ｒが小さい場合においても、隣接する画素列Ｎ２からの信号は、異なる処理回路ＰＵ２で別々に処理される。しかも、画像データ演算部１０によって、読み出す領域を部分読み出し領域Ｒに制限しているので、更に高速な撮像を行うことが可能となる。

また、上述の固体撮像装置は、個々の画素列Ｎ１，Ｎ２，Ｎ３にそれぞれ接続された複数のホールド回路Ｈ（１）〜Ｈ（９）を備えており、上記スイッチＱ（１）〜Ｑ（９）は、列選択回路１３にタイミング発生回路１１から入力される制御信号に同期して、画素列毎の個々のホールド回路Ｈ（１）〜Ｈ（９）に蓄積された電荷を、個々の画素列Ｎ１，Ｎ２，Ｎ３に対応する処理回路ＰＵ１，ＰＵ２，ＰＵ３に接続しており、各画素行毎の信号は一旦はホールド回路（１）〜Ｈ（９）に蓄積されるが、スイッチを制御信号Ｑ（１）〜Ｑ（９）によって接続することで、画素行毎に蓄積された電荷を、画素列Ｎ１，Ｎ２，Ｎ３毎に処理回路ＰＵ１，ＰＵ２，ＰＵ３へと転送することができる。

図４は、１つの撮像ブロックを８つの画素列からなることとし、６４の撮像ブロックＢｋ（ｋ＝１〜６４）を備え（Ｋ＝６４）、垂直方向の画素列が５１２画素を有し、水平方向の画素列が512画素を有する固体撮像装置を示す。なお、各撮像ブロックＢ１，Ｂ２，・・・，Ｂ６４におけるｎ番目の画素列毎に、ｎ番目の処理回路ＰＵｎが接続されている（ｎ＝１〜６４）。列選択回路１３によって制御されるスイッチ群Ｑ（１）〜Ｑ（Ｎ×Ｋ）と、撮像領域との間には、ホールド回路群Ｈ（１）〜Ｈ（Ｎ×Ｋ）が介在している。スイッチ群Ｑ（１）〜Ｑ（Ｎ×Ｋ）、ホールド回路群Ｈ（１）〜Ｈ（Ｎ×Ｋ）は、上述のスイッチ群Ｑ（１）〜Ｑ（９）及びホールド回路群Ｈ（１）〜Ｈ（９）に対応するものである。この固体撮像装置で部分読み出しの動作を以下に説明する。ここでは、画像データ演算部の出力に基づいて前回得た画像から、５１２×５１２の画素全体の内、周辺10行と10列だけを除いた中央の４９２×４９２の画素の部分読み出しを行うことを選択してタイミング発生回路がそれに必要な制御信号を行選択回路１２と列選択回路１３に供給することとする。

図５は、画素Ｐ（ｘ，ｙ）の詳細な回路図である。

なお、以下の説明において、スイッチとは電界効果トランジスタを示すこととする。

画素Ｐ（１，１）は、ホトダイオードＰＤ（１）のカソードと、リセット電位Ｖｒ１との間に直列に介在する転送スイッチＱ_{ｔｒａｎｓ}（１）、リセットスイッチＱ_{ｒｅｓｅｔ}（１）を備えている。転送スイッチＱ_{ｔｒａｎｓ}（１）の上流端は、ホールドスイッチＱ_ｈｏｌｄ（１）を介して、増幅トランジスタＱ _ａｍｐ（１）のゲートに入力されている。増幅トランジスタＱ _ａｍｐ（１）とビデオラインＬ_１との間には、アドレススイッチＱ_{ａｄｄｒｅｓｓ}（１）が介在している。

転送スイッチＱ_{ｔｒａｎｓ}（１）のゲートには、転送信号Ｖ_{ｔｒａｎｓ}（１）が入力され、リセットスイッチＱ_{ｒｅｓｅｔ}（１）のゲートには、リセット信号Ｖ_{ｒｅｓｅｔ}（１）が入力される。また、ホールドスイッチＱ_ｈｏｌｄ（１）のゲートにはホールド信号Ｖ_ｈｏｌｄ（１）が入力される。アドレススイッチＱ_{ａｄｄｒｅｓｓ}（１）のゲートにはアドレス信号Ｖ_{ａｄｄｒｅｓｓ}（１）が入力される。なお、アドレス信号Ｖ_{ａｄｄｒｅｓｓ}（１）は第１シフト信号（垂直）Ｖ_{ｓｈｉｆｔ}（１）と表記することもできる。

画素Ｐ（１，２）の構成は、各要素の数字が「２」となるのみで、構成は画素Ｐ（１，１）と同一である。

図６は、各信号を生成するための行選択回路１２の回路図である。図７は、各信号のタイミングチャートである。この図は、垂直方向の上下１０行づつを除いた中央４９２行の部分読み出しを達成するためのものである。

各行毎にシフトレジスタＳ１，Ｓ２・・・が設けられており、各シフトレジスタは、セット入力端子ＳＴ、リセット入力端子ｒｓｔ、クロック入力端子ＣＬＫと、出力端子Ｑを備えている。リセット入力端子は接地電位に接続されている。シフトレジスタＳ１のセット入力端子ＳＴにはスタート信号Ｖ_ｓｔが入力され、シフトレジスタＳ１の出力端子Ｑからの出力shiftout１が、シフトレジスタＳ２のセット入力端子ＳＴに入力されるというように、各シフトレジスタのセット入力端子には一つ前のシフトレジスタの出力端子Ｑからの出力が順次入力される。タイミング発生回路１１から発生したＶ_{ｒｅｓｅｔ}、Ｖ_{ｔｒａｎｓ}、Ｖ_ｈｏｌｄ、Ｖ_{ａｄｄｒｅｓｓ}は、第１画素Ｐ（１，１）読み出し時の所定のタイミングで、それぞれＶ_{ｒｅｓｅｔ}（１）、Ｖ_{ｔｒａｎｓ}（１）、Ｖ_ｈｏｌｄ（１）、Ｖ_{ａｄｄｒｅｓｓ}（１）として、スイッチＱＡ１，ＱＢ１，ＱＣ１，ＱＤ１をＯＮし、上述の各スイッチに入力される。この所定のタイミングは、タイミング発生回路１１で生成されたｓ-ｍｏｄｅ信号とスタート信号Ｖ_ｓｔによって決定され、第１行目の画素の読み出しが終了したら、第２行目の画素の読み出しへと順次移行する。なお、図７中、（Ｖ_{ｓｈｉｆｔ}）で示される数字は、読み出し中の画素行を示し、（Ｈ_{ｓｈｉｆｔ}）で示される数字は、読み出し中の画素列を示す。

ｓ-ｍｏｄｅ信号は、スタート信号Ｖ_ｓｔがシフトレジスタＳ１に入力されたときの出力と共にＮＯＲ回路（ＮＯＲ１）に入力される。なお、２行目の読み出しの場合には、これらの信号はＮＯＲ回路（ＮＯＲ２）に入力される。この図は、５１２×５１２の全画素で各ホトダイオードＰＤ（ｘ、ｙ）に蓄積した電荷を同時にホールドするグローバルシャッターモードで動作する例であり、ｓ-ｍｏｄｅ信号をハイレベルとしておくことで、Ｖ_{ｒｅｓｅｔ}、Ｖ_{ｔｒａｎｓ}、Ｖ_ｈｏｌｄの信号を全画素一斉に供給することができる。これにより、ホトダイオードＰＤ（ｘ、ｙ）に蓄積された電荷を増幅トランジスタＱ_ａｍｐ（ｘ，ｙ）のゲートに全画素に渡って同一のタイミングで転送、蓄積しておくことが可能となる。

実際の動作としては次のようになる。ｓ＿ｍｏｄｅ信号をハイレベルとして、全行に渡ってＶ_{ｒｅｓｅｔ}、Ｖ_{ｔｒａｎｓ}、Ｖ_ｈｏｌｄの信号が入力されるようにしておく。Ｖ_{ｒｅｓｅｔ}、Ｖ_{ｔｒａｎｓ}、Ｖ_ｈｏｌｄ、Ｖ_{ａｄｄｒｅｓｓ}の全ての信号がローレベルの時に、Ｖ_{ｒｅｓｅｔ}をハイレベルとしてＶ_ｈｏｌｄをハイレベルとすることにより、増幅トランジスタのゲートの電荷がリセットされる。Ｖ_ｈｏｌｄをローレベルとし、Ｖ_{ｒｅｓｅｔ}をローレベルとした後、Ｖ_{ｔｒａｎｓ}をハイレベルとしてＶ_ｈｏｌｄをハイレベルとすることで、ホトダイオードＰＤ（ｘ、ｙ）に蓄積された電荷が増幅トランジスタのゲートに転送される。その後、Ｖ_ｈｏｌｄをローレベルにしてＶ_{ｔｒａｎｓ}をローレベルにした後、Ｖ_{ｔｒａｎｓ}とＶ_{ｒｅｓｅｔ}をハイレベルにして、ホトダイオードＰＤ（ｘ、ｙ）に蓄積された電荷をリセットした後、Ｖ_{ｔｒａｎｓ}とＶ_{ｒｅｓｅｔ}をローレベルにして次の蓄積を開始する。

ここでｓ-ｍｏｄｅ信号をローレベルに戻すことにより、全画素に渡って、ホトダイオードＰＤ（ｘ、ｙ）に蓄積されていた電荷は、各画素の増幅トランジスタのゲートに転送、保持された状態で、ホトダイオードでは次の蓄積が開始されており、全画素での蓄積の開始、終了が同時に行われるグローバルシャッターモードの動作が実現される。以後は、増幅トランジスタのゲートに保持されている電荷を読みたい画素のみを選択して読み出すことになる。

シフトレジスタＳ１，Ｓ２・・・のクロック入力端子ＣＬＫにはタイミング発生回路１１で生成される垂直クロック信号Ｖ_ｃｌｋが入力されている。スタート信号Ｖ_ｓｔがシフトレジスタＳ１のセット入力端子に入力され，シフトレジスタＳ１の出力端子Ｑからの出力shiftout１がシフトレジスタＳ２のセット入力端子に入力されるように、各シフトレジスタのセット入力端子に一つ前のシフトレジスタの出力端子Ｑからの出力が順次入力されると、各行の画素に蓄積された電荷の読み出しが開始されるが、Ｖ_{ａｄｄｒｅｓｓ}はローレベルとしておき、垂直クロック信号Ｖ_ｃｌｋは周期を長くしておくことで、最初の１０行は信号の読み飛ばしを行う。

その後、１１行目の画素からＶ_{ａｄｄｒｅｓｓ}をハイレベルとして蓄積電荷を増幅することにより得られた電圧をホールド回路に一度転送した上で、Ｖ_{ｒｅｓｅｔ}、Ｖ_ｈｏｌｄもハイレベルとして、増幅トランジスタのゲートの電荷をリセットした後、Ｖ_ｈｏｌｄをローレベルとして、Ｖ_{ｒｅｓｅｔ}をローレベルに戻して、リセット後の電圧もホールド回路に送り、蓄積した電荷を増幅することにより得られた電圧と、増幅トランジスタのゲートの電荷をリセットした時の増幅トランジスタから出力される電圧の2種類の電圧をホールド回路に入力する。ホールド回路ではノイズ分を差し引いて減らすためのＣＤＳ回路でこの2種類の電圧の差を演算し、保持する。垂直クロック信号Ｖ_ｃｌｋの周期を短くして５１２画素分の電荷をホールド回路に蓄積し、続いて、タイミング発生回路１１で生成された画素列読み出しスタート信号Ｈ_ｓｔを列選択回路１３に入力することで、タイミング発生回路１１で生成された水平クロック信号Ｈ_ｃｌｋに同期して、５１２画素分のホールド回路に蓄積された電荷の内、選択された部分読み出し領域Ｒに当たる画素分が８個の処理回路から読み出されて画像データ演算部へ入力される。この動作は図８，９，１０を使って後述する。なお、５０３行目の画素行から以後の１０行は、垂直クロック信号の周期を短くして、同様に信号の読み飛ばしを行う。

すなわち、垂直クロック信号の周期を短くすることで、不要な画素行の読み出し時間を短縮しており、この不要な画素行の読み出し期間では、アドレス信号Ｖ_{ａｄｄｒｅｓｓ}を入力せず、すなわち、ビデオ信号は出力されない。

図８は、ホールド回路群Ｈ（１）〜Ｈ（Ｎ×Ｋ）に蓄積された電荷を読み出すためのスイッチ群Ｑ（１）〜Ｑ（Ｎ×Ｋ）の回路図である。ビデオラインＬ_１，Ｌ_２，Ｌ_３・・・Ｌ_Ｎ×Ｋ毎にスイッチＱ（１），Ｑ（２），Ｑ（３）・・・Ｑ（Ｎ×Ｋ）が接続されている。１つの撮像ブロックのスイッチ群には、Ｈ_{ｓｈｉｆｔ}信号が入力され、Ｈ_{ｓｈｉｆｔ}信号がハイレベルの時に、ホールド回路に蓄積された電荷が読み出される。

図９は、各信号を生成するための列選択回路１３の回路図である。図１０は、各信号のタイミングチャートである。この図は、水平方向の左右にそれぞれ１０列ずつを除いた中央４９２列のみの部分読み出しを達成するためのものである。この図では、図7のｓ-ｍｏｄｅ信号がローレベルになってから水平スタート信号Ｈ_ｓｔがハイレベルとなり、以後水平の読み出しが行われるタイミングのみを示す。

シフトレジスタＳ１０、Ｓ２０、Ｓ３０・・・が、撮像ブロックに対応して設けられている。各シフトレジスタは、セット入力端子ＳＴ、リセット入力端子ｒｓｔ、クロック入力端子ＣＬＫと、Ｑ出力端子を備えている。クロック入力端子ＣＬＫには、水平クロック信号Ｈｃｌｋが入力される。

タイミング発生回路では、６４撮像ブロック中の所望の読み出し開始番号の画素に対応して、水平読み出し用のスタート信号Ｈｓｔを発生し、６ビットのデコーダ（０ｃｈ〜６３ｃｈ）Ｄに入力する。デコーダＤは、２値入力端子ｄｉｈ０、ｄｉｈ１、ｄｉｈ２、ｄｉｈ３、ｄｉｈ４、ｄｉｈ５を備えている。デコーダ出力端子１，２，３・・・と各セット入力端子ＳＴとの間には、ＮＡＮＤ回路とＮＯＴ回路が介在している。

デコーダＤは、タイミング発生回路１１で生成したＨ_ｓｔや２値入力に応じて、所望の撮像ブロックへ入力されるＨ_{ｓｈｉｆｔ}信号がハイレベルとなる信号を生成する。スタート信号Ｈ_ｓｔと、撮像ブロック特定信号ｄｉｈ０、ｄｉｈ１、ｄｉｈ２、ｄｉｈ３、ｄｉｈ４、ｄｉｈ５の入力によって、指定された撮像ブロックの画素列の信号が読み出される。デコーダ出力端子０に対応して発生するＨ_{ｓｈｉｆｔ}（１）信号は、ハイレベルの時にスイッチＱ（１）〜Ｑ（８）をＯＮし、デコーダ出力端子１に対応して発生するＨ_{ｓｈｉｆｔ}（２）信号は、ハイレベルの時にスイッチＱ（９）〜Ｑ（１６）をＯＮする。

各シフトレジスタＳ１０、Ｓ２０、Ｓ３０のリセット端子ｒｓｔには、タイミング発生回路１１で生成されたオールリセット信号Ｈ_{ｓｈｉｆｔ-ｒｅｓｅｔ}を入力することができ、Ｈ_{ｓｈｉｆｔ-ｒｅｓｅｔ}がハイレベルの場合には、ホールド回路に蓄積された電荷の読み出しを終了し、部分読み出しを高速に行っている。このように図７と図１０の両手法を適用することにより、５１２×５１２画素信号を周辺１０行と１０列ずつを除いた中央４９２×４９２画素の部分信号読み出しを達成できる。

なお、上述の例では、部分読み出し領域Ｒは、前回の画像に基づいて画像データ演算部が決定し、必要な制御信号をタイミング発生回路が発生したが、これは特願２００３−１８９１８１に示される撮像装置（プロファイルイメージャと呼ばれている）のプロファイル検出機能から得られる情報に基づいて決定してもよく、ホールド回路やフレームメモリ等に蓄積された画像に基づいて決定してもよい。また、部分読み出し領域Ｒを決定するために基づくものは蓄積された画像に限る必要はなく、全画素の内の一部分のみを読み出すように選択する信号を、画像データ演算部の代わりに外から与えても良い。こうすることで、読み出す部分と画素数を外部より入力する信号により変えて、画素数は少なくて良いのでとにかく高速で撮像したい場合や、画角の一部分のみに絞って読み出したい場合など様々な場合に対応可能な固体撮像装置が実現できる。

本発明は、固体撮像装置に利用することができる。

実施の形態に係る固体撮像装置のブロック図である。 各画素列を構成する各画素Ｐ（ｘ，ｙ）の詳細構成を示す図である。 図１に示した固体撮像装置のタイミングチャートである。 実施の形態に係る固体撮像装置の回路図である。 画素Ｐ（ｘ，ｙ）の詳細な回路図である。 各信号を生成するための行選択回路１２の回路図である。 各信号のタイミングチャートである。 ホールド回路群Ｈ（１）〜Ｈ（Ｎ×Ｋ）に蓄積された電荷を読み出すためのスイッチ群Ｑ（１）〜Ｑ（Ｎ×Ｋ）の回路図である。 各信号を生成するための列選択回路１３の回路図である。 各信号のタイミングチャートである。

符号の説明

ＡＤＣ１，ＡＤＣ２，ＡＤＣ３…変換器、１０…画像データ演算部、１１…タイミング発生回路、１２…行選択回路…、１３…列選択回路、ＡＭＰ…アンプ、Ｂ１，Ｂ２，Ｂ３……撮像ブロック、Ｈ…ホールド回路、ＰＤ…ホトダイオード、ＰＵ１，ＰＵ２，ＰＵ３…処理回路。

Claims (2)

1. Ｎ個の画素列が隣接して並んでなる撮像ブロックが、Ｋ個並んでなる撮像領域を有する固体撮像装置において、
   入力されるディジタルビデオ信号に応じて部分読み出し領域を指定する画像データ演算部と、
   前記部分読み出し領域に対応する画素行を選択する行選択回路と、
   前記部分読み出し領域に対応する画素列を選択する列選択回路と、
   前記画像データ演算部の出力に基づいて、前記行選択回路及び前記列選択回路に選択をさせる制御信号を発生するタイミング発生回路と、
   前記Ｎ個の画素列に、前記列選択回路の選択によってＯＮするスイッチを介して、それぞれ接続されたＮ個の処理回路と、
   を備え、
   ｎ番目の処理回路は、個々の前記撮像ブロックにおけるｎ番目の画素列に、前記スイッチを介して全て接続可能とされており、
   前記Ｎ個の処理回路は、前記行選択回路及び前記列選択回路によって選択された画素列毎の信号から前記ディジタルビデオ信号を生成し、
   個々の前記画素列にそれぞれ接続された複数のホールド回路を備え、
   前記スイッチは、前記列選択回路に前記タイミング発生回路から入力される前記制御信号に同期して、前記画素列毎の個々の前記ホールド回路に蓄積された電荷を、個々の画素列に対応する前記処理回路に接続する、
   ことを特徴とする固体撮像装置。
2. 個々の前記処理回路は、アンプとＡＤ変換器を接続してなることを特徴とする請求項１に記載の固体撮像装置。

Images