JPH06121237A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 複雑な回路を用いることなく低コストで、よ
り効果的なシェーディング補正の可能な信号処理手段を
備えた固体撮像装置を提供する。 【構成】 複数本の出力信号線８を有し、複数個の画素
信号を同時に読み出すようにした多線同時読み出し型固
体撮像素子を備え、該固体撮像素子から出力信号線８を
介して読み出された各暗時出力信号は加算回路９により
加算平均し、Ａ／Ｄコンバーター10でデジタル化してメ
モリー11に記憶する。メモリー11から読み出されたデジ
タル信号は、Ｄ／Ａコンバーター12でアナログ化されて
減算回路13に入力される。そして減算回路13において、
同じく出力信号線８を介して読み出された固体撮像素子
からの出力信号ＳＩＧ１〜ＳＩＧ４と減算処理が行われ
て、シェーディングの補正された出力信号ＳＩＧ１′〜
ＳＩＧ４′を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、効果的なシェーディ
ング補正を行うことが可能な固体撮像装置に関する。

【０００２】

【従来の技術】従来、固体撮像装置において、高フレー
ムレート撮像を行うとき、Ｘ−Ｙアドレス型の固体撮像
素子を用いた場合は、水平と垂直の走査周波数を大きく
する方法がとられている。しかしながら走査周波数にも
限界があるので、現在は、固体撮像素子からの信号の読
み出し方を工夫することが行われている。その中で、高
フレームレート撮像時においても素子の駆動周波数を低
減できる多線同時読み出し方式を採用した固体撮像素子
が注目を浴びている。

【０００３】多線同時読み出し方式には、次の２つの方
式がある。第１の方式は、水平方向に並ぶ複数個の画素
を同時に読み出す方式であり、第２の方式は、垂直方向
に並ぶ複数個の画素を同時に読み出す方式である。例え
ば、第２の方式として、撮像素子の受光エリアを垂直方
向に複数のブロックに分割し、選択されたブロック内の
画素信号を一斉に読み出す方法がある。

【０００４】次に、かかる多線同時読み出し方式の固体
撮像素子の構成例を図５に示す。この構成例は、16Ｈ×
16Ｖの画素アレイをもつ固体撮像素子で、21〜24は画素
ブロックであり、それぞれ16Ｈ×４Ｖの画素から構成さ
れている。25は画素ブロック走査回路、26は水平走査回
路、27は垂直走査回路、28は水平信号線選択トランジス
タ、29は出力信号線である。ここでは、共通ゲート電極
になっている水平信号線選択トランジスタ28に接続され
ている画素群を画素ブロックと呼ぶこととする。各画素
ブロック21〜24内の数字（１〜64）は画素番号を示す。

【０００５】このように構成された固体撮像素子は、画
素ブロック走査回路25からの選択信号により選択された
画素ブロック内の画素信号が、水平走査回路26からの信
号により水平信号線選択トランジスタ28を介して読み出
され、出力信号線29を通して出力信号ＳＩＧ１〜ＳＩＧ
４が得られるようになっている。このとき、水平信号線
選択トランジスタ28は画素ブロック走査回路25と同期し
て動作する垂直走査回路27からの信号により、制御され
るようになっている。図６に上記固体撮像素子から読み
出される１フレーム分の出力信号を模式的に示す。図６
において、数字１〜64は図５に示した固体撮像素子の各
画素ブロックにおける画素番号に相当する。

【０００６】また、一般に、固体撮像素子から読み出さ
れる信号には、素子のプロセス等に起因するシェーディ
ングが存在する。このシェーディングはプロセス技術の
進歩に伴い、将来は限りなく減少して行くものと予想さ
れるが、原理的になくすことは不可能である。このシェ
ーディングは画質を劣化させる大きな要因となるので、
何らかの手段を用いて補正する必要がある。

【０００７】図５に示した固体撮像素子に対するシェー
ディング補正手段としては、図７に示すような構成のも
のが知られている。図７において、29は固体撮像素子か
らの４本の出力信号線、30はＡ／Ｄコンバーター、31は
メモリー、32はＤ／Ａコンバーター、33は減算回路、34
はシェーディング補正後の信号の出力信号線である。

【０００８】次に、このように構成されたシェーディン
グ補正手段の動作について説明する。固体撮像素子から
各出力信号線29を介して読み出された信号ＳＩＧ１〜Ｓ
ＩＧ４の中のＳＩＧ１の暗時信号を、予めＡ／Ｄコンバ
ーター30を用いてデジタル化し、メモリー31に記憶して
おく。各出力信号線29は各減算回路33の各正転入力端子
に接続されており、各減算回路33の各反転入力端子は共
通に接続される。そして各反転入力端子には、メモリー
31から読み出されたデジタル信号がＤ／Ａコンバーター
32によりアナログ信号に変換されて入力され、シェーデ
ィングを補正するようになっている。なおメモリー31か
ら読み出すタイミングは、減算回路33の入力端子におい
て出力信号線29からの信号と同期するようになってい
る。

【０００９】以上の動作により、例えばＰＡＲＡＢＯＬ
Ａ波形とＳＡＷＴＯＯＴＨ波形などにより、外部で電気
的に補正信号を作るよりも効果的なシェーディング補正
を行うことができ、４個の信号毎に暗時信号をメモリー
に取り込む必要がなく、Ａ／Ｄコンバーター，メモリー
及びＤ／Ａコンバーターの数を削減でき、コストを低減
できるシェーディング補正手段となっている。

【００１０】

【発明が解決しようとする課題】しかしながら、図７に
示した従来のシェーディング補正手段においては、４個
の信号の中の１個の信号を用いて補正信号を形成してい
るので、４個の信号レベルが均一でない場合には、補正
誤差が偏り効果的な補正手段とはなり得ない。また、こ
のような補正手段においては、撮像素子及び回路のラン
ダム雑音がメモリーに記憶され、４個の信号から減算さ
れるので新たな雑音を付加してしまうことになる。この
対策としては、多数回加算による積分処理や巡回処理に
よりランダム雑音を平均化して抑圧した信号をメモリー
に記憶することが考えられる。

【００１１】この対策例を図８に示す。この対策例は、
図７に示したシェーディング補正手段の構成に、積分及
び除算処理回路を追加したものである。すなわち、Ａ／
Ｄコンバーター30からの信号とメモリー31から読み出さ
れた信号とを加算するための加算回路35を、Ａ／Ｄコン
バーター30とメモリー31との間に接続し、またメモリー
31とＤ／Ａコンバーター32との間に除算回路36を接続し
て構成する。

【００１２】このように構成したシェーディング補正手
段の動作としては、Ａ／Ｄコンバーター30までの動作
と、Ｄ／Ａコンバーター32以降の動作は、図７に示した
シェーディング補正手段の動作と同様である。よって、
ここでは、積分・除算処理部の動作について説明する。
Ａ／Ｄコンバーター30からの信号は、加算回路35により
メモリー31から読み出される信号と加算され、メモリー
31に再び記憶される。この動作が指定された回数だけ繰
り返された後に、最後にメモリー31に記憶されている信
号が読み出され、除算回路36により加算された回数で除
算されて、Ｄ／Ａコンバーター32に送られるようになっ
ている。

【００１３】しかしながら、例えば、８回加算による積
分処理を行い、その平均値を得る場合には、図７に示し
たシェーディング補正手段におけるメモリーの８倍のメ
モリー容量が必要になる。このように、ランダム雑音を
平均化する目的で多数回加算による積分処理を行うと、
必要となるメモリー等の数が増大し、回路も複雑となり
コストが高くなってしまうという欠点がある。

【００１４】本発明は、従来の多線同時読み出し型固体
撮像素子のシェーディング補正処理における上記問題点
を解決するためになされたもので、複雑な回路を用いる
ことなく低コストで、より効果的なシェーディング補正
の可能な信号処理手段を備えた固体撮像装置を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、複数本の出力信号線を有し、複
数個の画素信号を同時に読み出すようにした多線同時読
み出し型固体撮像素子と、該固体撮像素子の複数本の出
力信号線の中の少なくとも２本の出力信号線から出力さ
れる暗時出力信号を加算平均して１個の補正信号を形成
する手段とを備え、前記固体撮像素子の複数本の出力信
号線の各出力信号線に対して前記補正信号によりシェー
ディング補正を行うようにして固体撮像装置を構成する
ものである。

【００１６】このように構成した固体撮像装置において
は、多線同時読み出し型固体撮像素子から同時に読み出
される複数個の各出力信号に対して、その中の少なくと
も２個以上の暗時出力信号を加算平均して得られる１個
の補正信号によりシェーディング補正を行うようになっ
ているため、複雑な回路を用いることなく低コストで、
補正誤差を小さく抑えたシェーディング補正処理を行う
ことができる。

【００１７】

【実施例】次に実施例について説明する。図１は、本発
明に係る固体撮像装置の実施例における固体撮像素子部
分の構成を示す図である。この実施例においては、固体
撮像素子は16Ｈ×16Ｖの画素アレイを備えており、該画
素アレイは水平方向に４分割されて画素グループ１〜４
を構成している。そして各画素グループ１〜４は、それ
ぞれ４Ｈ×16Ｖの画素で形成されており、各画素グルー
プ内の数字１〜64は画素番号を示している。５は垂直走
査回路、６は水平走査回路、７は垂直信号線選択トラン
ジスタ、８は出力信号線であり、各画素グループ１〜４
の画素群に接続されている垂直信号線選択トランジスタ
７の各ゲート電極は共通に接続され、水平走査回路６に
より駆動されるように構成されている。

【００１８】このように構成された固体撮像素子におい
ては、各垂直走査回路５からの選択信号により選択され
た画素アレイの水平１ライン上の同一画素グループ内に
ある４画素の信号は、水平走査回路６からの信号により
駆動される垂直信号線選択トランジスタ７を介して出力
信号線８に同時に読み出され、出力信号ＳＩＧ１〜ＳＩ
Ｇ４が得られるようになっている。図２に、上記固体撮
像素子から読み出される１フレーム分の出力信号を模式
的に示す。なお図２において、各グループ内の数字１〜
64は各画素番号の画素出力信号を示している。

【００１９】次に図１に示した固体撮像素子からの出力
信号に含まれるシェーディングを補正する信号処理手段
を、図３のブロック構成図に基づいて説明する。図３に
おいて、８は固体撮像素子からの出力信号線であり、９
は加算回路で、各出力信号線８からの出力信号が入力さ
れている。10は加算回路９の出力信号をＡ／Ｄ変換する
Ａ／Ｄコンバーター、11はＡ／Ｄコンバーター10からの
デジタル信号を記憶するメモリー、12はメモリー11から
読み出された信号をＤ／Ａ変換するＤ／Ａコンバーター
である。13は減算回路で、その正転入力端子には出力信
号線８が接続され、反転入力端子は共通に接続され、Ｄ
／Ａコンバーター12からのアナログ信号が入力されるよ
うになっている。14は減算回路13からのシェーディング
補正された出力信号ＳＩＧ１′〜ＳＩＧ４′を出力する
出力信号線である。なお、加算回路９は、図４に示すよ
うに４個の抵抗15により簡単に実現することができる。

【００２０】このように構成されたシェーディング補正
信号処理手段においては、まず固体撮像素子から出力信
号線８を通して読み出された各暗時出力信号は加算回路
９により加算平均され、Ａ／Ｄコンバーター10によりデ
ジタル化され、メモリー11に記憶される。メモリー11か
ら読み出されたデジタル信号は、Ｄ／Ａコンバーター12
によりアナログ化されて減算回路13に入力され、該減算
回路13において同じく出力信号線８を介して読み出され
た固体撮像素子からの出力信号ＳＩＧ１〜ＳＩＧ４と減
算処理が行われて、シェーディングが補正された出力信
号ＳＩＧ１′〜ＳＩＧ４′が得られる。なおメモリー11
から読み出すタイミングは、減算回路13の入力端子にお
いて出力信号線８からの出力信号ＳＩＧ１〜ＳＩＧ４と
同期するように設定されている。

【００２１】上記構成のシェーディング補正手段におい
ては、加算平均した信号をＡ／Ｄコンバーター10でデジ
タル化することにより、ランダム雑音を抑圧した状態で
メモリー11に補正信号を記憶できるので、ランダム雑音
による新たな雑音付加を抑圧できる。また、４個の信号
レベルが均一でない場合でも、補正誤差を偏らせること
なく分散でき、しかも小さく抑えることができる。した
がって複雑な回路を用いることなく、従来よりも低コス
トで、且つ効果的なシェーディング補正を行うことがで
きる。

【００２２】このシェーディング補正は、多線同時読み
出し型固体撮像素子に対して有効な手段であり、もちろ
ん図５に示した画素アレイを垂直方向に分割した構成の
固体撮像素子に対しても適用可能である。また上記実施
例では、アナログ式の減算方式を示したが、デジタル式
の減算方式を用いることも可能であり、また上記実施例
では、４個の暗時信号を用いて補正信号を形成するよう
にしたものを示したが、４個の信号の中の２個又は３個
の暗時信号を加算平均して補正信号を形成することも可
能である。

【００２３】

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、多線同時読み出し型固体撮像素子から
同時に読み出される複数個の各出力信号に対して、その
中の少なくとも２個以上の暗時出力信号を加算平均して
得られる１個の補正信号によりシェーディング補正を行
うようにしたので、低コストで効果的なシェーディング
補正を行うことができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の実施例における固
体撮像素子を示す回路構成図である。

【図２】図１に示した固体撮像素子から読み出される１
フレーム分の出力信号を模式的に示す図である。

【図３】本発明の実施例におけるシェーディング補正信
号処理部の構成を示すブロック構成図である。

【図４】図３に示したシェーディング補正信号処理部に
おける加算回路の構成例を示す図である。

【図５】従来の固体撮像装置の構成例を示す図である。

【図６】図５に示した固体撮像素子から読み出される１
フレーム分の出力信号を模式的に示す図である。

【図７】従来のシェーディング補正手段の構成例を示す
図である。

【図８】従来のシェーディング補正手段の他の構成例を
示す図である。

【符号の説明】

１〜４ 画素ブロック ５ 垂直走査回路 ６ 水平走査回路 ７ 垂直信号線選択トランジスタ ８ 出力信号線 ９ 加算回路 10 Ａ／Ｄコンバーター 11 メモリー 12 Ｄ／Ａコンバーター 13 減算回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数本の出力信号線を有し、複数個の画
   素信号を同時に読み出すようにした多線同時読み出し型
   固体撮像素子と、該固体撮像素子の複数本の出力信号線
   の中の少なくとも２本の出力信号線から出力される暗時
   出力信号を加算平均して１個の補正信号を形成する手段
   とを備え、前記固体撮像素子の複数本の出力信号線の各
   出力信号線に対して前記補正信号によりシェーディング
   補正を行うように構成したことを特徴とする固体撮像装
   置。