JPH11284943A - 撮像装置 - Google Patents

撮像装置

Info

Publication number
JPH11284943A
JPH11284943A JP10083223A JP8322398A JPH11284943A JP H11284943 A JPH11284943 A JP H11284943A JP 10083223 A JP10083223 A JP 10083223A JP 8322398 A JP8322398 A JP 8322398A JP H11284943 A JPH11284943 A JP H11284943A
Authority
JP
Japan
Prior art keywords
signal
rearranging
digital image
memory
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10083223A
Other languages
English (en)
Inventor
Norihiko Nakano
憲彦 中野
Riyuushi Nishimura
龍志 西村
Hirotomo Sai
寛知 齋
Akihito Nishizawa
明仁 西沢
Hiroyuki Komatsu
裕之 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Ltd
Priority to JP10083223A priority Critical patent/JPH11284943A/ja
Publication of JPH11284943A publication Critical patent/JPH11284943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】撮像装置において、撮像手段から記録手段に保
存した映像信号の演算を行う際に、データ配列を変換す
ることにより、単一の演算手段で任意の撮像手段への対
応を行うこと。 【解決手段】光電変換手段と、駆動手段と、A/D変換
手段と、メモリ手段と、メモリコントロール手段と、信
号処理手段と、映像信号出力手段と、並べ替え・信号補
正処理手段を設け、上記メモリ手段に保持したデジタル
画像信号の並べ替えを行うことにより、上記光電変換手
段の出力フォーマットに左右されない信号処理を行うこ
とを可能とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は撮像装置に係り、特
に静止画撮像に好適な撮像装置に関する。
【0002】
【従来の技術】従来の撮像装置は、CCD(Charge Coup
led Device)等の撮像素子を用いて光電変換を行ない、
これにデジタル信号処理を施して所定のデジタル画像信
号を得るものである。静止画を撮像するための装置も開
発されており、例えば、「1995年 日本写真学会
ファインイメージシンポジウム予稿集」の第59頁から
62頁に記載されている。静止画の撮像装置では、画像
信号をメモリに記録し各処理を行っている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来技術においては、メモリコントロール手段が専用のハ
ードウェアで構成され自由度が少ないため、複数種類の
CCDに対応したり、新しい機能を追加する場合に所定
のフォーマットでの信号の入出力ができないという問題
点があった。
【0004】本発明は上記の点に鑑みなされたもので、
その目的とするところは、各種入出力フォーマットに対
応した撮像装置を提供することにある。
【0005】
【課題を解決するための手段】本発明は上記した目的を
達成するため、光電変換手段によって出力された画像信
号の並べ替えを行うことにより上記光電変換手段の出力
フォーマットに左右されず信号処理を行うように構成す
る。
【0006】従って、光学系によって結像された光信号
を電気信号に変換する複数の画素の配列を備えた光電変
換手段と、光電変換手段における露光と信号読み出しを
所定のタイミングで行なうための駆動手段と、光電変換
手段から出力されたアナログ画像信号を第1のデジタル
画像信号に変換するA/D変換手段と、A/D変換手段
が出力する第1のデジタル画像信号を記憶する第1のメ
モリ手段と、第1のメモリ手段の記憶動作の制御を行う
第1のメモリコントロール手段と、第1のメモリ手段に
記憶された第1のデジタル画像信号の出力を制御する第
2のメモリコントロール手段と、第2のメモリコントロ
ール手段に従って出力された第1のデジタル画像信号に
演算を行い、第2のデジタル画像信号を生成する信号処
理手段と、信号処理手段から出力された該第2のデジタ
ル画像信号を記憶する第2のメモリ手段と、第2のメモ
リ手段の記憶動作の制御を行う第3のメモリコントロー
ル手段と、第2のメモリ手段の第2のデジタル画像信号
の出力の制御を行う第4のメモリコントロール手段と、
第2のメモリ手段に記憶した第2のデジタル画像信号に
演算を行い、映像信号を出力する映像信号出力手段とを
有し、第1のメモリ手段に記憶された第1のデジタル画
像信号の並べ替えを行う並べ替え手段を設ける構成とす
る。あるいは、第2のメモリ手段に記憶された第2のデ
ジタル画像信号の並べ替えを行う並べ替え手段を設け
る。
【0007】
【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。
【0008】図1は、本発明の第1実施例に係る並べ替
え処理機能を備えた撮像装置のブロック図である。
【0009】図1において、1は並べ替え処理機能付き
の撮像装置で、光電変換部101と、駆動部102と、
A/D変換部103と、第1のメモリコントロール部1
04と、第1のメモリ部105と、第2のメモリコント
ロール部106と、信号処理部107と、第3のメモリ
コントロール部108と、第2のメモリ部109と、第
4のメモリコントロール部110と、映像信号出力部1
11と、並べ替え処理部112とを具備している。
【0010】光電変換部101は、撮影を行い、光の情
報を電気信号へと変換する。駆動部102は駆動パルス
を光電変換部101に出力し、所定のタイミングでの信
号の読み出しを行う。A/D変換部103は、光電変換
部101から出力されるアナログ信号を第1のデジタル
信号へと変換する。第1のメモリコントロール部104
は、A/D変換部103から出力される第1のデジタル
信号を第1のメモリ部105へ書き込みを行う。第1の
メモリ部105は第1のデジタル信号を記憶する。この
ような第1のメモリ部105には、既知の半導体メモ
リ、例えばSRAM,DRAM,SDRAM,Flash-Memoryなどを用いれ
ばよい。また、第1のメモリ部105がリフレッシュを
必要とするメモリの場合には、第1のメモリコントロー
ル部104もしくは第2のメモリコントロール部106
がリフレッシュを行う。第2のメモリコントロール部1
06は、第1のメモリ部105が記憶する第1のデジタ
ル信号を信号処理部107に出力する。信号処理部10
7は、第1のデジタル信号に対しフィルタ演算、マトリ
ックス演算、ガンマ補正、クリップ処理、コアリング処
理などの信号処理を行い、第2のデジタル信号を生成す
る。第3のメモリコントロール部108は、信号処理部
10から出力される第2のデジタル信号を第2のメモリ
部109へ書き込みを行う。このような第2のメモリ部
109にも、既知の半導体メモリ、例えばSRAM,DRAM,SD
RAM,Flash-Memoryなどを用いればよい。また第2のメモ
リ部109がリフレッシュを必要とするメモリの場合に
は、第3のメモリコントロール部108もしくは第4の
メモリコントロール部110がリフレッシュを行う。第
4のメモリコントロール部110は、第2のメモリ部1
09が記憶する第2のデジタル信号を映像信号出力部1
11や外部に出力する。映像信号出力部111は、第2
のデジタル信号に対し、同期信号、バースト信号の付加
や色信号の変調を行い映像信号を出力する。
【0011】上記した撮像装置において、並べ替え処理
部112は、第1のメモリ部の記憶する第1のデジタル
信号のデータの配列を変換する。
【0012】図2に、本実施例に用いる並べ替え処理機
能の処理例を示す。
【0013】図2の201(a)、201(b)、20
2(a)、202(b)は第1のメモリ部105上での
信号データの配列を表す。
【0014】201(a)は、光電変換部101にイン
ターレース読み出し方式のCCDを用い、A/D変換部
103からの出力データを第1のメモリコントロール部
104が第1のメモリ部105にノンインターレースで
書き込んだ時の第1のデジタル信号データの配列であ
り、垂直の有効画素数を964と仮定した場合である。
201(a)示されるようなデータ配列を第2のメモリ
コントロール部106がノンインターレースで読み出し
た場合、1ライン飛ばしとなり所定のフォーマットで信
号処理部に出力できない。よって、201(a)に示さ
れるデータ配列に対し、並べ替え処理部112は、20
1(b)に示されるようにデータ配列の並べ替えを行
う。第2のメモリコントロール部106は、201
(b)に示される並べ替えされたデータ配列をノンイン
ターレースで読み出しすることにより、所定のフォーマ
ットで信号処理部107に出力することが可能となる。
【0015】202(a)は、光電変換部101にノン
インターレース読み出し方式のCCDを用い、A/D変
換部103からの出力データを第1のメモリコントロー
ル部104が第1のメモリ部105に順次書き込んだ時
もしくは、光電変換部101にインターレース読み出し
方式のCCDを用い、A/D変換部103からの出力デ
ータを第1のメモリコントロール部104が第1のメモ
リ部105にインターレースで書き込んだ時の第1のデ
ジタル信号データの配列であり、垂直の有効画素数を9
64と仮定した場合である。202(a)示されるよう
なデータ配列を、第2のメモリコントロール部106が
インターレースで読み出した場合、1ライン飛ばしとな
り、所定のフォーマットで信号処理部に出力できない。
よって、202(a)に示されるデータ配列に対し、並
べ替え処理部112は、202(b)に示されるように
データ配列の並べ替えを行う。第2のメモリコントロー
ル部106は、202(b)に示される並べ替えされた
データ配列をインターレースで読み出しすることによ
り、所定のフォーマットで信号処理部107に出力する
ことが可能となる。
【0016】上記の並べ替え処理部112は、ハードウ
ェアとソフトウェアのどちらで構成されていてもよい。
並べ替え処理部112にマイコン等のソフトウェアを用
いた場合、自由度が高く、複数種類のCCDへの対応も
容易である。さらに、信号処理部107をハードウェア
処理で行い、並べ替え処理部112をソフトウェア処理
で行った場合、オールソフト処理に比べ高速かつオール
ハード処理に比べ自由度の高い信号処理を実現可能であ
る。また、第1のメモリ部105がリフレッシュを必要
とするメモリの場合には、並べ替え処理部112がリフ
レッシュを行ってもよい。
【0017】本実施例によれば、、メモリのデジタル信
号のデータの配列の並べ替えを行うことにより、光電変
換部の出力フォーマットやメモリコントロールの入出力
フォーマットに制限されることなく、信号処理を行うこ
とが可能となる。
【0018】第2の実施例のブロック図を図3に示す。
図1と同様の機能を有するものには同一の符合を付して
おり、説明を省略する。第2の実施例では、第1の実施
例のブロック図の並べ替え処理部112が、並べ替え・
信号補正処理部301から構成されている。
【0019】並べ替え・信号補正処理部301では、第
1のメモリ部105の記憶する第1のデジタル信号に対
し、上述した並べ替え処理部112が行うデジタル信号
のデータの配列の並べ替えと、信号の補正処理を行う。
信号の補正処理には、フリッカキャンセル演算、A/D
変換部103に依存するオフセット量の演算、光電変換
部101に依存する画素欠陥の補正、光電変換部101
のフィルタ配列による分光特性の補正を行うための輝度
マトリックス演算などがある。
【0020】上記の並べ替え・信号補正処理部301
は、ハードウェアとソフトウェアのどちらで構成されて
いてもよい。並べ替え・信号補正処理部301にマイコ
ン等のソフトウェアを用いた場合、自由度が高く、複数
種類のCCDへの対応も容易である。さらに、信号処理
部107をハードウェア処理で行い、並べ替え・信号補
正処理部301をソフトウェア処理で行った場合、オー
ルソフト処理に比べ高速かつオールハード処理に比べ自
由度の高い信号処理を実現可能である。また、第1のメ
モリ部105がリフレッシュを必要とするメモリの場合
には、並べ替え・信号補正処理部301がリフレッシュ
を行ってもよい。
【0021】本実施例によれば、、メモリのデジタル信
号のデータの配列の並べ替えと信号の補正処理を行うこ
とにより、より好適な信号処理を行うことが可能とな
る。
【0022】第3の実施例のブロック図を図4に示す。
図1と同様の機能を有するものには同一の符合を付して
おり、説明を省略する。第3の第1の実施例の並べ替え
処理部112がなく、並べ替え処理部401を構成要素
として持つ。
【0023】並べ替え処理部401は、第2のメモリ部
109の記憶する第2のデジタル信号のデータの配列の
並べ替えを行う。
【0024】図5に、本実施例に用いる並べ替え処理機
能の処理例を示す。
【0025】図5の501(a)、501(b)、50
2(a)、502(b)、503(a)、503(b)
は第2のメモリ部109上での信号データの配列を表
す。
【0026】第2のメモリ部109が501(a)に示
されるデータ配列を記憶している時、並べ替え処理部4
01は、501(b)に示されるようにデータ配列の並
べ替えを行う。これにより、第4のメモリコントロール
部110は所定のフォーマットでの信号出力が可能とな
る。
【0027】また、第2のメモリ部109が502
(a)に示されるデータ配列を記憶している時、並べ替
え処理部401は、502(b)に示されるようにデー
タ配列の並べ替えを行う。これにより、第4のメモリコ
ントロール部110はNTSCの映像信号に適したフォーマ
ットでの信号出力が可能となる。
【0028】また、第2のメモリ部109が503
(a)に示されるデータ配列を記憶している時、並べ替
え処理部401は、503(b)に示されるようにデー
タ配列の並べ替えを行う。これにより、第4のメモリコ
ントロール部110はNTSCの映像信号に適したフォーマ
ットでの信号出力が可能となる。
【0029】図6に、本実施例に用いる並べ替え処理機
能の処理例を示す。
【0030】図6の601(a)、601(b)、60
2(a)、602(b)は第2のメモリ部109上での
信号データを表す。
【0031】第2のメモリ部109が601(a)に示
される映像データを記憶している時、並べ替え処理部4
01は上記データ配列の並べ替えと同時に、601
(b)に示されるようにデータ形式の並べ替えを行う。
これにより、各種フォーマットの出力に対応可能とな
る。
【0032】また、第2のメモリ部109が602
(a)に示される映像データを記憶している時、並べ替
え処理部401は上記データ配列の並べ替えと同時に、
602(b)に示されるようにデータ形式の並べ替えを
行う。これにより、各種フォーマットの出力に対応可能
となる。また、第1、第2の実施例と同様に信号の補正
処理を行ってもよい。
【0033】上記の並べ替え処理部401は、ハードウ
ェアとソフトウェアのどちらで構成されていてもよい。
並べ替え処理部401にマイコン等のソフトウェアを用
いた場合、自由度が高く、各種出力フォーマットへの対
応も容易である。さらに、信号処理部107をハードウ
ェア処理で行い、並べ替え処理部401をソフトウェア
処理で行った場合、オールソフト処理に比べ高速かつオ
ールハード処理に比べ自由度の高い信号処理を実現可能
である。また、第2のメモリ部109がリフレッシュを
必要とするメモリの場合には、並べ替え処理部401が
リフレッシュを行ってもよい。
【0034】本実施例によれば、、メモリのデジタル信
号のデータ配列及び形式の並べ替えを行うことにより、
各種フォーマットに適した出力を行うことが可能とな
る。
【0035】第4の実施例のブロック図を図7に示す。
図1と同様の機能を有するものには同一の符合を付して
おり、説明を省略する。第4の実施例では、第1の実施
例の並べ替え処理部112が並べ替え・信号補正処理部
301から構成され、並べ替え処理部401を構成要素
として持つ。
【0036】本実施例では、上述した第1のメモリ部1
05の記憶する第1のデジタル信号のデータの配列の並
べ替えと信号の補正処理と、上述した第2のメモリ部1
09の記憶する第2のデジタル信号のデータの配列及び
形式の並べ替えを行う。
【0037】本実施例によれば、、メモリのデジタル信
号のデータの配列及び形式の並べ替えと信号の補正処理
を行うことにより、より好適な信号処理と各種フォーマ
ットに適した出力を行うことが可能となる。
【0038】第5の実施例のブロック図を図8に示す。
第5の実施例では、第4の実施例の第1のメモリコント
ロール部104と第2のメモリコントロール部106と
第3のメモリコントロール部108と第4のメモリコン
トロール部109が、1つのメモリコントロール部80
1で構成され、第1のメモリ部105と第2のメモリ部
109が、1つのメモリ部802で構成され、並べ替え
・信号補正処理部301と並べ替え処理部401が、1
つの並べ替え・信号補正処理部803で構成され、駆動
部102と信号処理部107と映像信号出力部111と
メモリコントロール部701が、1つの静止画像用信号
処理集積回路804に含まれる。
【0039】光電変換部101は、撮影を行い光の情報
を電気信号へと変換する。駆動部102は駆動パルスを
光電変換部101に出力し、所定のタイミングでの信号
読み出しを行う。A/D変換部103は、光電変換部1
01から出力されるアナログ信号を第1のデジタル信号
へと変換する。メモリコントロール部801は、A/D
変換部103から出力される第1のデジタル信号をメモ
リ部802へ書き込みを行う。メモリ部802は第1の
デジタル信号を記憶する。並べ替え・信号補正処理部8
03は、メモリ部802の記憶する第1のデジタル信号
の信号補正とデータ配列の並べ替えを行う。メモリコン
トロール部801は、メモリ部802が記憶する並べ替
え・信号補正された第1のデジタル信号を信号処理部1
07に出力する。信号処理部107は、並べ替え・信号
補正された第1のデジタル信号に対しフィルタ演算、マ
トリックス演算、ガンマ補正、クリップ処理、コアリン
グ処理などの信号処理を行い、第2のデジタル信号を生
成する。メモリコントロール部801は、信号処理部1
07から出力される第2のデジタル信号をメモリ部80
2へ書き込みを行う。メモリ部802は第2のデジタル
信号を記憶する。並べ替え・信号補正処理部803は、
メモリ部802の記憶する第2のデジタル信号のデータ
配列及び形式の並べ替えを行う。メモリコントロール部
801は、第2のメモリ部109が記憶する並べ替えさ
れた第2のデジタル信号を映像信号出力部111や外部
に出力する。映像信号出力部111は、並べ替えされた
第2のデジタル信号に対し、同期信号、バースト信号の
付加や色信号の変調を行い映像信号を出力する。また、
メモリ部802がリフレッシュを必要とするメモリの場
合には、メモリコントロール部801もしくは並べ替え
・信号補正処理部803がリフレッシュを行う。
【0040】上記の並べ替え・信号補正処理部803
は、専用ハードウェアと汎用マイコンのどちらで構成さ
れていてもよい。並べ替え・信号補正処理部803に汎
用マイコン等のソフトウェアを用いた場合、自由度が高
く、複数種類のCCDや各種フォーマットの出力への対
応も容易である。さらに、信号処理部107をハードウ
ェア処理で行い、並べ替え・信号補正処理部803をソ
フトウェア処理で行った場合、オールソフト処理に比べ
高速かつオールハード処理に比べ自由度の高い信号処理
を実現可能である本実施例によれば、、メモリのデジタ
ル信号のデータの配列及び形式の並べ替えと信号の補正
処理を行うことにより、より好適な信号処理と各種フォ
ーマットに適した出力をより少ない部品数で行うことが
可能となる。
【0041】
【発明の効果】以上のように本発明によれば、並べ替え
処理機能を備えた撮像装置において、メモリに記憶した
データの並べ替えを行うことが可能である。このことに
より、各種フォーマットに対応した入出力が可能とな
る。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る並べ替え処理機能を
備えた撮像装置のブロック図である。
【図2】本発明の第1実施例に係る並べ替え処理機能を
説明するための図である。
【図3】本発明の第2実施例に係る並べ替え・信号補正
処理機能を備えた撮像装置のブロック図である。
【図4】本発明の第3実施例に係る並べ替え処理機能を
備えた撮像装置のブロック図である。
【図5】本発明の第3実施例に係る並べ替え処理機能を
説明するための図である。
【図6】本発明の第3実施例に係る並べ替え処理機能を
説明するための図である。
【図7】本発明の第4実施例に係る並べ替え・信号補正
処理機能を備えた撮像装置のブロック図である。
【図8】本発明の第5実施例に係る並べ替え・信号補正
処理機能を備えた撮像装置のブロック図である。
【符号の説明】
1 撮像装置 101 光電変換部 102 駆動部 103 A/D変換部 104 第1のメモリコントロール部 105 第1のメモリ部 106 第2のメモリコントロール部 107 信号処理部 108 第3のメモリコントロール部 109 第2のメモリ部 110 第4のメモリコントロール部 111 映像信号出力部 112 並べ替え処理部 301 並べ替え・信号補正処理部 401 並べ替え処理部 801 メモリーコントロール部 802 メモリ部 803 並べ替え・信号補正処理部 804 静止画像用信号処理集積回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 龍志 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 齋 寛知 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 西沢 明仁 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 小松 裕之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内

Claims (30)

    【特許請求の範囲】
  1. 【請求項1】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段の出力するアナログ画像信号をデジタル
    画像信号に変換するA/D変換手段と、 該A/D変換手段から出力された該デジタル画像信号の
    並べ替えを行う並べ替え手段と、 該並べ換え手段によって並べ替えられたデジタル画像信
    号を演算する信号処理手段とを有することを特徴とする
    撮像装置。
  2. 【請求項2】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段の出力するアナログ画像信号をデジタル
    画像信号に変換するA/D変換手段と、 該A/D変換手段から出力された該デジタル画像信号を
    保持するメモリ手段と、 該メモリ手段に保持された該デジタル画像信号の並べ替
    えを行う並べ替え手段と、 該並べ換え手段によって並べ替えられ、該メモリ手段に
    保持されたデジタル画像信号を演算する信号処理手段と
    を有すること特徴とする撮像装置。
  3. 【請求項3】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段における露光と信号読み出しを所定のタ
    イミングで行なうための駆動手段と、 該光電変換手段から出力されたアナログ画像信号を第1
    のデジタル画像信号に変換するA/D変換手段と、 該A/D変換手段が出力する該第1のデジタル画像信号
    を記憶する第1のメモリ手段と、 該第1のメモリ手段の記憶動作の制御を行う第1のメモ
    リコントロール手段と、 該第1のメモリ手段に記憶された該第1のデジタル画像
    信号の並べ替えを行う並べ替え手段と、 該並べ換え手段により並べ換えられ、該第1のメモリ手
    段に記憶された第1のデジタル画像信号の出力を制御す
    る第2のメモリコントロール手段と、 該第2のメモリコントロール手段に従って出力された第
    1のデジタル画像信号に演算を行い、第2のデジタル画
    像信号を生成する信号処理手段と、 該信号処理手段から出力された該第2のデジタル画像信
    号を記憶する第2のメモリ手段と、 該第2のメモリ手段の記憶動作の制御を行う第3のメモ
    リコントロール手段と、 該第2のメモリ手段の該第2のデジタル画像信号の出力
    の制御を行う第4のメモリコントロール手段と、 該第2のメモリ手段に記憶した該第2のデジタル画像信
    号に演算を行い、映像信号を出力する映像信号出力手段
    とを有することを特徴とする撮像装置。
  4. 【請求項4】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段の出力するアナログ画像信号をデジタル
    画像信号に変換するA/D変換手段と、 該A/D手段から出力されたデジタル画像信号を演算す
    る信号処理手段と、 該信号処理手段から出力された信号を並べ換える並べ換
    え手段とを有することを特徴とする撮像装置。
  5. 【請求項5】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段の出力するアナログ画像信号をデジタル
    画像信号に変換するA/D変換手段と、 該A/D手段から出力されたデジタル画像信号を演算す
    る信号処理手段と、 該信号処理手段から出力された信号を保持するメモリ手
    段と、 該メモリ手段に保持された信号を並べ換える並べ換え手
    段とを有することを特徴とする撮像装置。
  6. 【請求項6】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段における露光と信号読み出しを所定のタ
    イミングで行なうための駆動手段と、 該光電変換手段から出力されたアナログ画像信号を第1
    のデジタル画像信号に変換するA/D変換手段と、 該A/D変換手段が出力する該第1のデジタル画像信号
    を記憶する第1のメモリ手段と、 該第1のメモリ手段の記憶動作の制御を行う第1のメモ
    リコントロール手段と、 該第1のメモリ手段に記憶された第1のデジタル画像信
    号の出力を制御する第2のメモリコントロール手段と、 該第2のメモリコントロール手段に従って出力された第
    1のデジタル画像信号に演算を行い、第2のデジタル画
    像信号を生成する信号処理手段と、 該信号処理手段から出力された該第2のデジタル画像信
    号を記憶する第2のメモリ手段と、 該第2のメモリ手段の記憶動作の制御を行う第3のメモ
    リコントロール手段と、 該第2のメモリ手段に記憶された該第2のデジタル画像
    信号の並べ替えを行う並べ換え手段と、 該並べ換え手段によって並べ換えられた該第2のメモリ
    手段に記憶された第2のデジタル画像信号の出力の制御
    を行う第4のメモリコントロール手段と、 該第4のメモリコントロール手段に従って出力された第
    2のデジタル画像信号に演算を行い、映像信号生成し、
    映像信号を出力する映像信号出力手段とを有することを
    特徴とする撮像装置。
  7. 【請求項7】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段の出力するアナログ画像信号をデジタル
    画像信号に変換するA/D変換手段と、 該A/D変換手段から出力された該デジタル画像信号の
    並べ替えを行う第1の並べ替え手段と、 該第1の並べ換え手段によって並べ替えられたデジタル
    画像信号を演算する信号処理手段と、 該信号処理手段から出力された信号を並べ替える第2の
    並べ替え手段とを有することを特徴とする撮像装置。
  8. 【請求項8】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段の出力するアナログ画像信号をデジタル
    画像信号に変換するA/D変換手段と、 該A/D変換手段から出力された該デジタル画像信号を
    保持する第1のメモリ手段と、 該第1のメモリ手段に保持された該デジタル画像信号の
    並べ替えを行う第1の並べ替え手段と、 該第1の並べ換え手段によって並べ替えられ、該第1の
    メモリ手段に保持されたデジタル画像信号を演算する信
    号処理手段と、 該信号処理手段から出力された信号を保持する第2のメ
    モリ手段と、 該第2のメモリ手段に保持された信号を並べ換える第2
    の並べ換え手段とを有すること特徴とする撮像装置。
  9. 【請求項9】光学系によって結像された光信号を電気信
    号に変換する複数の画素の配列を備えた光電変換手段
    と、 該光電変換手段における露光と信号読み出しを所定のタ
    イミングで行なうための駆動手段と、 該光電変換手段から出力されたアナログ画像信号を第1
    のデジタル画像信号に変換するA/D変換手段と、 該A/D変換手段が出力する該第1のデジタル画像信号
    を記憶する第1のメモリ手段と、 該第1のメモリ手段の記憶動作の制御を行う第1のメモ
    リコントロール手段と、 該第1のメモリ手段に記憶された該第1のデジタル画像
    信号の並べ替えを行う並べ替え手段と、 該並べ換え手段により並べ換えられ、該第1のメモリ手
    段に記憶された第1のデジタル画像信号の出力を制御す
    る第2のメモリコントロール手段と、 該第2のメモリコントロール手段に従って出力された第
    1のデジタル画像信号に演算を行い、第2のデジタル画
    像信号を生成する信号処理手段と、 該信号処理手段から出力された該第2のデジタル画像信
    号を記憶する第2のメモリ手段と、 該第2のメモリ手段の記憶動作の制御を行う第3のメモ
    リコントロール手段と、 該第2のメモリ手段に記憶された該第2のデジタル画像
    信号の並べ替えを行う第2の並べ換え手段と、 該第2の並べ換え手段によって並べ換えられた該第2の
    メモリ手段に記憶された第2のデジタル画像信号の出力
    の制御を行う第4のメモリコントロール手段と、 該第4のメモリコントロール手段に従って出力された第
    2のデジタル画像信号に演算を行い、映像信号生成し、
    映像信号を出力する映像信号出力手段とを有することを
    特徴とする撮像装置。
  10. 【請求項10】光学系によって結像された光信号を電気
    信号に変換する複数の画素の配列を備えたCCDと、 該光電変換部の出力するアナログ画像信号をデジタル画
    像信号に変換するA/D変換回器と、 該A/D変換器から出力された該デジタル画像信号の並
    べ替えを行う並べ替え処理部と、 該並べ換え処理部によって並べ替えられたデジタル画像
    信号を演算する信号処理部とを有する撮像装置であっ
    て、 該並べ換え処理部は、該信号処理部の出力した信号を並
    べ換えることを特徴とする撮像装置。
  11. 【請求項11】光学系によって結像された光信号を電気
    信号に変換する複数の画素の配列を備えたCCDと、 該光電変換手段から出力されたアナログ画像信号を第1
    のデジタル画像信号に変換するA/D変換器と、 該A/D変換器から出力すされた該第1のデジタル画像
    信号を保持するメモリと、 該メモリに保持された画像信号の並べ替えを行う並べ換
    え処理部と、 該メモリに保持された該第1のデジタル画像信号から第
    2のデジタル画像信号を生成する信号処理部とを有する
    撮像装置であって、 該メモリは、該信号処理部から出力された第2のデジタ
    ル画像信号を保持し、 該並べ換え処理部は、該信号処理部から出力されて該メ
    モリに記憶された第2のデジタル信号の並べ替えを行う
    ことを特徴とする撮像装置。
  12. 【請求項12】光学系によって結像された光信号を電気
    信号に変換する複数の画素の配列を備えたCCDと、 該CCDにおける露光と信号読み出しを所定のタイミン
    グで行なうための駆動回路と、 該CCDから出力されたアナログ画像信号を第1のデジ
    タル画像信号に変換するA/D変換器と、 該A/D変換器が出力する該第1のデジタル画像信号を
    記憶するメモリと、 該メモリの記憶動作と出力動作の制御を行うメモリコン
    トロール部と、 該メモリに記憶された該第1のデジタル画像信号の並べ
    替えを行う並べ替え処理部と、 メモリから出力された並べ換え処理後の第1のデジタル
    画像信号に演算を行い、第2のデジタル画像信号を生成
    する信号処理部と、 信号処理部から出力された信号に基づいて映像信号を出
    力する映像信号出力部とを有する撮像装置であって、 該メモリは、該信号処理部から出力された第2のデジタ
    ル画像信号を保持し、 該並べ換え処理部は、該信号処理部から出力されて該メ
    モリに記憶された第2のデジタル信号の並べ替えを行
    い、 前記駆動回路と前記メモリコントロール部と前記信号処
    理部と前記映像信号出力部とを単一の集積回路によって
    構成したことを特徴とする撮像装置。
  13. 【請求項13】前記並べ換え手段は、信号補正も行うこ
    と特徴とする請求項1乃至6に記載の撮像装置。
  14. 【請求項14】前記第1の並べ換え手段は、信号補正も
    行うこと特徴とする請求項7乃至9に記載の撮像装置。
  15. 【請求項15】前記並べ換え処理部は、信号補正も行う
    こと特徴とする請求項10乃至12に記載の撮像装置。
  16. 【請求項16】前記信号処理手段はハードウェア処理に
    よって処理を行い、前記並べ替え手段はソフトウェア処
    理によって処理を行うことを特徴とする請求項1乃至6
    に記載の撮像装置。
  17. 【請求項17】前記信号処理手段はハードウェア処理に
    よって処理を行い、前記第1の並べ替え手段はソフトウ
    ェア処理によって処理を行うことを特徴とする請求項7
    乃至9に記載の撮像装置。
  18. 【請求項18】前記信号処理部はハードウェア処理によ
    って処理を行い、前記並べ替え処理部はソフトウェア処
    理によって処理を行うことを特徴とする請求項10乃至
    12に記載の撮像装置。
  19. 【請求項19】前記並べ替え手段が行う信号の並べ替え
    処理は、インターレースの配列の信号をノンインターレ
    ースの配列の信号に並べ替える処理であることを特徴と
    する請求項1乃至6に記載の撮像装置。
  20. 【請求項20】前記第1の並べ替え手段が行う信号の並
    べ替え処理は、インターレースの配列の信号をノンイン
    ターレースの配列の信号に並べ替える処理であることを
    特徴とする請求項7乃至9に記載の撮像装置。
  21. 【請求項21】前記並べ替え処理部が行う信号の並べ替
    え処理は、インターレースの配列の信号をノンインター
    レースの配列の信号に並べ替える処理であることを特徴
    とする請求項10乃至12に記載の撮像装置。
  22. 【請求項22】前記並べ替え手段が行う信号の並べ替え
    処理は、ノンインターレースの配列の信号をインターレ
    ースの配列の信号に並べ替える処理であることを特徴と
    する請求項1乃至6に記載の撮像装置。
  23. 【請求項23】前記第1の並べ替え手段が行う信号の並
    べ替え処理は、ノンインターレースの配列の信号をイン
    ターレースの配列の信号に並べ替える処理であることを
    特徴とする請求項7乃至9に記載の撮像装置。
  24. 【請求項24】前記並べ替え処理部が行う信号の並べ替
    え処理は、ノンインターレースの配列の信号をインター
    レースの配列の信号に並べ替える処理であることを特徴
    とする請求項10乃至12に記載の撮像装置。
  25. 【請求項25】前記並べ替え手段が行う信号の並べ替え
    処理は、輝度信号と色信号を並べ替える処理であること
    を特徴とする請求項1乃至6に記載の撮像装置。
  26. 【請求項26】前記第1の並べ替え手段が行う信号の並
    べ替え処理は、輝度信号と色信号を並べ替える処理ある
    ことを特徴とする請求項7乃至9に記載の撮像装置。
  27. 【請求項27】前記並べ替え処理部が行う信号の並べ替
    え処理は、輝度信号と色信号を並べ替える処理であるこ
    とを特徴とする請求項10乃至12に記載の撮像装置。
  28. 【請求項28】前記並べ替え手段が行う信号の並べ替え
    処理は、インターレースの配列の信号をノンインターレ
    ースの配列の信号に並べ替える処理とノンインターレー
    スの配列の信号をインターレースの配列の信号に並べ替
    える処理と輝度信号と色信号を並べ替える処理との組み
    合わせであることを特徴とする請求項1乃至6に記載の
    撮像装置。
  29. 【請求項29】前記第1の並べ替え手段が行う信号の並
    べ替え処理は、インターレースの配列の信号をノンイン
    ターレースの配列の信号に並べ替える処理とノンインタ
    ーレースの配列の信号をインターレースの配列の信号に
    並べ替える処理と輝度信号と色信号を並べ替える処理と
    の組み合わせであることを特徴とする請求項7乃至9に
    記載の撮像装置。
  30. 【請求項30】前記並べ替え処理部が行う信号の並べ替
    え処理は、インターレースの配列の信号をノンインター
    レースの配列の信号に並べ替える処理とノンインターレ
    ースの配列の信号をインターレースの配列の信号に並べ
    替える処理と輝度信号と色信号を並べ替える処理との組
    み合わせであることを特徴とする請求項10乃至12に
    記載の撮像装置。
JP10083223A 1998-03-30 1998-03-30 撮像装置 Pending JPH11284943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10083223A JPH11284943A (ja) 1998-03-30 1998-03-30 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10083223A JPH11284943A (ja) 1998-03-30 1998-03-30 撮像装置

Publications (1)

Publication Number Publication Date
JPH11284943A true JPH11284943A (ja) 1999-10-15

Family

ID=13796328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10083223A Pending JPH11284943A (ja) 1998-03-30 1998-03-30 撮像装置

Country Status (1)

Country Link
JP (1) JPH11284943A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166267A (ja) * 2005-12-14 2007-06-28 Samsung Techwin Co Ltd 画素信号処理回路及び撮像装置
JP2008167386A (ja) * 2006-12-08 2008-07-17 Casio Comput Co Ltd 撮像装置及び撮像方法
JP2013118465A (ja) * 2011-12-02 2013-06-13 Fuji Mach Mfg Co Ltd 画素データ処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166267A (ja) * 2005-12-14 2007-06-28 Samsung Techwin Co Ltd 画素信号処理回路及び撮像装置
JP2008167386A (ja) * 2006-12-08 2008-07-17 Casio Comput Co Ltd 撮像装置及び撮像方法
JP2013118465A (ja) * 2011-12-02 2013-06-13 Fuji Mach Mfg Co Ltd 画素データ処理装置

Similar Documents

Publication Publication Date Title
JP2551629B2 (ja) 撮像装置
US7750957B2 (en) Pixel arranging apparatus, solid-state image sensing apparatus, and camera
JPH089269A (ja) 高感度テレビカメラ装置
US5150204A (en) Solid state image pickup having plural pixels arranged on plural lines
JPH11284943A (ja) 撮像装置
JP2000078596A (ja) ビデオカメラ
JP4132264B2 (ja) 画像信号処理回路
US6266101B1 (en) Y/C separator
JP4555642B2 (ja) 信号処理回路
JP2002290838A (ja) 映像信号処理方式及び撮像装置
JP3003760B2 (ja) 撮像装置
JP3581457B2 (ja) 撮像装置
JPS63123286A (ja) 電子スチルカメラ
JPH01114286A (ja) 映像信号のディジタル記憶装置
JPH07162874A (ja) 単板式高感度カラーカメラ装置
JP2001057654A (ja) 高感度撮像装置
JP3463695B2 (ja) 撮影装置
JPH04137888A (ja) 固体撮像素子及びその駆動方法
JP2000261817A (ja) 撮像装置
JPS6262689A (ja) 固体撮像素子
JPS62104290A (ja) 撮像装置
JPS59126377A (ja) 高速度撮像装置
JPH06121237A (ja) 固体撮像装置
JP2005006078A (ja) 撮像装置
JPH02137584A (ja) 撮像装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060512

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807