JP2551629B2

JP2551629B2 - 撮像装置

Info

Publication number: JP2551629B2
Application number: JP63151319A
Authority: JP
Inventors: 義弘戸高; 宅哉今出; 敏郎衣笠; 勝野田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-06-21
Filing date: 1988-06-21
Publication date: 1996-11-06
Anticipated expiration: 2011-11-06
Also published as: KR900001230A; US4963981A; JPH01319375A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は撮像装置に係り、特に電子的に画面をズーム
アツプするのに好適な信号処理機能を有した固体撮像素
子及びメモリとから成る撮像装置に関する。

〔従来の技術〕

固体撮像素子（以下、センサと称する）を用いたカメ
ラは、VTRと一体化されいわゆるビデオ一体化カメラと
して近年急速に普及しつつある。

この種のセンサとしてはCCD形,MOS形等があり、それ
ぞれの特徴を生かした製品作りを行ない市場に送り出さ
れている。MOS形センサとしては、宮沢．他による「TSL
固体撮像素子」1986年テレビジヨン学会全国大会,3−８
に開示されているものがある。詳細な説明は省くとし
て、その動作の概略を説明する。

第16図はMOS形センサの絵素構成を説明する模式図で
あつて、11はセンサ、115は絵素であり、Ｗはホワイト
の色フイルタ，（1,1）は１行１列目の素子であること
を表わしている。

その他の絵素も同様である。111,112,113,114は絵素
W,G（グリーン）,Cy（シアン）,Ye（イエロー）の各出
力を出力する端子である。

同図において、各絵素は図示しない走査回路,MOSスイ
ツチ等により２行同時に、インターレース走査をうけな
がら読み出される。例えば、最初のフイールドでは絵素
（1,1）と（2,1），（1,2）と（2,2），（1,3）と（2,
3）……と順次読み出され、次のフイールドでは絵素
（2,1）と（3,1），（2,2）と（3,2），（2,3）と（3,
3）……の順で読み出され、各出力端子111〜114から信
号を得る。このようにセンサの各絵素が順次読み出され
て２行同時インターレース走査が行なわれる。

CCD形センサについても同様に、各絵素をインターレ
ース走査して読み出す。これついては、例えば小池．他
による「２行読み出し方式CCD撮像素子」1984年テレビ
ジヨン学会全国大会,3−10では、２行を独立に読み出す
方式のCCD形センサについて、また石原．他による「高
性能インターライン転送方式CCDイメージセンサ」昭和5
4年９月27日テレビジヨン学会技術報告,ED462では、１
行インターレース走査を行なう方式のCCD形センサにつ
いて述べてある通りである。

〔発明が解決しようとする課題〕

上記した従来技術におけるセンサの走査順序は、テレ
ビのビーム走査に対応しており、光学系によつてセンサ
画上に結像された像をそのまま読み出してテレビのモニ
タ等に表示するのみであり、その一部分を拡大（ズーム
アツプ）して表示するようなことはできない。

ズームアツプするためには、光学系のズームアツプ機
構を用いるか、撮像信号（画像信号）を一旦メモリなど
に記載しておき、これの特定部分を読み出して拡大表示
する必要がある。しかし、光学系のズームアツプ機構
（ズームレンズ）によるものは、ビデオ一体形カメラな
どの装置の重量を大きくしてしまい、また瞬間的なズー
ムアツプが困難であり、コスト的にも難点がある。一
方、メモリを用いて純電子的にズームアツプを行うもの
は、例えば特開昭61−166279号公報に開示されている
が、この公報において、メモリとしてCCD遅延線を用い
るものでは、たとえば２倍拡大の場合、水平走査方向
（Ｈ方向）と垂直走査方向（Ｖ方向）に同一絵素情報を
２回（Ｈ方向,V方向合わせて４回）出力する方式であ
り、解像度が劣化する欠点がある。

なお、テレビジヨン学会編「テレビジヨン工学ハンド
ブツク」昭和44年版、オーム社発行、13−88に記載のよ
うに、撮像管の走査エリアを変更して電子ズームを行う
ようにする方法もあるが、この様なエリア変換は、固体
撮像素子では困難である。

本発明の目的は、画質の劣化をおさえて純電子的にズ
ームアツプを行うことのできる固体撮像素子を用いた撮
像装置を提供することにある。

〔課題を解決するための手段〕

上記目的は、固体撮像素子として２行同時読み出し形
センサを用い、各行に対応したメモリとその制御回路と
を設けメモリに記憶した信号を２行同時でかつ１行ずつ
更新して読み出す構成とすることによつて達成される。

〔作用〕

メモリは、制御回路によつて２行同時読み出し形セン
サが水平ラインを走査したときに生じる２行の出力信号
を、それぞれ別々に記憶した後、ズームアツプ信号とし
ては２行分の信号を各走査ラインとして読み出す。これ
によつて、上記センサの１回の読み出しで１フレーム分
の信号が得られるので、ズームアツプ時の垂直解像度の
劣化は抑制される。このことは、次のようにも説明され
る。

今、NTSC方式のセンサを考えると、水平絵素行は525
本である。センサ上の垂直方向の絵素の繰り返し周波数
をflとすると、この場合の解像度の限界はflとなる。と
ころが、２行同時読み出しを行うセンサでは、２行分を
まとめて一水平ラインの信号とするため、fl/2のレスポ
ンスが低下する。しかし、メモリに記憶した信号を２行
同時でかつ１行ずつ更新して順次読み出すことによつて
上記レスポンスの低下は抑制される。そのため、ズーム
アツプした画面でも垂直解像度の劣化が少なく、良好は
電子ズーム機能が得られる。もちろん、従来技術の項で
あげたインターライン転送形センサでは、一行読み出し
のため、fl/2のレスポンスの低下はないが、通常の撮像
ではfl/2のモワレがフイールド間でフリツカ状に表われ
る。このフリツカを取り去つて、初めてfl/2での解像度
が得られる。

このフリツカの発生を防止してズームアツプ機能を得
るためには、２フイールド分の信号をメモリに記憶して
おき、これをズームアツプした画像情報として順次出力
する方式があるが、各フイールド間の時間差があるた
め、動いている被写体に対して動解度が劣化する欠点が
ある。

本発明は、２行同時読み出し形センサから常に発生し
ているノンインターレースの画像情報出力をズームアツ
プ時の情報として用いる点に特徴とする。

なお、信号処理上は、２行同時読み出し形センサが、
行番号ｎとｎ＋1,n＋２とｎ＋3,……と出力し、各行の
ペアで色信号と輝度信号を生成するので、メモリからの
読み出しも、ｎとｎ＋1,n＋１とｎ＋2,n＋２とｎ＋3,…
…の様に２行ペアで出力することにより、カメラ信号処
理回路に変更を加えることなく、ズームアツプ画像を得
ることができる。

〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の第一実施例のブロツク図であつて、
１は２行同時読み出し形センサ（例えば、前記第17図に
示したセンサ）、２はセンサ１の駆動回路、４はメモ
リ、５はSW（電子スイツチ）、６はメモリ４やSW5を制
御する制御回路、７は制御回路６に種々の制御を行わせ
るための情報を与える入力器、31はセンサ１からの信号
を処理してビデオ信号を生成するカメラ回路、51は出力
端子である。

同図において、図示しない光学系によりセンサ１に被
写体像が結像されているものとする。駆動回路２によつ
て、センサ１が２行同時インターレース走査されて各絵
素の信号が読み出される。

カメラ回路31は、センサとして前記第16図に示したセ
ンサを使用する場合には、センサ１の撮像出力であるW,
G,Cy,Yeから１水平ライン分のビデオ信号を生成して出
力する。メモリ４は、センサ１からの信号W,G,Cy,Ye各
出力を記憶する。その後、制御回路６によりSW5がメモ
リ４側に投入され、そしてメモリ４が駆動されること
で、記憶された信号W,G,Cy,Yeが読み出される。このと
き、読み出しは２行同時に、かつ１行ずつ順次ずらすこ
とによつて、カメラ回路31を共通化できる。すなわち、
ｎ行とｎ＋１行,n＋１行とｎ＋２行,n＋２行とｎ＋３
行，……のように読み出す。

以下、２倍ズームアツプを行う場合について説明す
る。

第２図はセンサの模式図であつて、同図（ａ）のa_n,a
_n+1,……,c_n,c_n+1,……は絵素の各行を示し、例えば、
図中１点鎖線で示すa_nはｎ行目のW,Gの絵素の行を、２
点鎖線のc_nはｎ行目のCy,Yeの絵素の行を表わす。ま
た、b_nは走査ラインであり、２行同時読み出し走査で
は、b_nラインはa_n行とc_n行を、b_n+1ラインはa_n+1行とc
_n+1行を読み出す。これを図ではb_nで示す同じ実線をa_n
＋c_nで示している。

ここで、第２図の（ａ）においてｄで示す破線内のエ
リアを２倍ズームアツプするものとして説明する。図示
のように、水平方向にはH₁,H₂で囲まれる範囲とする。
このエリアｄがセンサから読み出されるタイミングに応
じてメモリ４に記憶する。メモリの読み出しは、同図の
（ｂ）に示すように、b_n-1ラインの走査の場合にa_nとc_n
行を、b_nラインの場合はa_n+1とc_n行を読み出すことで、
走査ラインを２倍とし、ズームアツプを行う。なお、こ
こでは、説明の都合上、b_n-1ラインにはa_nとc_n行を読み
出すものとしているが、エリアｄの最初の走査ラインの
絵素列はズームアツプ時の画面の最初の走査ラインに対
応させる。

さて、垂直方向は上記のように２倍するが、水平方向
はメモリ４への書き込みクロツクの1/2の周波数の読み
出しクロツクで読み出すか、又は２クロツク分続けて同
じ信号をメモリから読み出せばよい。

第３図はメモリの書き込みと読み出しのタイミング図
であつて、ａは垂直同期信号（Ｖパルス）,bは水平同期
信号（Ｈパルス）、ｃはメモリ４への書込みタイミング
を示す書込みパルス（Ｗパルス）、ｄは書込み読出しの
タイミングをさらに詳しく説明するため時間軸を変更し
たＨパルス、またｅは書込みパルスであり、添字の
a_n-1,a_n,……は同行の書込みを表わす。そしてｆは読み
出しパルス（Ｒパルス）であり、添字のa_n-1,a_n,……は
同行の読み出しを表わす。

同図において、第２図のエリアｄのみメモリ４に記憶
するため、Ｖパルスａの中央部で、かつＨパルスｂの中
央部でＷパルスｃを発生させ、Ｗパルスｅに示すような
行をメモリ４に書き込む。その後、Ｒパルスｆに示すよ
うに、２倍の時間をかけて、かつ２ライン続けて読み出
す。同図には示さなかつたがc_n行についても同様であ
り、第２図（ｂ）に示したようなa_nとの組合わせで読み
出す。

第４図は上記動作を実現するための第１図の詳細ブロ
ツク図であつて、2,4,6,7は第１図の同一符号を付した
部分に対応し、441はA/D変換器、442はメモリ素子、443
はD/A変換器、661は第１クロツク回路、662は第２クロ
ツク回路、663はメモリ素子442への書き込みアドレス信
号を生成するライトアドレス発生器、664はメモリ素子4
42の書き込みや読み出しの制御を行うR/W制御回路、665
はメモリ素子442への読み出しアドレス信号を生成する
リードアドレス発生器、660は入力器７からの信号によ
りエリアｄの設定等を行う制御回路、また4a,4bはそれ
ぞれメモリ４の入力端子，出力端子である。

同図では、第１クロツク回路661及び第２クロツク回
路662は、駆動回路２の同期信号V,H出力に同期結合して
クロツクを発生し、第２クロツク回路662は第１クロツ
ク回路661の1/2の周波数でクロツクを発生するものとす
る。

ラインアドレス発生器663は、制御回路660からの入力
により、エリアｄを走査するタイミングで第１クロツク
回路661からのクロツクにより、メモリ４へアドレス信
号を発生される。同時に、R/W制御回路664はメモリ４に
対して書き込み制御を行う。

メモリ４の読み出しは、第２クロツク回路662からの
クロツクにより全画面を走査するタイミングでリードア
ドレス発生器665がメモリ４にアドレス信号を発生させ
る。この時、アドレス信号は、同一行を２回続けて発生
させる。同時に、R/W制御回路664はメモリ４に対して読
み出し制御を行う。

以上の動作により、エリアｄの行をＶ及びＨ方向に対
して２倍拡大して表示できることがわかる。

ここでは、それぞれ１つの入出力端子4a,4bで示すよ
うに、１つの信号についてのみ説明したが、第16図に示
したセンサのように、４線出力であるものについては、
本回路を４個設ければよく、第２図（ｂ）の走査例に示
した各行の読み出しタイミングは、リードアドレス発生
器665のアドレス発生タイミングを１水平同期ずらすこ
とにより行うことができる。

この実施例では、２倍ズームアツプ時でも各水平ライ
ンにa_n行,c_n行が必ず存在するので、通常のカメラ回路3
1の動作で輝度信号及び色信号を生成できることは明ら
かなので、その説明は省略する。

また、上記では、ライト動作（書き込み動作）とリー
ド動作（読み出し動作）を交互に行つているように説明
したが、上記のメモリ回路を各フイールド用に設置すれ
ば、一方のメモリがライト動作中でも他方のメモリでリ
ード動作が可能であり、またメモリ素子442が高速であ
れば同一メモリで行つてもよい。

また、後で詳しく説明するが、ズームアツプ画面は、
これを構成している絵素情報が１回の走査で全て出力さ
れており、いわゆるノンインターレース画に相当するた
め、次のフイールドでも同じ情報しか得られないが、モ
ニタ出力がインターレース走査をしているため上下に振
動する画面となる。

第５図は上記の問題を防止するための模式図であつ
て、次のフイールドの出力は１ラインを３行分の信号を
用いて構成する。すなわち、一方のフイールドのライン
b_n-1,b_n,b_n+1の輝度信号をa_n＋c_n,c_n＋a_n+1,……により
生成する場合、次のフイールド（他方のフイールド）の
ラインｂ′_n-1,b′_n,b′_n+1の輝度信号はにより生成する。

第６図は第５図の動作を行わせるようにした回路の一
部ブロツク図であつて、445はインターレース回路で、
他の構成は第１図と同様である。

なお、第１図，第６図におけるSW5は、メモリ４とセ
ンサ１からの信号を切替えることにより、前記第２図
（ａ）の画面に同図（ｂ）の画面を並列表示するための
ものである。このとき、リードアドレス発生器665のア
ドレス発生タイミングとそのアドレスを変更することに
より、第２図（ａ）の画面中の任意の場所に、同図
（ｂ）の画面中の任意の領域を切り取るように表示でき
る。

これについては後述する。

上記実施例において、ズームアツプ画面の各ラインは
各行の加算により生成しているが、これは各行の絵素の
フイルタ分光感度が異なることによるモワレの発生を押
えるためである。しかし、各行を、１ラインの出力とし
てズームアツプ画像を生成することにより垂直解像度を
上げてもよいことは言うまでもない。以下、この例につ
いて説明する。なお、メモリ４の挿入位置についても、
カメラ回路31の前段か又は後段かのいずれでもよく、こ
れについても、それぞれについての実施例を構成するこ
とが可能である。

第７図は各絵素の出力をプロセス処理する前に記憶す
る様にした本発明の第二実施例のブロツク図であつて、
311はセンサ１の４線出力をプロセス処理をしてビデオ
信号にするカメラ回路、411〜414はA/D、401〜404はメ
モリ、321はメモリ401〜404の出力によりセンサの各行
に対応したビデオ信号を生成するカメラ回路、61は入力
器７からの情報により、メモリ401〜404とSW5を制御し
てズームアツプビデオ信号を作り、かつカメラ回路311
より出力される通常のビデオ信号と切替える制御を行な
う制御回路である。

第８図は第７図の動作説明図であつて、同図におい
て、（ａ），（ｂ）はそれぞれ通常の、及び２倍ズーム
アツプ時のモニタ画出力に相当する。なお、説明の都合
によつてはセンサ１の絵素列を表わす。第８図（ａ）は
１フイールド画を模式的に表わし、b1,b2,b3……が水平
走査ラインを示す。また、模式的にインターレース走査
を表わすため傾線を用いている。

同図において、センサ１は２行同時読出しセンサであ
るので、b1ラインはa1ライン及びc1行の絵素の合成信
号、b2ラインはa2及びc2行の絵素の合成信号、……とな
つている。これらの出力により、同図（ａ）に示す被写
像が形成される。一方、A/D411〜414により各行の絵素
信号がメモリ401〜404に記憶される。

今、同図（ａ）のｄに示す破線部を記憶する場合、同
図（ｂ）に示すc1,a2,c2,a3の行の情報をメモリ401〜40
4に記憶する。今、ａの行をW,Gの行、ｃの行をCy,Yeの
行とすると、c1の行の情報はメモリ403と404,a2の行の
情報はメモリ401と402,……という順序に各メモリに記
録する。２倍ズームアツプ動作は記録したメモリ情報を
c1,a2,c2……の順に記録した速度の倍の速度で読み出す
ことにより行なう。このようにすれば、第３図ｂに示す
ような２倍ズームアツプ画像が得られる。また、メモリ
401〜404の駆動とSW5の切換の制御を画面途中で行なう
ことにより、いわゆる２画面出力で一方がズームアツプ
した画像が得られる。これを第９図に示す。これは一担
第８図（ｂ）に示す画像をメモリした後、同図のｅに示
す破線部を第８図（ａ）のb1,b2……の走査の途中から
読み出し、SW5により切換えて出力したものである。こ
のように、本発明によれば解像度の劣化を少なくして、
電子ズーム画像やその画像の並列表示が容易に実現でき
る。

なお、メモリ401〜404,A/D411〜414,カメラ回路311,3
21等の具体的説明に関しては、本発明の本質が、いかに
２行同時読出しのセンサ出力を用いて高画質なズームア
ツプ画像が得られるかにあるので、読み出し順序、メモ
リとの構成等さえはつきり示せば、その具体的方法は第
４図に示すように当業者にとつて容易に構成できること
から詳細な説明は省く。（以下の説明においても同様と
する。）なお、輝度信号の生成方法については以上の説明から
分るが、色信号の生成方法も、以下のように容易であ
る。すなわち、第７図の実施例においては、W,G,Cy,Ye
の各絵素の情報がメモリ401〜404に記録されているの
で、第８図（ｂ）のa2行を再生する場合、a2行の喜怒は
a2行自体の情報であるメモリ401と402からの出力により
生成し、a2行の色は１行前又は後のc1またはc2行の情報
であるメモリ403と404の情報を同時に読み出して生成す
ることによつて得ることができる。

以上、あるフイールドに限定してズームアツプの方法
を説明したが、ビデオ出力はインターレースしているた
め、各フイールドで２行同時読み出される行のペアが異
なる。これを第10図により説明する。

第10図（ａ）は第８図（ａ）の１フイールド後の撮像
画の走査を示す。c1とa2行,c2とa3行，……で読み出し
のペアを取る場合を示す。このとき、第８図（ｂ）の同
じ領域ｄの絵素情報をメモリ401〜404に入力する。同図
に示すように、インターレース走査のため各水平ライン
に対応する水平絵素の行が異なり、前フイールドと各セ
ンサ出力端子111〜114に表われてくる信号のタイミング
が異なるが、領域ｄの位置とフイールドの別が分つてい
るので第８図（ｂ）に示した行c1,a2,……と同じ絵素情
報をメモリ401〜404に記憶することが容易にできる。こ
のメモリ内容は第10図（ｂ）に画像として模式的に示す
が、これをズームアツプ信号として表示する場合、第８
図（ｂ）の同様な画像がインターレース再生されること
となり、上下に振動する画像となる。

これを緩和するため、第10図の破線f1,f2,f3,……に
示すインターレース画像を擬似的に作成する必要があ
る。このため、例えば12のラインではc1行とa2行の画素
情報からf2のラインの画像信号を生成すればよい。他の
ラインも同様である。以上の動作は、先ずメモリ401〜4
04に同一画素情報をメモリし、その後擬似インターレー
ス再生を行なわせることであり、この操作は第10図に示
した２画面並列表示の場合でも必要となることはいうま
でもない。

ここで、第９図に示したように、b2に対応してc1を、
b3に対応してa2を、……の対応関係でメモリ401…404か
ら各行の情報を読み出して表示する場合と同様に、第11
図に示すようにb2′に対応してc1,b3′に対応してa2,…
…の行を表示すれば、両図を比べて分るようにズームア
ツプ画面が上下に振動して表示される。これを防止する
ため第10図（ｂ）の例のように擬似インターレース表示
を行なえばよい。すなわち第11図のc1の代りに第10図
（ｂ）のf1を，第11図a2の代りに第10図（ｂ）のf2を，
……表示すれば、スムーズな２画面表示が可能となる。
これを第12図に示す。

第13図は以上の動作を得るための本発明の第三実施例
のブロツク図であつて、41はA/D、42はメモリ、321aは
擬似インタレース回路、321bはカメラ回路、62は第８図
〜第12図にで説明した絵素情報の記録から擬似インタレ
ース用信号の読み出しまでの制御をメモリ40に対して行
ない、また２画面並列表示用の切換信号を生成する制御
回路であり、第７図と同一符号は同一部分に対応する。
なお、第13図では、A/D41とメモリ40は、便宜上第７図
におけるA/D411〜414,メモリ401〜404をまとめて表わし
ている。

第13図に示した実施例の動作は、擬似インタレース回
路321aにより、第10図（ｂ）で説明したように、ズーム
画像の擬似インタレース画を生成し、SW5により通常の
画像やズームアツプ画像,2画面並列画像を入力器７の入
力に応じて制御回路62が選択表示するものである。セン
サ１の絵素情報から各画像を生成する方法については、
すでに説明したので、ここでは説明を省く。

以上、プロセス処理の前の絵素情報を用いてズームア
ツプ画も生成を行なうことについて述べたが、もちろん
プロセス処理を行なつた後に生成してもよいことはいう
までもない。

第14図はプロセス処理後にズームアツプ画の生成を行
なうようにした本発明の第四実施例のブロツク図であつ
て、415,416はA/D、405,406はメモリ、63は制御回路、3
31は処理回路、332はカメラ回路、121,123はSWである。
また、第７図と同一符号は同一ブロツクに対応する。

第15図は第14図に示した構成の動作説明図であつて、
以下、第14図の動作を第15図を参照して説明する。

カメラ回路311の出力はA/D415の入力端子415aに出力
されるが、この出力は第８図（ａ）および第10図（ｂ）
のb1,b2,……およびb1′,b2′，……で示される２行同
時出力より得られたインタレース出力であり、これをそ
れぞれのフイールドでA/D415を通してメモリ405に記憶
する。

カメラ回路332には、SW121,122の切替によりセンサ１
から各行を毎フイールドで異ならせて入力する。すなわ
ち、第16図（ａ）で示すように、b1,b2,……で通常の画
像が得られる場合はa1,a2,……を、一方第15図（ｂ）で
示すようにb1′,b2′，……で通常の画像が得られる場
合はc1,c2,……がそれぞれ入力され、カメラ回路332に
よりカメラ回路311と同様な処理を行なつてA/D416に出
力される。この信号をメモリ406に記録する。ズームア
ツプ画像を得る場合は、今メモリ405には行ａと行ｃの
和による信号が記憶され、メモリ406にはフイールドに
応じて行ａ又は行ｃの信号が記憶されている。よつて、
この２つのメモリ出力より減算により容易に行ａ及び行
ｂを分離することができる。この処理を処理回路331が
行ない、ズームアツプに必要な各行の出力を生成する。

この動作において、輝度信号の生成はメモリ405,406
の出力により容易に生成される。一方、色信号の生成は
色信号の垂直方向の帯域が輝度信号程必要とされないた
め、カメラ回路311の色信号出力を記憶しておき、それ
をａ行及びｃ行のそれぞれに対して使用してもよい。ま
たは、センサ１上の絵素のある列をメモリに取り込む場
合、例えば絵素（1,1）と（2,1）が取り込まれるタイミ
ングでは、Ｗ＋CyとＷがメモリ405,406にそれぞれ入力
され、（1,2）と（2,2）が取り込まれるタイミングでは
Ｇ＋YeとＧがメモリ405,406に入力される。これは減算
により、W,G,Cy,Yeが全て分離できることであり、この
信号を用いて第７図の実施例で説明したように色を再生
してもよい。

本実施例の要点は２行読出しセンサでビデオ信号に処
理した後の信号を用いて記憶しても、２行のうちいずれ
か一方の行により生成した信号を同時に記憶すれば、各
絵素を別々に記憶するのと同様に、高解像度のズームア
ツプ画像が得られることにある。したがつて、第15図
（ａ）において、b1ラインとa1行の代りに、b1ラインと
c1行を記憶しても、同様にズームアツプ画像が得られる
ことはいうまでもない。

上記したそれぞれの具体的実施例は、本発明の本質が
２行同時読出しセンサの出力により２行から生成したビ
デオ信号とどちらかの行を同時に記憶すれば、後で高解
像度のズームアツプ画像が得られることにあり、その画
像の信号の生成方法を明示しさえすれば具体的回路は容
易に構成できるため、特に示さない。本発明の本質に立
てば２行同時にそれぞれの行が読み出せるセンサであれ
ば本発明が適用できることは明らかである。すなわち、
前記文献に示したように、CCD形センサでも可能であ
り、他の方式、例えばCPD形センサ等でもよいことはい
うまでもない。また、センサの実施例において、絵素配
列をW,G,Cy,Yeの４色配列としたが、これは本発明の本
質ではなく、R,G,B縦形ストライプフイルタやW,Cy,Yeの
Δ配列フイルタ等、２行同時読出しが可能であれば全て
の絵素配列や色フイルタ配列に対して本発明が適用でき
ることはいうまでもない。

また、上記では２倍ズームアツプに限つて説明した
が、１フイールドで１フレーム分の垂直解像度を持つ信
号が得られることから、この信号を用いて他の倍率の画
像を生成することもできる。このとき、本分中で説明し
たように擬似インタレース再生を上記他の倍率の画像生
成に適用すればさらに良好な画像出力が得られる。

また、２画面表示の画像において、子画面を親画面の
略々1/4として説明したが、これに限る必要はなく、他
の割合で、また他の場所において表示してもよい。ここ
で、子画面を略々1/2として親画面の略々下半面に出力
する場合、メモリの書き込みと読出しを同一フイールド
内で行なうことにより、同一フイールド中の画像表示を
行なうことが可能である。さらに、親画面をズームアツ
プ画像する一方で、小画面をメモリを追加してセンサ１
の受光部全てを表示するように構成しても使い勝手の向
上を図ることができる。また、各部のズーム子画面を多
数個親画面に並列表示してもよいことはもちろんであ
る。

〔発明の効果〕

以上説明したように、本発明によれば、画像のズーム
アツプを解像度の劣化を少なくして行なうことができる
ため、高画質の電子ズーム機能を備えた撮像装置を提供
することができる。

【図面の簡単な説明】

第１図は本発明の第一実施例のブロツク図、第２図はセ
ンサの模式図、第３図はメモリの書き込みと読み出しの
タイミング図、第４図は第１図の詳細ブロツク図、第５
図はインタレース画像を得るための模式図、第６図はイ
ンタレース動作のための回路の一部ブロツク図、第７図
は本発明の第二実施例のブロツク図、第８図は第７図の
動作説明図、第９図は２画面出力画像の模式図、第10図
はインタレース画像の２行同時読み出しの説明図、第11
図，第12図はズームアツプ画像をインタレース化するた
めの説明図、第13図は本発明の第三実施例のブロツク
図、第14図は本発明の第四実施例のブロツク図、第15図
は第14図の動作説明図、第16図はMOS形センサの絵素構
成を説明する模式図である。１……センサ、２……駆動回路、31……カメラ回路、４
……メモリ、５……SW、51……端子、６……制御回路、
７……入力器、411……A/D、401……メモリ、445……イ
ンタレース回路。

Claims

(57)【特許請求の範囲】

【請求項１】固体撮像素子上の絵素配列のｎ行とｎ＋１
行の信号を同時にかつ分離して読み出す２行同時読み出
し型固体撮像素子と、この固体撮像素子の絵素配列の一
部領域の信号をｎ行とｎ＋１行とに対応させて記憶する
メモリ手段とから成る撮像装置において、前記メモリ手
段に記憶した信号を上記信号の記憶速度の２分の１の速
度で、ｎ行とｎ＋１行,n＋１行とｎ＋２行，……の順序
で２行同時にかつ１行ずつ更新して読み出す制御回路を
設けたことを特徴とする撮像装置。
【請求項２】請求項１において、前記メモリ手段から読
み出した２行の信号のうち、いずれか一方の行の信号の
みを輝度信号として用いる構成としたことを特徴とする
撮像装置。
【請求項３】請求項１において、第１の擬似インターレ
ース回路を設け、一方のフイールドではｍ行とｍ＋１
行,m＋１行とｍ＋２行，……の行信号から、他方のフイ
ールドではｍ行とｍ＋１行とｍ＋２行,m＋１行とｍ＋２
行とｍ＋３行，……の行信号から、撮像信号を生成する
ことで擬似インターレースを行なわせる構成としたこと
を特徴とする撮像装置。
【請求項４】請求項１において、第２の擬似インターレ
ース回路を設け、一方のフイールドでは前記メモリ手段
から読み出した２行の信号のうち、いずれか一方の行の
信号のみから、他方のフイールドでは上記２行の信号か
ら、撮像信号を生成することで擬似インターレースを行
なわせる構成としたことを特徴とする撮像装置。
【請求項５】請求項２または４において、切換回路を設
け、前記固体撮像素子からの２行同時読み出し信号と、
前記メモリ手段からの２行読み出し信号を一画面走査中
に複数回切換えて、２つの画面を同時に表示可能とする
撮像信号を得る構成としたことを特徴とする撮像装置。