JPH02137584A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ＣＣＤ固体撮像素子を備えたテレビカメラの
如き撮像装置に関する。

く口）従来の技術 一般のテレビの再生画面はＮＴＳＣ方式の場合で１フィ
ールド当り縦２４０画素、横３２４画素からなり、この
画面を得るためには少なくともその画素数に対応する撮
像素子が必要となる。しかし、画素数の多い固体撮像素
子は、高集積化が要求されるため、製造歩留を向上でき
ずコスト高となり、その結果テレビカメラの高価格化を
招く問題がある。

そこで本願出願人は、画素数の少ない低解像度の固体撮
像素子の使用を可能とするための撮像装置を実願昭６３
−２０４５８号に提案している。

第６図は、その撮像装置の構成を示すブロック図であり
、第７図は動作を示すタイミング図である。

フレームトランスファ方式のＣＣＤ固体撮像素子（１）
は、撮像部（Ｉ）、蓄積部（Ｓ）及び水平レジスタ（Ｈ
）からなるもので、撮像部（Ｉ）の縦方向及び横方向の
画素数が夫々通常素子の１／２に省略されている。例え
ば、ＮＴＳＣ方式対応の場合には、１フィールド当りで
縦１２０画素、横１６２画素に形成されている。このＣ
ＯＤ　（１）は、駆動パルス発生回路（２）でパルス駆
動されるもので、撮像部（Ｉ）、蓄積部（Ｓ）及び水平
レジスタ（）ｌ）には夫々読出転送パルス≠ｒ３蓄積転
送パルス≠５及び水平転送パルスφ４が供給される。尚
、駆動パルス発生回路（２）は、タイミング制御回路（
３）が垂直ブランキングパルスＶＤ及び水平ブランキン
グパルスＨＤに基づいて作成したタイミングパルスに従
ってＣ０Ｄ（１）の各部に転送パルスφ１．≠５及びφ
８を供給する。

上述のＣＯＤ　（１＞は、縦方向及び横方向の画素数が
通常の１／２であるため、水平ブランキングパルスと同
一周期を有する転送パルスで蓄積部（Ｓ）から画像電荷
を読出駆動すると、水平走査線の数が１／２しか得られ
ず、テレビ画面を構成できない。従って、蓄積転送パル
ス≠、と水平転送パルスφ、との周期を水平ブランキン
グパルスＨＤの２倍の周期にしている。即ち、蓄積部（
Ｓ）から水平レジスタ（）ｌ）への画像電荷の転送は２
Ｈ周期毎に行われることになる。従って、Ｃ０Ｄ（１）
から得られる画像信号Ｘ　（ｔ）は、２Ｈ期間毎にＩＨ
期間だけ信号が存在することになる。

このような画像信号Ｘ　（ｔ）は、信号処理回路（４）
でサンプルホールド、増幅等の処理が施されて、第７図
に示す画像信号Ｙｏ（ｔ）となる。この画像信号Ｙｏ（
ｔ）は、２Ｈ期間毎にＩＨ期間だけ信号が存在する間欠
的な信号であり、これを連続的な信号にするために補間
回路（５）に入力される。補間ロ路（５）は、画像信号
Ｙ、（ｔ＞をＩＨ期間だけ遅延（５１〉させて画像信号
Ｙ０°（１）とし、この画像信号Ｙ０゜（１）と画像信
号Ｙ、（ｔ）とを加算（５２）することでＩＨ期間毎に
連続した画像信号Ｙ＋（ｔ）を出力する。

以上のような構成に依ると、再生画面の水平走査線が、
２木毎に同一信号で得られ、少ない画素数のＣＯＤをテ
レビカメラに採用できる。

くハ）発明が解決しようとする課題 上述のような撮像装置に於いても、ＣＯＤ　（１）をイ
ンターレース駆動することで水平解像度の向上を図るこ
とが可能であるが、上述の如き補間回路（５）を備えた
撮像装置では、以下のような不都合が生じる。

即ち、第８図（ａ）のような被写体を撮像する場合、先
ず奇数フィールドＯＤＤで、０１〜０３の領域が撮像さ
れて同図（ｂ＞に示す０１，０１〜０３．０３（実線）
が描かれ、次の偶数フィールドＥＶＥＮ同図（ａ）に示
すＥ１〜Ｅ３の領域が撮像されて同図（ｂ）に示すＥｌ
、Ｅｌ〜Ｅ３　、Ｅ３が描かれる。従って、図から明ら
かな如く被写体と再生画面とでは、各領域の位置が反転
する場合がある。例えば、被写体では０２がＥ２の上に
位置しているのに対して、再生画面では０２がＥ２の下
に位置する領域が発生することになる。従って、ＣＯＤ
　（１）をインターレース駆動しているにも拘わらず、
再生画面の画質向上が望めない。

そこで本発明は、画素数の少ないＣＯＤ固体撮像素子を
用いた撮像装置に於いて、ＣＯＤをインターレース駆動
した場合の不都合を解決することを目的とする。

（ニ）課題を解決するための手段 本発明は上述の課題を解決するためになされたもので、
第１の手段は、再生画面の水平走査線数の１　／　ｎ　
（ｎは整数）の垂直画素数を有し受光した画像を光電変
換することで画像信号を得る固体撮像素子、この固体撮
像素子の光電変換電荷をｎ水平ブランキング期間毎に１
水平ブランキング期間で読み出し駆動する駆動回路、上
記固体撮像素子から得られる画像信号を偶数フィールド
毎に記憶する第１のメモリ回路、上記固体撮像素子から
得られる画像信号を奇数フィールド毎に記憶する第２の
メモリ回路、上記駆動回路の読み出し駆動タイミングと
上記、第１及び第２のメモリ回路の書き込み、読み出し
とを制御する制御回路、上記第１及び第２のメモリ回路
から読み出される信号を足し合わせる加算回路、を備え
、上記第１及び第２のメモリ回路に上記画像信号が垂直
ブランキング期間毎に交互に書き込まれると共に、上記
第１及び第２のメモリ回路から画像信号が水平ブランキ
ング期間毎に交互に読み出されることを特徴とする。

そして、第２の手段の特徴は、再生画面の水平走査線数
の１７ｎの垂直画素数を有し受光した画像を光電変換す
ることで画像信号を得る固体撮像素子、この固体撮像素
子の光電変換電荷をｎ水平ブランキング期間毎に１水平
ブランキング期間で読み出し駆動する駆動回路、上記固
体撮像素子から得られる画像信号を記憶するメモリ回路
、上記駆動回路の読み出し駆動タイミングと上記メモリ
回路の書き込み、読み出しを制御する制御回路、上記固
体撮像素子から得られる画像信号と上記メモリ回路から
得られる画像信号とを足し合わせる加算回路、を備え、
上記画像信号が各フィールド毎に上記メモリ回路に記憶
されると共に、次のフィールドの画像信号が上記メモリ
回路から読み出される画像信号に依って水平ブランキン
グ期間単位で補間されることを特徴とする。

（＊）作用 本発明に依れば、垂直画素数が再生画面の水平走査線数
の１　／　ｎの固体撮像素子をインターレース駆動する
場合に、１フレームを構成する偶数フィールドと奇数フ
ィールドとの画像信号をメモ２回路に記憶させ、これを
水平ブランキング期間毎に読出駆動して再生画面を構成
することで、再生画面の水平走査線の配列を固体撮像素
子が受光した画像に従うように変更でき、インターレー
ス駆動した場合に再生画面の水平走査線の配列順序の反
転が生ずることがなくなる。

（へ）実施例 本発明の一実施例を図面に従って説明する。

第１図は本発明撮像装置の構成を示すブロック図である
。この図に於いて、ＣＯＤ　（１）は撮像部（Ｉ）の縦
方向及び横方向の画素数が通常素子の１／２に省略され
ており、このＣ０Ｄ（１）が駆動パルス発生回路（２）
に依り第７図に示すタイミングでパルス駆動される。Ｃ
ＯＤ　（１）から得られる画像信号Ｘ　（ｔ）は、信号
処理回路（４）でサンプルホールド、増幅等の処理が施
され、画像信号Ｙ、（ｔ）として出力される。この信号
処理回路（４）までの構成は、第６図と同一であり、従
って、画像信号Ｙ０（１）は第７図と同一である。

画像信号Ｙｏ（ｔ＞は、Ａ／Ｄ変換回路（１０）を介し
てＯＤＤメモリ（１１）及びＥＶＥＮメモリ（１２）に
入力される。ＯＤＤメモリ（１１）は、奇数フィールド
の画像信号ＹＯ（ｔ）のみを１フイールド毎に記憶し、
ＥＶＥＮメモリ（１２）は偶数フィールドの画像信号Ｙ
、（ｔ）のみを１フイールド毎に記憶する。両メモリ（
１１）（１２）への信号の書き込みは、タイミング制御
回路（３′）から供給される書き込み制御信号ＷＥ、、
ＷＥ、に依って制御されるもので、垂直ブランキングパ
ルスＶＤに同期して行われる。そして、両メモリ（１１
）（１２）から読み出される画像信号が加算回路（１３
）で足し合わされ、Ｄ／Ａ変換回路（１４）を介して画
像信号ｙ＋（ｔ）が得られる。両メモリく１１）（１２
）からの信号の読み出しはタイミング制御回路（３′）
から供給される読み出し制御信号ＲＥ、。

ＲＥ！に依って制御され、水平ブランキング期間毎に交
互に行われる。

即ち、読み出し制御信号ＲＥ、、ＲＥ、は、第２図に示
す如く、２Ｈ期間毎にＩＨ期間にのみ信号の読み出しを
行うように設定されると共に、読み出しのタイミングが
互いにＩＨ期間ずれて設定される。このため、垂直ブラ
ンキングパルスＶＤのブランキング期間が終わると、Ｏ
ＤＤメモリく１１）、ＥＶＥＮメモｌ、）（１２）と交
互にＩＨ期間毎に信号が読み出される。そこで、ＯＤＤ
メモリ（１１）に記憶されている画像信号を水平走査線
単位で０１．０２，０３・　＆ｔ、、ＥＶＥＮメモｌ、
１（１２）に記憶されている画像信号を水平走査線単位
でＥｌ。

Ｅ２　、　Ｅ３　、・・・とすると、加算回路で足し合
わされて得られる画像信号Ｙｌ（ｔ）は、第２図の如く
、０１、Ｅｌ、０２．Ｅ２．・・・の順序で出力される
。この順序は、読み出し制御信号ＲＥ、、ＲＥ。

に依って決められるもので、常に一定に保たれる。

従って、第３図（ａ）に示す被写体を撮像した場合、再
生画面は同図（ｂ）に示すように奇数フィールドで０１
．Ｅｌ、０２．Ｅ２，０３．Ｅ３（実線）の順序で水平
走査線が描かれ、偶数フィールドで０１．Ｅｌ、０２．
Ｅ２，０３．Ｅ３（破線）の順序で水平走査線が描かれ
ることになり、被写体に忠実な再生画面が構成される。

第４図は、本発明の他の実施例の構成を示すブロック図
である。この構成では、ＯＤＤメモリく１１）及びＥＶ
ＥＮメモリ（１２）に換えて１つのフィールドメモリ（
１５）が用いられ、このフィールドメモＪ　（１５）か
ら読み出される信号と、信号処理回路（４）から得られ
る画像信号Ｙｏ（ｔ）とを加算回路（１３）で足し合わ
せることで画像信号Ｙ、（ｔ）を得ている。即ち、信号
処理回路り４）から得られる画像値号Ｙ、（ｔ）は、フ
ィールドメモリ（１５）に１フイールド毎に記憶される
と共に、加算回路（１３）に入力され、フィールドメモ
リ（１５）に記憶された１フイールド前の画像信号ｙｏ
（ｔ）と加算回路（１３）で足し合わされる。フィール
ドメモリ（１３）の信号の書き込み、読み出しは、タイ
ミング制御回路（３”）から供給される書き込み制御信
号ＷＥ、読み出し制御信号ＲＥに依って制御され、垂直
ブランキングパルスＶＤ及び水平ブランキングパルスＨ
Ｄに同期せしめられる。この書き込み制御信号ＷＥ、読
み出し制御信号ＲＥは、第５図に示すように２Ｈ期間毎
にＩＨ期間で書き込み、読み出しを行うように設定され
ている。従って、偶数フィールドＥＶＥＮでは、フィー
ルドメモリ（１５）に１フイールド前の奇数フィールド
ＯＤＤの画像信号ｙｏ（ｔ）（水平走査線単位で０１，
０２，０３．・・・とする）が記憶きれており、これが
２Ｈ期間毎に０１，０２，０３、・・・と順次読み出さ
れる。そして、信号処理回路（４）からの画像信号Ｙ、
（ｔ）（水平走査線単位でＥｌ、Ｅ２．Ｅ３．・・・と
する）と足し合わせることで、０１　、　Ｅｌ　、　０
２　、　Ｅ２　、・・・と連続する画像信号Ｙ１（ｔ）
となる。ここで、フィールドメモリ（１５）には０１，
０２，０３．・・・が読み出された後に、Ｅｌ、Ｅ２．
Ｅ３．・・・が記憶される。

一方、奇数フィール）？ＯＤＤでは、フィールドメモリ
（１５）に１フイールド前の偶数フィールドＥＶＥＮの
信号Ｅｌ、Ｅ２．Ｅ３．・・・が記憶されており、２Ｈ
期間毎にＥｌ、Ｅ２．Ｅ３．・・・と順次読み出され、
信号処理回路（４）からの信号０１゜０２．０３．・・
・と足し合わされることで、０１゜Ｅｌ、０２．Ｅ２．
・・・と連続する画像信号Ｙ、（ｔ）が得られる。この
奇数フィールドＯＤＤでも、偶数フィールドＥＶＥＮと
同様にフィールドメモリ＜１５）にはＥｌ　、　Ｅ２　
、　Ｅ３　、・・・が読み出された後に、０１，０２，
０３．・・・が記憶される。ただし、奇数フィールドＯ
ＤＤに於いては、０１がＥｌより先に出力されるように
するため、偶数フィールドＥＶＥＮに比べて読み出し制
御信号ＲＥの読み出しタイミングが２Ｈ期間遅れて設定
される。

以上の構成に依れば、偶数フィールドＥＶＥＮ１奇数フ
イールドＯＤＤに拘わらず、一定の順序で水平走査線が
配列されることとなるため、両フィールドで再生画面が
構成される場合に、水平走査線の配列順序が反転するこ
とがなくなる。

＜ト）発明の効果 本発明に依れば、垂直画素数が再生画面の水平走査線数
の１　／　ｎの固体撮像素子をインターレース駆動する
場合に、再生画面の水平走査線の配列順序が、反転する
ことがなくなるため、インターレース駆動を十分に活用
することが可能となり、解像度の向上と共に再生画面の
画質の向上が図れる。

【図面の簡単な説明】

第１図乃至第５図は本発明に係り、第１図は一実施例の
構成を示すブロック図、第２図は第１図の動作を示すタ
イミング図、第３図は被写体と再生画面との関係を示す
模式図、第４図は他の実施例の構成を示すブロック図、
第５図は第４図の動作を示すタイミング図である。第６
図は従来の撮像装置の構成を示すブロック図、第７図は
第６図の動作を示すタイミング図、第８図は被写体と再
生画面との関係を示す模式図である。 ＜１）・・・ＣＣＤ固体撮像素子、　（２）・・・駆動
パルス発生回路、　（３）（３’　）（３＝’　）・・
・タイミング制御回路、（４〉・・・信号処理回路、　
（１１）・・・ＯＤＤメモリ、（１２）・Ｅ　Ｖ　Ｅ　
Ｎ　メモＩＪ、　＜１３）・・・加算回路、　（１５）
・・・フィールドメモリ。

Claims (2)

【特許請求の範囲】
1. （１）再生画面の水平走査線数の１／ｎ（ｎは整数）の
   垂直画素数を有し受光した画像を光電変換することで画
   像信号を得る固体撮像素子、 この固体撮像素子の光電変換電荷をｎ水平ブランキング
   期間毎に１水平ブランキング期間で読み出し駆動する駆
   動回路、 上記固体撮像素子から得られる画像信号を偶数フィール
   ド毎に記憶する第１のメモリ回路、上記固体撮像素子か
   ら得られる画像信号を奇数フィールド毎に記憶する第２
   のメモリ回路、上記駆動回路の読み出し駆動タイミング
   と上記第１及び第２のメモリ回路の書き込み、読み出し
   とを制御する制御回路、 上記第１及び第２のメモリ回路から読み出される信号を
   足し合わせる加算回路、 を備え、 上記第１及び第２のメモリ回路に上記画像信号が垂直ブ
   ランキング期間毎に交互に書き込まれると共に、 上記第１及び第２のメモリ回路から画像信号が水平ブラ
   ンキング期間毎に交互に読み出されることを特徴とする
   撮像装置。
2. （２）再生画面の水平走査線数の１／ｎ（ｎは整数）の
   垂直画素数を有し受光した画像を光電変換することで画
   像信号を得る固体撮像素子、 この固体撮像素子の光電変換電荷をｎ水平ブランキング
   期間毎に１水平ブランキング期間で読み出し駆動する駆
   動回路、 上記固体撮像素子から得られる画像信号を記憶するメモ
   リ回路、 上記駆動回路の読み出し駆動タイミングと上記メモリ回
   路の書き込み、読み出しを制御する制御回路、 上記固体撮像素子から得られる画像信号と上記メモリ回
   路から読み出される画像信号とを足し合わせる加算回路
   、 を備え、 上記画像信号が各フィールド毎に上記メモリ回路に記憶
   されると共に、 次のフィールドの画像信号が上記メモリ回路から読み出
   される画像信号に依って水平ブランキング期間単位で補
   間されることを特徴とする撮像装置。