JP4692196B2 - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関する。

固体撮像装置は、ＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送型固体撮像装置と、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサに代表されるＭＯＳ型固体撮像装置に大別される。そして、近年、後者の固体撮像装置、例えばＣＭＯＳイメージセンサは、特に、携帯電話等のモバイル機器向けの低消費電力カメラモジュールや、高感度の電子スチルカメラに搭載されて用いられている。

例えば、高解像度が要求される電子スチルカメラにおいては、シャッターを切って取り込んだ静止画には高精細化が要求されるため、より多画素の固体撮像装置が用いられることになる。ただし、電子スチルカメラでは、電子ビューファインダーや小画面モニターなどに動画を映し出すことで被写体を確認できるようにしている。したがって、被写体を確認する段階では、比較的低解像度の画像信号を高速に読み出す必要がある。

従来は、比較的低解像度の画像信号を高速に読み出すために、例えばＲ（赤）Ｇ（緑）Ｂ（青）のカラーコーディングの色フィルタを持つＣＭＯＳイメージセンサにおいて、水平方向のｎ画素（ｎは２以上の整数）、垂直方向のｎ画素の画素情報を加算して１画素分の画素情報として読み出すようにしている（例えば、特許文献１参照）。以降、水平方向のｎ画素、垂直方向のｎ画素の画素情報を加算して読み出す駆動方式を水平垂直ｎ／ｎ読み出しの駆動方式と呼ぶこととする。

特開２００４−２６６３６９号公報

図１０は、ＣＭＯＳイメージセンサの基本構成を示すブロック図である。図１０に示すように、ＣＭＯＳイメージセンサ１００は、半導体基板１０１上に画素アレイ部１０２、定電流部１０３、列信号処理部（カラム処理部）１０４、垂直走査回路１０５、水平走査回路１０６、水平信号線１０７、出力処理部１０８およびタイミングジェネレータ１０９等を設けた構成となっている。

画素アレイ部１０２は、光電変換素子を含む多数の画素（図示せず）が２次元マトリクス状に配置され、これら画素の配置に対して画素列毎に垂直信号線（図示せず）が配線された構成となっている。

上記構成のＣＭＯＳイメージセンサ１００において、光電変換素子に蓄積されている電荷を掃き捨てるシャッター動作と、光電変換素子で光電変換され、当該光電変換素子に蓄積された信号電荷を読み出す読出し動作に関して説明する。

図１１は、全画素読出しの駆動方式の動作説明のためのタイミングチャートであり、１フレーム単位に縮小したｎ行目以降の画素に対する読出し動作とシャッター動作の様子を示している。ここでは、シャッター動作をしている画素を「ｓ」、読出し動作をしている画素を「ｒ」として説明する。

図１１において、Ｔ１１，Ｔ１２がｎ行目における蓄積時間に相当する。ここでは、全画素読出しの駆動方式が連続する状態を示しており、蓄積時間Ｔ１１は全ての行において一定になっており、同様に蓄積時間Ｔ１２も全ての行において一定になっている。蓄積時間の設定を変えない場合、蓄積時間Ｔ１１，Ｔ１２は共に同じ蓄積時間になっている。

図１２は、水平垂直２／２読出しの駆動方式の動作説明のためのタイミングチャートであり、１フレーム単位に縮小したｎ行目以降の画素に対する読出し動作とシャッター動作の様子を示している。図１１と同様に、シャッター動作をしている画素を「ｓ」、読出し動作をしている画素を「ｒ」とし、シャッター動作から読出し動作までの期間を蓄積時間Ｔ２１，Ｔ２２とする。

図１２に示すように、水平垂直２／２読出しの駆動方式における画素の駆動の順番は、垂直方向に対してはｎ行目と（ｎ＋２）行目の２つの行が同時に処理され、続いて（ｎ＋１）行目と（ｎ＋３）行目が同時に処理される。

ここでは、水平垂直２／２読出しの駆動方式が連続する状態を示しており、蓄積時間Ｔ２１は全ての行において一定になっており、同様に蓄積時間Ｔ２２も全ての行において一定になっている。蓄積時間の設定を変えない場合、蓄積時間Ｔ２１，Ｔ２２は共に同じ蓄積時間になっている。

次に、シャッター動作時および読出し動作時の画素の走査方法について、図１３を用いて説明する。図１３において、（ａ）は一般的なＣＭＯＳイメージセンサのＲＧＢ画素配列（ベイヤー配列）を示し、（ｂ）は走査の順番を示している。

図１３（ａ）に示すように、ベイヤー配列では、奇数行がＧＲ行、偶数行がＧＢ行という並びになっている。このベイヤー配列に対して、例えばシャッター動作や読出し動作を行う場合、図１３（ｂ）に示すように、各画素は矢印Ａの順番で走査を行っていく。図１３（ｂ）において、ＨＤは水平同期信号を示している。

図１４は、従来例に係る画素の駆動方式の違いによる画素の駆動タイミングの違いを示すタイミングチャートである。

図１４において、（ａ）が全画素読出しの駆動方式の場合、（ｂ）が水平垂直２／２読出しの駆動方式の場合、（ｃ）が水平垂直３／３読出しの駆動方式の場合を示している。また、Ｇｒ／Ｇｂの四角の記号は、図１３（ｂ）における画素の走査を行単位に縮小したものであり、ＧＲ行の画素を走査している所をＧｒ、ＧＢ行の画素を走査している所をＧｂという記号に置き換えている。

図１３で述べたように、奇数行はＧＲ、偶数行はＧＢの画素配列になっているので、奇数行に対してはＧｒの記号に、偶数行に対してはＧｂの記号にそれぞれ置き換えることができ、それぞれ走査を行っている。

全画素読出しの駆動方式の場合は、図１４（ａ）に示すように、ＧＲ／ＧＢ行が順に読み出されていくが、水平垂直２／２読出しの駆動方式の場合は、垂直２画素加算を行うために、図１４（ｂ）に示すように、ｎ行目と（ｎ＋２）行目の２つのＧＲ行が同時に走査され、次に（ｎ＋１）行目と（ｎ＋３）行目の２つのＧＢ行が同時に走査される。

また、水平垂直３／３読出しの駆動方式の場合は、垂直３画素加算を行うために、図１４（ｃ）に示すように、ｎ行目と（ｎ＋２）行目と（ｎ＋４）行目の３つのＧＲ行が同時に走査され、次に（ｎ＋３）行目と（ｎ＋５）行目と（ｎ＋７）行目の３つのＧＢ行が同時に走査される。

したがって、図１４に示すように、画素の駆動方式の違いによってｎ行目〜（ｎ＋１１）行目に要する水平同期信号ＨＤ１１，ＨＤ１２，ＨＤ１３のそれぞれの発生回数が異なるために、全体の処理時間が画素の駆動方式によって異なっている。これは、図１５に示すように、画素の駆動方式の違いによって行を走査していくときの傾きθ１１，θ１２，θ１３が異なっているということができる。

ところで、近年、ＭＯＳ型固体撮像装置には、動画や静止画を撮像する場合において、撮像方式が異なる画像を連続的に表示する技術が求められている。撮像方式が異なる画像を連続的に表示するためには、画素の駆動方式（全画素読み出し、水平垂直２／２読み出し、水平垂直３／３読み出し等の駆動方式）が異なる画像を連続的に出力することが必要になってくる。

しかしながら、画素の駆動方式が異なる画像を連続的に出力しようとする際に、従来の駆動方式では、１フレーム分の無効フレームが発生するために、画素の駆動方式が異なる画像を連続的に表示することができないという問題があった。その理由について、以下に説明する。

図１６は、画素の駆動方式が異なる画像を連続的に出力する際の従来例に係る駆動方式のタイミングチャートである。ここでは、水平垂直３／３読出しの駆動方式から全画素読出しの駆動方式に遷移する時および全画素読出しの駆動方式から水平垂直３／３読出しの駆動方式に遷移する時のシャッター動作および読出し動作を示している。

図１６において、タイミングｔ１１で水平垂直３／３読出しの駆動方式から全画素読出しの駆動方式に遷移した場合、ｓ１１のシャッター動作は、始めは水平垂直３／３読出しの駆動方式で動作しているが、駆動方式を変更して且つ垂直同期信号が入力されると、その時点ｔ１１から全画素読出しの駆動方式に変化する。

つまり、図１５で述べたように、駆動方式が変化すると行を走査していくときの傾きが変化してしまうので、ｓ１１のシャッター動作の場合、水平垂直３／３読出し時の傾きから全画素読出し時の傾きに途中から変化してしまう。一方、ｒ１１の読出し動作は全画素読出しの駆動方式であり、シャッター動作ｓ１１から読出し動作ｒ１１までの蓄積時間Ｔ３１が一定にならなくなるので、結果的に、駆動方式を水平垂直３／３読出しの駆動方式から全画素読出しの駆動方式に変更した直後のフレームＦ１１のデータは無効データとして処理されてしまう。

さらに、タイミングｔ１２で全画素読出しの駆動方式から水平垂直３／３読出しの駆動方式に遷移した場合、ｓ１２のシャッター動作は、始めは全画素読出しの駆動方式で動作しているが、駆動方式を変更して且つ垂直同期信号が入力されると、その時点ｔ１２から水平垂直３／３読出しの駆動方式に変化する。

つまり、ｓ１２のシャッター動作は、全画素読出し時の傾きから水平垂直３／３読出し時の傾きに途中から変化してしまう。一方、ｒ１２の読出し動作は水平垂直３／３読出しの駆動方式であり、シャッター動作ｓ１２から読出し動作ｒ１２までの蓄積時間Ｔ３２が一定にならなくなるので、結果的に、駆動方式を全画素読出しの駆動方式から水平垂直３／３読出しの駆動方式に変更した直後のフレームＦ１２のデータは無効データとして処理されてしまう。

このように、従来の画素の駆動方式において、現在の駆動方式（駆動モード）から次の新しい駆動方式（駆動モード）に遷移する場合、例えば図１７に示すように、一般的にモードＡの駆動方式からモードＢの駆動方式に遷移する場合、ｓＡのシャッター動作とｒＢの読出し動作の駆動方式が異なる。

つまり、シャッター動作ｓＡから読出し動作ｒＢまでの各行の蓄積時間Ｔが一定にならなくなるので、駆動方式に変更した直後のフレームＦのデータは無効データとして出力される。したがって、駆動方式が異なる画像を連続的に出力しようとする際に、１フレーム分の無効データが出力されてしまうので、撮像方式が異なる画像を連続的に表示することができないことになる。

そこで、本発明は、撮像方式が異なる画像においても、無効データを出力することなく連続的に出力することが可能な固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明では、光電変換素子を含む単位画素が多数配置され、前記光電変換素子に蓄積されている電荷を掃き捨てるシャッター動作と、前記光電変換素子で光電変換され、当該光電変換素子に蓄積された信号電荷を読み出す読出し動作とを行う固体撮像装置において、前記単位画素の駆動方式をフレーム単位で第１駆動方式から第２駆動方式に切り替える際に、現フレームの前記読出し動作の駆動方式を前記第１駆動方式に１フレーム相当の期間だけ保持したまま、前記シャッター動作の駆動方式を前記第２の駆動方式に切り替え、次のフレームで前記読出し動作の駆動方式を前記第２駆動方式に切り替える構成を採っている。

上記構成の固体撮像装置において、単位画素の駆動方式をフレーム単位で切り替えて駆動方式の異なる画像を出力する際に、現フレームの読出し動作の駆動方式を第１駆動方式（現在の駆動方式）に１フレーム相当の期間だけ保持したまま、シャッター動作の駆動方式のみ第２の駆動方式に切り替えることで、連続するフレームにおいて全画素行の蓄積時間を一定に保つことが可能となる。

本発明によれば、連続するフレームにおいて全画素行の蓄積時間を一定に保つことが可能となるために、単位画素の駆動方式（撮像方式）が異なる画像においても、無効データを出力することなく連続的に出力することが可能になる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る固体撮像装置、例えばＣＭＯＳイメージセンサの構成の概略を示すブロック図である。

図１に示すように、本実施形態に係るＣＭＯＳイメージセンサ１０は、半導体基板１１上に画素アレイ部１２、定電流部１３、列信号処理部（カラム処理部）１４、垂直走査回路１５、水平走査回路１６、水平信号線１７、出力処理部１８、タイミングジェネレータ（ＴＧ）１９、駆動方式制御部２０および１Ｖ（Ｖは垂直走査期間）遅延回路２１等を設けた構成となっている。

画素アレイ部１２は、光電変換素子を含む多数の単位画素（以下、単に「画素」と記す場合もある）３０が２次元マトリクス状に配置されている。そして、この画素アレイ部１２のｎ行ｍ列の画素配置に対して、画素行毎に行制御線１２１（１２１−１〜１２１−ｎ）が配線され、画素列毎に垂直信号線１２２（１２２−１〜１２２−ｍ）が配線されている。

（画素回路）
図２は、単位画素３０の回路構成の一例を示す回路図である。図２に示すように、本例に係る単位画素３０は、光電変換素子、例えばフォトダイオード３１に加えて、例えば転送トランジスタ３２、リセットトランジスタ３３、増幅トランジスタ３４および選択トランジスタ３５の４つのトランジスタを有する回路構成となっている。ここでは、これらトランジスタ３２〜３５として、例えばｎチャネル型のＭＯＳトランジスタを用いた回路例を示している。

この単位画素３０に対して、画素行毎に行制御線１２１（１２１−１〜１２１−ｎ）として、転送制御線１２１Ａ、リセット制御線１２１Ｂおよび選択制御線１２１Ｃが共通に配線されている。

フォトダイオード３１は、入射光を光電変換し、当該光電変換によって得られた信号電荷（ここでは、電子）を蓄積する。転送トランジスタ３２は、フォトダイオード３１のカソード電極とＦＤ（フローティングディフュージョン）部３６との間に接続され、転送ゲートパルスＴＧが与えられる転送制御線１２１Ａにゲート電極が接続されており、転送ゲートパルスＴＧがアクティブ（高レベル）になることにより、フォトダイオード３１に蓄積されている信号電荷をＦＤ部３６に転送する。

リセットトランジスタ３３は、画素電源Ｖｄｄにドレイン電極が、ＦＤ部３６にソース電極が、リセットパルスＲＳが与えられるリセット制御線１２１Ｂにゲート電極がそれぞれ接続されており、リセットパルスＲＳがアクティブになることによってＦＤ部６２の電位を電源電位Ｖｄｄにリセットする。増幅トランジスタ３４は、ＦＤ部３６にゲート電極が、画素電源Ｖｄｄにドレイン電極がそれぞれ接続され、ＦＤ部３６の電位変動を電気信号に変換する。

選択トランジスタ３５は、増幅トランジスタ３４のソース電極にドレイン電極が、垂直信号線１２２にソース電極が、選択パルスＳＥＬが与えられる選択制御線１１３にゲート電極がそれぞれ接続されており、選択パルスＳＥＬがアクティブになることによって信号を読み出す画素を行単位で選択する。選択トランジスタ３５がオンしたときには、増幅トランジスタ３４と後述する定電流部１３の定電流源１３１とがソースフォロアを組むことで、ＦＤ部３６の電位に応じた電圧が増幅トランジスタ３４および選択トランジスタ３５を介して垂直信号線１２２に出力される。

なお、ここでは、選択トランジスタ３５を増幅トランジスタ３４のソース電極と垂直信号線１２２との間に接続した回路例を示したが、選択トランジスタ３５を増幅トランジスタ３４のドレイン電極と画素電源Ｖｄｄとの間に接続した回路構成とすることも可能である。また、単位画素３０としては、４トランジスタの回路構成のものに限られるものではなく、選択トランジスタ３５を省略し、増幅トランジスタ３４を画素選択に兼用した回路構成など、３トランジスタの回路構成のものを用いることも可能である。

図１に説明を戻す。定電流部１３は、各画素列毎に配置され、単位画素３０の各々にバイアス電流を供給する定電流源１３１（図２参照）によって構成されている。列信号処理部１４は、垂直信号線１２２−１〜１２２−ｍを通して得られる各画素３０の信号を１行分ずつ受け取り、列毎にＡ／Ｄ変換等の所定の信号処理を行い、その信号を一時的に保持する。この列信号処理部１４では、信号処理の一つとして、水平垂直ｎ／ｎ読み出しの駆動方式における垂直（縦）加算の加算処理が行われる。

垂直走査回路１５は、例えばアドレスデコーダからなり、画素アレイ部１２の各画素３０を１行ずつ選択し、フォトダイオード３１に蓄積されている電荷を掃き捨てるシャッター動作や、フォトダイオード３１で光電変換され、当該フォトダイオード３１に蓄積された信号電荷を読み出す読出し動作を駆動制御する。すなわち、垂直走査回路１５は特許請求の範囲における駆動手段に相当する。

水平走査回路１６は、例えばシフトレジスタからなり、列信号処理部１４の出力部に画素列ごとに設けられた水平選択スイッチ（図示せず）を順に選択駆動することにより、列信号処理部１４に画素列単位で保持されている信号を１つずつ選択走査し、水平信号線１７に導く。出力処理部１８は、水平信号線１７を通して供給される各画素３０の信号に対して所定の処理を行い、半導体基板１１の外部に出力する。

タイミングジェネレータ（ＴＧ）１９は、半導体基板１１の外部から供給される垂直同期信号ＶＤや水平同期信号ＨＤ等の基準クロックに基づいて、列信号処理部１４、垂直走査回路１５および水平走査回路１６等の各部の動作に必要な各種タイミング信号や制御信号等を生成してこれら各部に供給する。

駆動方式制御部２０は、半導体基板１１の外部から供給される駆動方式識別信号に基づいて、単位画素３０の駆動方式、例えば全画素読み出しや水平垂直ｎ／ｎ読み出し等の駆動方式の切替え制御を垂直同期信号ＶＤに同期して行う。このとき、駆動方式制御部２０は、シャッター動作専用の駆動方式識別信号Ｃｓと読出し動作専用の駆動方式識別信号Ｃｒとを出力する。また、次の垂直同期信号ＶＤが入力されるまでは現在の駆動方式の状態を保持する。

駆動方式制御部２０から出力されるシャッター動作専用の駆動方式識別信号Ｃｓは直接タイミングジェネレータ１９に供給され、読出し動作専用の駆動方式識別信号Ｃｒは１Ｖ遅延回路２１を介してタイミングジェネレータ１９に供給される。１Ｖ遅延回路２１は、一度の通信で画素３０の駆動方式をシャッター動作用と読出し動作用に区別するために、読出し動作専用の駆動方式識別信号Ｃｒの反映タイミングを１フレーム（１Ｖ）相当の時間だけ遅らせる。

上記構成のＣＭＯＳイメージセンサ１０において、本発明では、次の点を特徴としている。

先ず、一度の通信で画素３０の駆動方式をシャッター動作用と読出し動作用に区別するために、読出し動作専用の駆動方式識別信号Ｃｒの反映タイミングを１フレーム（１Ｖ）相当の期間、即ち１垂直走査期間だけ遅らせるための１Ｖ遅延回路２１を設けていることである。これにより、画素３０の駆動方式が変化する際に、シャッター動作の駆動方式のみを変化させ、次のフレームで読出し動作の駆動方式を変化させることが可能となる。

また、水平同期信号ＨＤの発生周期を画素３０の駆動方式によらず一定の周期にするために、タイミングジェネレータ１９内に１／ｎ分周回路２２を設けている。図１４および図１５で述べたように、画素の駆動方式によって行の走査期間が異なるために、最も走査期間の長い周期、つまり全画素読出し時の走査期間に揃えて、全ての駆動方式において一定の走査期間にする。その作用を為すのが、１／ｎ分周回路２２である。

具体的には、画素３０の駆動方式が水平垂直２／２読出し方式の場合は、外部より入力される水平同期信号ＨＤに対して２回（ｎ＝２）に１回の割合（１／２分周）で信号を出力し、水平垂直３／３読出し方式の場合は、外部より入力される水平同期信号ＨＤに対して３回（ｎ＝３）に１回の割合（１／３分周）で信号を出力する。そして、１／ｎ分周回路２２で水平同期信号ＨＤを分周して得た信号（以下、「水平同期信号ＨＤｎ」と記す）を水平走査回路１６へ供給する。これにより、異なる画素の駆動方式を連続的に処理する場合においても、蓄積時間の可変範囲を最大限に設定することが可能となる。

次に、本実施形態に係るＣＭＯＳイメージセンサ１０における読出し動作とシャッター動作について、図３に基づいて説明する。

図３に、本実施形態に係るＣＭＯＳイメージセンサ１０における読出し動作とシャッター動作の様子を示す。ここでは、全画素読出しの駆動方式から水平垂直２／２読出しの駆動方式に変更する時のシャッターの駆動動作および読出しの駆動動作を示している。

図３において、タイミングｔ０で例えば全画素読出しの駆動方式から水平垂直２／２読出しの駆動方式に変更した場合、変更直後のフレームＦ２ではシャッター動作のみ水平垂直２／２読出しの駆動方式に変化する。これにより、変更直後のフレームＦ２の読出し動作と変更直前のフレームＦ１のシャッター動作は共に全画素読出しの駆動方式であり、各行の蓄積時間が一定になるために、結果的に、変更直後のフレームＦ２は全画素読出し方式で処理された画像データが出力される。

一方、変更直後のフレームＦ２のシャッター動作とその次のフレームＦ３の読出し動作は共に水平垂直２／２読出しの駆動方式であり、各行の蓄積時間は一定になるために、フレームＦ３は水平垂直２／２読出し方式で処理された画像データが出力される。このように、１Ｖ遅延回路２１を設けることにより、画素３０の駆動方式が変化する際に、シャッター動作の駆動方式のみを変化させ、次のフレームで読出し動作の駆動方式を変化させることができるために、駆動方式が変化した直後のフレームＦ２においても有効な画像データを出力することが可能になる。

ただし、１Ｖ遅延回路２１を設けただけでは、駆動方式が変化した直後のフレームＦ２において、蓄積時間を最大限（１Ｖ蓄積）に設定することができず、撮像方式が異なる画像を連続的に表示できるのはある制限のかかった範囲に限定されてしまう。その理由について図４を用いて説明する。

図４は、モードＡの駆動方式からモードＢの駆動方式に遷移する場合の一般的なタイミング関係を示すタイミングチャートである。ここでは、モードＡのフレームレート（行を走査する速度、単位はｆｐｓ）よりもモードＢのフレームレートの方が高い（速い）ものとする。ここに、モードＡの駆動方式は特許請求の範囲における第１駆動方式に、モードＢの駆動方式は第２駆動方式にそれぞれ相当する。

図４において、タイミングｔ０で駆動方式を変化させた場合、蓄積時間Ｔ２の設定範囲に制限がかかってしまう。フレームＦａにおいて、蓄積時間Ｔ１はモードＡの蓄積時間であり、設定範囲も最大限に設定可能である。

一方、フレームＦｂにおいて、蓄積時間Ｔ２はモードＢの蓄積時間であるが、当該蓄積時間Ｔ２を最大限に設定しようとしたときに、フレームＦａの読出し動作の走査速度が遅いために、各行の蓄積時間Ｔ２を一定に保とうとすると、Ｔ３の期間だけ蓄積時間の設定ができなくなってしまう。したがって、フレームＦｂでは蓄積時間Ｔ２を最大限（１Ｖ蓄積）に設定して画像を出力することができないことになる。

そこで、本実施形態に係るＣＭＯＳイメージセンサ１０では、いかなる駆動方式に遷移しても蓄積時間を最大限に設定できるようにするために１／ｎ分周回路２２を設け、水平同期信号ＨＤを当該１／ｎ分周回路２２で１／ｎ分周して得た水平同期信号ＨＤｎを水平走査回路１６に供給する構成を採っている。

以下に、１／ｎ分周回路２２を含むタイミングジェネレータ１９の構成および動作について説明する。図５は、１／ｎ分周回路２２を含むタイミングジェネレータ１９の内部構成の要部を示すブロック図である。

タイミングジェネレータ１９は、１／ｎ分周回路２２に加えて、例えばアドレスデコーダからなる垂直走査回路１５に与えるアドレス情報を生成するアドレス生成回路２３等を有し、先述したように、半導体基板１１の外部から供給される垂直同期信号ＶＤや水平同期信号ＨＤ等の基準クロックに基づいて、垂直走査回路１５および水平走査回路１６の動作に必要な所望の信号を生成する。

このタイミングジェネレータ１９には、水平同期信号ＨＤとして、１Ｈ（Ｈは水平走査期間）分の周期を全画素読出しの駆動方式に対応した周期とする同期信号が入力される。そして、この水平同期信号ＨＤは、水平垂直ｎ／ｎ読出しの駆動方式のときには、１／ｎ分周回路２２で所定の分周比（１／ｎ）で分周され、水平同期信号ＨＤｎとして水平走査回路１６に供給される。

具体的には、先述したように、例えば画素３０の駆動方式が水平垂直２／２読出し方式の場合は、外部より入力される水平同期信号ＨＤの２周期分に１回の割合（１／２分周）で水平同期信号ＨＤｎを出力し、水平垂直３／３読出し方式の場合は、外部より入力される水平同期信号ＨＤの３周期分に１回の割合（１／３分周）で水平同期信号ＨＤｎを出力する。

１／ｎ分周回路２２は、図１に示すように、駆動方式制御部２０から１Ｖ遅延回路２１を介して供給される読出し動作専用の駆動方式識別信号Ｃｒに従って所定の分周を行う。つまり、水平垂直ｎ／ｎ読出し方式の場合には、１／ｎ分周回路２２は、水平同期信号ＨＤに対してｎ周期分に１回の割合（即ち、ｎＨ周期）の水平同期信号ＨＤｎを出力し、水平走査回路１６に供給する。

次に、本実施形態に係るＣＭＯＳイメージセンサ１０における各駆動方式における画素の走査方法について、図６に基づいて説明する。ここでは、図１３（ｂ）に示すベイヤー配列の場合を例に挙げている。図６は、全画素読出し、水平垂直２／２読出し、水平垂直３／３読出しのそれぞれの駆動方式における画素３０の走査方法を示すタイミングチャートである。

図６において、（ａ）が全画素読出しの駆動方式の場合、（ｂ）が水平垂直２／２読出しの駆動方式の場合、（ｃ）が水平垂直３／３読出しの駆動方式の場合をそれぞれ示している。また、Ｇｒ／Ｇｂの四角の記号は、図１３（ｂ）における画素の走査を行単位に縮小したものであり、ＧＲ行の画素を走査している所をＧｒ、ＧＢ行の画素を走査している所をＧｂという記号に置き換えている。

図６において、ＨＤは外部より入力される水平同期信号であるのに対し、ＨＤｎは１／ｎ分周回路２２で１／ｎ分周された水平同期信号である（図５参照）。図１３（ｂ）に示すベイヤー配列において、全画素読出しの駆動方式の場合は、図１４（ａ）と同様に、ＧＲ／ＧＢ行を順に読み出す走査を行う。

水平垂直２／２読出しの駆動方式の場合は、図６（ｂ）に示すように、ｎ行目と（ｎ＋２）行目の２つのＧＲ行を水平同期信号ＨＤのタイミングに従って別々に走査し、水平同期信号ＨＤｎのタイミングで垂直２画素加算を行う。その後も同様に、（ｎ＋１）行目と（ｎ＋３）行目の２つのＧＢ行を水平同期信号ＨＤのタイミングに従って別々に走査し、水平同期信号ＨＤｎのタイミングで垂直２画素加算を行う。

水平垂直３／３読出しの駆動方式の場合は、図６（ｃ）に示すように、ｎ行目と（ｎ＋２）行目と（ｎ＋４）行目の３つのＧＲ行を水平同期信号ＨＤのタイミングに従って別々に走査し、水平同期信号ＨＤｎのタイミングで垂直３画素加算を行う。その後も同様に、（ｎ＋３）行目と（ｎ＋５）行目と（ｎ＋７）行目の３つのＧＢ行を水平同期信号ＨＤのタイミングに従って別々に走査し、水平同期信号ＨＤｎのタイミングで垂直３画素加算を行う。

このような走査方法を採ることにより、図６から明らかなように、画素３０の駆動方式の違いによらず、ｎ行目〜（ｎ＋１１）行目に要する各駆動方式でのそれぞれの水平同期信号ＨＤの発生回数は同じであるために、画素３０の駆動方式によらず、各駆動方式での全体の走査期間Ｔａ，Ｔｂ，Ｔｃを一定にすることができる。

上述したように、最も遅いフレームレートに相当する駆動方式（本例では、全画素読出しの駆動方式）に対応した周期の水平同期信号ＨＤをタイミングジェネレータ１９へ入力し、さらに１／ｎ分周回路２２を用いて各駆動方式に対応した分周比（１／ｎ）で水平同期信号ＨＤを分周して水平走査回路１６に供給することにより、全ての駆動方式において走査速度を一定にすることができるために、図７に示すように、駆動方式が遷移するフレームＦｂにおいて蓄積時間Ｔ２の設定範囲を、図４で説明した蓄積時間設定不可期間Ｔ３を余すことなく蓄積時間Ｔ２で設定できる。したがって、蓄積時間を最大限（１Ｖ蓄積）に設定して画像を出力することが可能になる。

以上から明らかなように、タイミングジェネレータ１９と１Ｖ遅延回路２１は、特許請求の範囲における制御手段に相当し、画素３０の駆動方式をフレーム単位で第１駆動方式（モードＡの駆動方式）から第２駆動方式（モードＢの駆動方式）に切り替える際に、現フレームの読出し動作の駆動方式を第１駆動方式に１フレーム相当の期間（１垂直走査期間）保持したまま、シャッター動作の駆動方式を第２の駆動方式に切り替え、次のフレームで読出し動作の駆動方式を第２駆動方式に切り替える駆動制御を行う。

本例の動作について図８に一般的に図示すると、モードＡの駆動方式からモードＢの駆動方式に遷移する場合、シャッター動作ｓ１と読出し動作ｒ１の駆動方式が同一となり、全行の蓄積時間Ｔが一定になるために、フレームＦａはモードＡのデータとして出力される。したがって、異なる駆動方式で処理された画像データとして、無効データを出力することなく、連続的に画像データを出力することができるために、蓄積時間Ｔの可変範囲を最大限に設定することが可能となる。

また、本実施形態に係るＣＭＯＳイメージセンサ１０では、駆動方式の切り替えを垂直同期信号ＶＤが入力されるタイミングで実行し、次の垂直同期信号ＶＤが入力されるまでは現在の駆動方式の状態を保持することを特徴としている。

この動作を実現するためには、図８において、モード変更のタイミングｔ０が、フレームＦａで反映するための通信期間を予め定めておく必要がある。つまり、モード変更を行うフレームにおいて、所定の水平期間Ｘ内に駆動方式の切り替えの通信が完了すれば、シャッター動作ｓ２は切り替え後の駆動方式（ここでは、モードＢ）で反映するということを予め定めておく。

以上説明したように、撮像方式が異なる画像、例えば全画素読出しや水平垂直ｎ／ｎ読出し等のようにフレームレートが異なる駆動方式で得られた画像（即ち、異なるモードの画像）を連続的に読み出す（出力する）際に、上記駆動方法を用いることにより、連続するフレームにおいて全画素行の蓄積時間を一定に保つことが可能となるために、撮像方式が異なる画像においても、無効データを出力することなく連続的に、且つ蓄積時間を最大限に設定して出力することが可能となる。

［適用例］
上記実施形態に係るＣＭＯＳイメージセンサ１０は、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス（画像入力デバイス）として用いて好適なものである。

ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール（例えば、携帯電話等の電子機器に搭載されて用いられる）、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。

図９は、本発明に係る撮像装置の構成の一例を示すブロック図である。図９に示すように、本例に係る撮像装置は、レンズ４１を含む光学系、撮像デバイス４２、カメラ信号処理回路４３等によって構成されている。

レンズ４１は、被写体からの像光を撮像デバイス４２の撮像面に結像する。撮像デバイス４２は、レンズ４１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス４２として、先述した実施形態に係るＣＭＯＳイメージセンサ１０が用いられる。カメラ信号処理部４３は、撮像デバイス４２から出力される画像信号に対して種々の信号処理を行う。

上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス４２として先述した実施形態に係るＣＭＯＳイメージセンサ１０を用いることで、次のような作用効果を得ることができる。

すなわち、先述した実施形態に係るＣＭＯＳイメージセンサ１０では、撮像方式が異なる画像（画素の駆動方式が異なる画像）においても、無効データを出力することなく連続的に、且つ蓄積時間を最大限に設定して出力することができるために、動画や静止画を撮像する場合において、撮像方式が異なる画像を連続的に表示できることになる。

本発明の一実施形態に係るＣＭＯＳイメージセンサの構成の概略を示すブロック図である。 単位画素の回路構成の一例を示す回路図である。 本実施形態に係るＣＭＯＳイメージセンサにおける、全画素読出しの駆動方式⇔水平垂直２／２読出しの駆動方式を連続的に読み出すときの読出し動作とシャッター動作の様子を示すタイミングチャートである。 モードＡの駆動方式からモードＢの駆動方式に遷移する場合の一般的なタイミング関係を示すタイミングチャートである。 １／ｎ分周回路を含むタイミングジェネレータの内部構成の要部を示すブロック図である。 全画素読出し、水平垂直２／２読出し、水平垂直３／３読出しのそれぞれの駆動方式における画素の走査方法を示すタイミングチャートである。 １／ｎ分周回路の作用を説明するためのモードＡの駆動方式からモードＢの駆動方式に遷移する場合のタイミングチャートである。 本実施形態に係るＣＭＯＳイメージセンサにおける異なる動作モードの画像を連続的に読み出すときの動作の画像出力状態を示すタイミングチャートである。 本発明に係る撮像装置の構成の一例を示すブロック図である。 ＣＭＯＳイメージセンサの基本構成を示すブロック図である。 全画素読出しの駆動方式の動作説明のためのタイミングチャートである。 水平垂直２／２読出しの駆動方式の動作説明のためのタイミングチャートである。 シャッター動作時および読出し動作時の画素の走査方法についての説明図である。 従来例に係る画素の駆動方式の違いによる画素の駆動タイミングの違いを示すタイミングチャートである。 画素の駆動方式の違いによる行を走査していくときの傾きの違いを示す図である。 画素の駆動方式が異なる画像を連続的に出力する際の従来例に係る駆動方式のタイミングチャートである。 一般的にモードＡの駆動方式からモードＢの駆動方式に遷移する場合の動作説明に供するタイミングチャートである。

符号の説明

１０…ＣＭＯＳイメージセンサ、１１…半導体基板、１２…画素アレイ部、１３…定電流部、１４…列信号処理部、１５…垂直走査回路、１６…水平走査回路、１７…水平信号線、１８…出力処理部、１９…タイミングジェネレータ、２０…駆動方式制御部、２１…１Ｖ遅延回路、２２…１／ｎ分周回路、２３…アドレス生成回路、３０…単位画素、３１…フォトダイオード、３２…転送トランジスタ、３３…リセットトランジスタ、３４…増幅トランジスタ、３５…選択トランジスタ

Claims (7)

1. 光電変換素子を含む単位画素が多数配置されてなる画素アレイ部と、
   前記光電変換素子に蓄積されている電荷を掃き捨てるシャッター動作と、前記光電変換素子で光電変換され、当該光電変換素子に蓄積された信号電荷を読み出す読出し動作とを行う駆動手段と、
   前記単位画素の駆動方式をフレーム単位で第１駆動方式から第２駆動方式に切り替える際に、現フレームの前記読出し動作の駆動方式を前記第１駆動方式に１フレーム相当の期間だけ保持したまま、前記シャッター動作の駆動方式を前記第２の駆動方式に切り替え、次のフレームで前記読出し動作の駆動方式を前記第２駆動方式に切り替える制御手段と
   を備えたことを特徴とする固体撮像装置。
2. 前記制御手段は、前記単位画素の駆動方式に対応した読出し動作専用の識別信号とシャッター動作専用の識別信号とを用いて駆動方式を切り替えるに当たって、前記読出し動作専用の識別信号の反映タイミングを１フレーム相当の期間だけ遅らせる遅延回路を有する
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記制御手段は、前記第１駆動方式での各行の走査期間と前記第２駆動方式での各行の走査期間とを同じにする
   ことを特徴とする請求項１記載の固体撮像装置。
4. 前記制御手段は、前記単位画素の各々に対する水平走査の基準となる水平同期信号を、前記単位画素の駆動方式に対応した分周比で分周する分周回路を有する
   ことを特徴とする請求項３記載の固体撮像装置。
5. 前記水平同期信号は、前記単位画素の駆動方式のうち、最も遅いフレームレートに相当する駆動方式に対応した周期の信号である
   ことを特徴とする請求項４記載の固体撮像装置。
6. 光電変換素子を含む単位画素が多数配置され、前記光電変換素子に蓄積されている電荷を掃き捨てるシャッター動作と、前記光電変換素子で光電変換され、当該光電変換素子に蓄積された信号電荷を読み出す読出し動作とを行う固体撮像装置の駆動方法であって、
   前記単位画素の駆動方式をフレーム単位で第１駆動方式から第２駆動方式に切り替える際に、現フレームの前記読出し動作の駆動方式を前記第１駆動方式に１フレーム相当の期間だけ保持したまま、前記シャッター動作の駆動方式を前記第２の駆動方式に切り替え、次のフレームで前記読出し動作の駆動方式を前記第２駆動方式に切り替える
   ことを特徴とする固体撮像装置の駆動方法。
7. 光電変換素子を含む単位画素が多数配置され、前記光電変換素子に蓄積されている電荷を掃き捨てるシャッター動作と、前記光電変換素子で光電変換され、当該光電変換素子に蓄積された信号電荷を読み出す読出し動作とを行う固体撮像装置と、
   被写体からの光を前記固体撮像装置の撮像面上に導く光学系とを具備し、
   前記固体撮像装置は、
   前記単位画素の駆動方式をフレーム単位で第１駆動方式から第２駆動方式に切り替える際に、現フレームの前記読出し動作の駆動方式を前記第１駆動方式に１フレーム相当の期間だけ保持したまま、前記シャッター動作の駆動方式を前記第２の駆動方式に切り替え、次のフレームで前記読出し動作の駆動方式を前記第２駆動方式に切り替える制御手段を有する
   ことを特徴とする撮像装置。
   

Images