JP5533292B2 - 固体撮像素子およびその駆動方法、カメラシステム - Google Patents

Description

本発明は、固体撮像素子およびその駆動方法、カメラシステムに関するものである。

ＣＭＯＳ（Complimentary Metal Oxide Semiconductor）イメージセンサ（ＣＩＳ）は、ＣＣＤ（Charge Coupled Devise）イメージセンサに対して、比較的自由に読み出しアドレスを設定できるという特徴を持つ。

たとえば、センサの全ての画素を読み出す以外に、複数の画素の信号を同時に読み出す「加算」、行や列を飛ばしながら間欠的に読み出す「間引き」、一部の画素からのみ読み出す「切り出し」などの機能を備えたイメージセンサが広く使用されている。
「加算」、「間引き」、「切り出し」は同時に行われる場合もある。
「間引き」や「加算」、「切り出し」の機能を備えたイメージセンサでは、読み出しやシャッタの動作が複雑になるため、行選択のためにシフトレジスタではなく、デコーダを含む行走査回路（行選択回路）が使用される場合が多い。

行選択回路は、アドレスデコーダからのアドレス信号に従い、信号の読み出しを行うリード行と、画素の光電変換素子に蓄積された電荷をはき捨ててリセットするシャッタ行の行アドレスの行選択信号を出力する機能を有する。
このような行選択回路におけるシャッタ制御等について種々提案されている（たとえば特許文献１，２参照）

特開２００８−１９３６１８号公報 特開２００８−２８８９０３号公報

ところで、現在のカメラシステムでは基本的に静止画を撮影する前の状態（プレビュー）をモニターに表示するシステムとなっている。
プレビューでは静止画をキャプチャーする全画素に対して、間引き等で縮小した動作を行っている。
そのため、静止画をキャプチャーする際にはモード遷移が発生し、カメラのシャッタ開始時から静止画をキャプチャーする時間（シャッタラグタイム）に不要となるフレームを挟むために一定の時間を要してしまうという問題がある。
特に、内部に同期信号を生成する機能を持つイメージセンサ（固体撮像素子）ではモード遷移時に不要フレームを出力する問題がある。

主に、内部に同期信号を生成する機能を持つイメージセンサは携帯電話などで使用されている。
今までは携帯電話などの画像処理システムのパフォーマンスが比較的低いカテゴリではイメージセンサのシャッタラグタイムより画像処理の時間が遅かったために顕著な問題とならなかった。
しかし、画像処理システムの高性能化に伴いイメージセンサのシャッタラグタイムが無視できない時間となってきた。
現在は携帯電話などのカメラもデジタルスチルカメラと同等の機能が求められており、シャッタラグタイムの短縮化が課題となっている。

シャッタラグタイムの問題についてさらに詳述する。
図１は、イメージセンサにおける一般的なモード遷移時のイメージを示す図である。

図１は、1/2間引き（1/2 elimination）から全画素（Full resolution）へモード遷移する例である。
1/2間引きフレームをイメージセンサから読み出し中にモード遷移コマンド（Mode change command）ＭＣＣを発行し、露光時間ｔＥＴの設定は変更していない場合である。
例となるイメージセンサは読み出し基準で動作しており、露光時間ｔＥＴを実現するために読み出しアドレスに対して、露光時間ｔＥＴ分前に電子シャッタコマンドを発行する。また例ではモード遷移コマンドＭＣＣを垂直同期信号Ｖ SYNCで反映させるシステムとする。
図１において、ＳＨＲは垂直方向電子シャッタアドレスを、ＲＤは垂直方向読み出しアドレスをそれぞれ示している。

上記のシステムではモード遷移コマンドＭＣＣが発行された後の垂直同期信号Ｖ SYNC以前のシャッタは1/2間引きフレームのアドレッシングでシャッタ動作を行い、垂直同期信号Ｖ SYNC以降に全画素フレームのアドレッシングでシャッタ動作を行うこととなる。
そのため、フレームＦＲＭ（frame ）#1では設定の露光時間ｔＥＴに対して正しくない露光時間ｔＥＴｎ、ｔＥＴｍとなってしまう。
時間ｔＥＴｎは読み出しアドレスによって露光時間が一定でないため、イメージセンサ以降の信号処理回路で補正することが非常に困難である。また、フレームＦＲＭ #1のシャッタ動作はモード遷移コマンドＭＣＣより早い時間となることを防ぐことができない。
そのため、露光時間が一定でないフレームＦＲＭ #1が発生するために、モード遷移コマンドＭＣＣを発行後のフレームＦＲＭ #1は不要フレームとなってしまう。
この場合、シャッタラグ時間はシャッタコマンド発行からフレームＦＲＭ（frame） #2の出力位置となり、シャッタラグ時間を短縮するために不要フレームを短縮することが課題となっている。

本発明は、不要な出力データ期間の発生を抑止することが可能で、モード遷移直前のフレームを正しく読み出すことが可能な固体撮像素子およびその駆動方法、カメラシステムを提供することにある。

本発明の第１の観点の固体撮像素子は、光信号を電気信号に変換し、その電気信号を露光時間に応じて蓄積する光電変換素子を含む複数の画素が行列状に配列された画素部と、上記画素部の電子シャッタ動作、および読み出しを行うように行単位で上記画素の動作を制御可能な画素駆動部と、を有し、上記画素駆動部は、生成される同期信号を基準に、露光時間に変化が生じるモード遷移時に露光時間が一定でない画像を出力する不要となる出力データ期間を短縮する機能を含み、上記モード遷移をトリガとして電子シャッタアドレスを１行目または一部のみアクセスする場合は任意の開始アドレスに強制的に遷移させる電子シャッタアドレスのリセットを行う機能を含む。

本発明の第２の観点の固体撮像素子の駆動方法は、光信号を電気信号に変換し、その電気信号を露光時間に応じて蓄積する光電変換素子を含む複数の画素が行列状に配列された画素部の電子シャッタ動作、および読み出しを行うように行単位で上記画素の動作を制御する際に、生成される同期信号を基準に、露光時間に変化が生じるモード遷移時に露光時間が一定でない画像を出力する不要となる出力データ期間を短縮するために、上記モード遷移をトリガとして電子シャッタアドレスを１行目または一部のみアクセスする場合は任意の開始アドレスに強制的に遷移させる電子シャッタアドレスのリセットを行う。

本発明の第３の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、上記固体撮像素子は、光信号を電気信号に変換し、その電気信号を露光時間に応じて蓄積する光電変換素子を含む複数の画素が行列状に配列された画素部と、上記画素部の電子シャッタ動作、および読み出しを行うように行単位で上記画素の動作を制御可能な画素駆動部と、を有し、上記画素駆動部は、生成される同期信号を基準に、露光時間に変化が生じるモード遷移時に露光時間が一定でない画像を出力する不要となる出力データ期間を短縮する機能を含み、上記モード遷移をトリガとして電子シャッタアドレスを１行目または一部のみアクセスする場合は任意の開始アドレスに強制的に遷移させる電子シャッタアドレスのリセットを行う機能を含む。

本発明によれば、不要な出力データ期間の発生を抑止することができ、モード遷移直前のフレームを正しく読み出すことができる。

イメージセンサにおける一般的なモード遷移時のイメージを示す図である。 本発明の第１の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。 本実施形態に係る画素回路の一例を示す図である。 イメージセンサのモード遷移の一例を説明するためのフローチャートである。 本実施形態に係るタイミング制御回路の第１の構成例を示すブロック図である。 図３のタイミング制御回路を適用した場合の効果を説明するための第１図である。 図３のタイミング制御回路を適用した場合の効果を説明するための第２図である。 本実施形態に係るタイミング制御回路の第２の構成例を示すブロック図である。 図８の不要データをマスクする処理のイメージ図である。 シャッタラグの短縮の効果の根拠を示すための時間のパラメータを示す図である。 本発明の第２の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。

以下、本発明の実施の形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．第１の実施形態（ＣＭＯＳイメージセンサ(固体撮像素子)の第１の構成例）
２．第２の実施形態（カメラシステムの構成例）

＜１．第１の実施形態＞
図２は、本発明の第１の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。

本ＣＭＯＳイメージセンサ１００は、画素アレイ部１１０、行走査回路１２０、読み出し回路１３０、列走査回路１４０、タイミング制御回路１５０、および出力インタフェース（ＩＦ）回路１６０を有する。
行走査回路１２０、読み出し回路１３０、列走査回路１４０、およびタイミング制御回路１５０により画素駆動部が構成される。

本実施形態におけるタイミング制御回路１５０は、生成される同期信号を基準に、露光時間に変化が生じるモード遷移時に露光時間が一定でない画像を出力する不要となる出力データ期間を短縮する機能を含む。
たとえば、タイミング制御回路１５０は、内部で同期信号を生成する機能を持つイメージセンサにてモード遷移時に不要フレームが発生する場合にシャッタ動作を再スタートする機能を有する。
タイミング制御回路１５０は、このシャッタ動作の再スタート機能により不要フレームが発生しないようにすることが可能となっている。
タイミング制御回路１５０は、シャッタ動作を再スタートするタイミングを、不要フレームの読み出しタイミングとすることでモード遷移直前のフレームを正しく読み出すことができ、これによりイメージセンサの後段の信号処理回路に特別な処理は不要となる。
このタイミング制御回路１５０の機能については、後で詳述する。

画素アレイ部１１０は、複数の画素回路１１０Ａ−００〜１１０Ａ−ｎｍがｎ行×ｍ列の２次元状（マトリクス状）に配列されている。

図３は、本実施形態に係る画素回路の一例を示す回路図である。

この画素回路１１０Ａ（００〜ｎｍ）は、たとえばフォトダイオード（ＰＤ）からなる光電変換素子（以下、単にＰＤというときもある）を有する。
そして、この１個の光電変換素子ＰＤに対して、転送トランジスタＴＲＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、増幅トランジスタＡＭＰ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒをそれぞれ一つずつ有する。

光電変換素子ＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがＮ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがＰ型トランジスタであっても構わない。
また、本実施形態は、複数の光電変換素子間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。

転送トランジスタＴＲＧ−Ｔｒは、光電変換素子ＰＤとＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）の間に接続され、制御線ＴＲＧを通じて制御される。
転送トランジスタＴＲＧ−Ｔｒは、制御線ＴＲＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、光電変換素子ＰＤで光電変換された電子をＦＤに転送する。

リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＲｓｔとＦＤの間に接続され、制御線ＲＳＴを通じて制御される。
リセットトランジスタＲＳＴ−Ｔｒは、制御線ＲＳＴがＨの期間に選択されて導通状態となり、ＦＤを電源線ＶＲｓｔの電位にリセットする。

増幅トランジスタＡＭＰ−Ｔｒと選択トランジスタＳＥＬ−Ｔｒは、電源線ＶＤＤと出力信号線ＬＳＧＮの間に直列に接続されている。
増幅トランジスタＡＭＰ−ＴｒのゲートにはＦＤが接続され、選択トランジスタＳＥＬ−Ｔｒは制御線ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ−Ｔｒは、制御線ＳＥＬがＨの期間に選択されて導通状態となる。これにより、増幅トランジスタＡＭＰ−ＴｒはＦＤの電位に応じた信号ＶＳＬを出力信号線ＬＳＧＮに出力する。

画素アレイ部１１０には、画素回路１１０Ａがｎ行×ｍ列配置されているので、各制御線ＳＥＬ、ＲＳＴ、ＴＲＧはそれぞれｎ本、信号ＶＳＬの出力信号線ＬＳＧＮはｍ本ある。
図２においては、各制御線ＳＥＬ、ＲＳＴ、ＴＲＧを１本の行走査制御線１０１−０〜１０１−ｎとして表している。

行走査回路１２０は、タイミング制御回路１５０のシャッタ制御部および読み出し制御部の制御に応じてシャッタ行および読み出し行において行走査制御線を通して画素の駆動を行う。
行走査回路１２０は、アドレス信号に従い、信号の読み出しを行うリード行と、光電変換素子ＰＤに蓄積された電荷をはき捨ててリセットするシャッタ行の行アドレスの行選択信号ＲＤ、ＳＨＲを出力する。

読み出し回路１３０は、図示しないセンサコントローラからの制御信号に従い、出力信号線ＬＳＧＮに出力された信号ＶＳＬを読み取り、列走査回路１４０の列走査に従って転送線ＬＴＲＦに読み取り信号を出力し、出力ＩＦ回路１６０により外部に出力する。
読み出し回路１３０は、行走査回路１２０の駆動により選択された読み出し行の各画素回路１１０Ａからの出力信号線ＬＳＧＮを通して出力される信号ＶＳＬに対して所定の処理を行い、たとえば信号処理後の画素信号を一時的に保持する。
読み出し回路１３０は、たとえば出力信号線ＬＳＧＮを通して出力される信号をサンプルホールドするサンプルホールド回路を含む回路構成を適用可能である。
あるいは読み出し回路１３０は、サンプルホールド回路を含み、ＣＤＳ（相関二重サンプリング）処理により、リセットノイズや増幅トランジスタの閾値ばらつき等、画素固有の固定パターンノイズを除去する機能を含む回路構成が適用可能である。
また、読み出し回路１３０は、アナログデジタル（ＡＤ）変換機能を持たせ、信号レベルをデジタル信号とする構成を適用可能である。

図２の例では、読み出し回路１３０は、カラム（列）ごとにＡＤコンバータ（ＡＤＣ：Analog Digital Converter）１３１が配置されたカラムＡＤＣ部として構成されている。
カラムＡＤＣ部では列単位でＡＤ変換を行い、ＡＤ変換後のデータを列走査回路１４０の走査に従って転送線ＬＴＲＦに読み取り信号を出力し、出力ＩＦ回路１６０により外部に出力する。

タイミング制御回路１５０は、画素アレイ部１１０、行走査回路１２０、列走査回路１４０等の処理に必要なタイミング信号を生成する。

図２のＣＭＯＳイメージセンサ１００において、画素アレイ部１１０は列単位で制御される。このため、たとえば行走査制御線１０１−０によって１１０Ａ−００〜１１０Ａ−０ｍまでｍ＋１の画素が同時並列的に制御され、画素アレイ部１１０に接続された出力信号線ＬＳＧＮを介しカラムＡＤＣ部に入力される。
カラムＡＤＣ部では列単位でＡＤ変換を行い、ＡＤ変換後のデータを列走査回路１４０によって出力ＩＦ回路１６０に転送する。出力ＩＦ回路１６０は後段の信号処理回路が受信できる形にフォーマットし、データを出力する。

このようなイメージセンサについて本発明は適用することが可能である。また、前記のようなイメージセンサは一例であり、前記の構成に限らず適用することが可能である。

以下、本実施形態に係るタイミング制御回路１５０の全画素読み出しモードや間引きモード等のモード遷移時に、不要フレームが発生する場合にシャッタ動作を再スタートする機能について具体的に説明する。

なお、以下の説明において、“シャッタラグ”とはモード遷移コマンドＭＣＣの発行から、モード遷移後の有効フレームの開始までを示す。
“不要フレーム”とはイメージセンサが、露光時間が一定でない画像を出力するフレームを示す。

基本的に、図２のＣＭＯＳイメージセンサ１００は、タイミング制御回路１５０は、同期信号を生成する機能を有し、同期信号を基準に電子シャッタアドレスをリセットする機能を有する。
画素がｎ行の固体撮像素子の全画素をアクセスする場合、電子シャッタアドレスは１行目からｎ行目までを繰り返しアクセスする。駆動方法によっては部分的にスキップしたり、間引いたり、一部のみアクセスする方法がある。
本説明で記載している電子シャッタアドレスのリセットは、前記の通常状態の駆動に対して、所望のトリガによって電子シャッタアドレスを１行目もしくは一部のみアクセスする場合は任意の開始アドレスに強制的にアドレスを遷移させることを示す。
通常駆動時のｎ行目、もしくは一部のみアクセスする場合や、特殊なアクセスによる最終の電子シャッタアドレスから開始のアドレスへの遷移は電子シャッタアドレスのリセットに含まない。

第１の構成として、タイミング制御回路１５０は、生成する同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に電子シャッタアドレスをリセットして不要となる出力データ期間を発生させない機能を有する。
タイミング制御回路１５０は、駆動方法の設定変更時に露光時間に変化が発生することを判定する機能を有し、その判定結果により露光時間に変化が生じるモード遷移時に電子シャッタアドレスをリセットして不要となる出力データ期間を発生させない。

第２の構成として、タイミング制御回路１５０は、生成する同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に短縮されたフレームを内挿して不要となる出力データ期間を短縮する機能を有する。
この場合もタイミング制御回路１５０は、駆動方法の設定変更時に露光時間に変化が発生することを判定する機能を有し、その判定結果により露光時間に変化が生じるモード遷移時に短縮されたフレームを内挿して不要となる出力データ期間を短縮する機能を有する。

また、第３の構成として、タイミング制御回路１５０は、生成する同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に短縮されたフレームを内挿して不要となる出力データ期間を短縮する機能を有する。そして、タイミング制御回路１５０は、内挿した短縮フレームを外部に出力データとして出力しない機能を有する。
この場合もタイミング制御回路１５０は、駆動方法の設定変更時に露光時間に変化が発生することを判定する機能を有し、その判定結果により露光時間に変化が生じるモード遷移時に短縮されたフレームを内挿して不要となる出力データ期間を短縮する機能を有する。そして、タイミング制御回路１５０は、内挿した短縮フレームを外部に出力データとして出力しない機能を有する。

次に、イメージセンサのモード遷移について説明する。
図４は、イメージセンサのモード遷移の一例を説明するためのフローチャートである。
図４は、一般的なカメラシステムの静止画撮像時のモード遷移のフローチャートを示している。

図４の例は、間引き動作のプレビューモードから全画素動作の静止画撮影への遷移処理をステップＳＴ１〜ＳＴ７として示してある。
カメラシステムの多くは基本的に静止画を撮影する前の状態（プレビュー）をモニターに表示するシステムとなっている。
プレビューでは静止画をキャプチャーする全画素に対して、間引き等で画像を縮小した動作を行っている。
そのため、静止画をキャプチャーする際にはモード遷移が発生し、カメラのシャッタ開始時から静止画をキャプチャーする時間（シャッタラグタイム）に不要となるフレームを挟むために一定の時間を要してしまう問題がある。
図４のフローチャートではステップＳＴ３の“静止画撮影？”の分岐で肯定的な判断（Ｙ）となるタイミングがシャッタ開始時となる。
その後、イメージセンサスは静止画撮影のために全画素動作にモード遷移し（ＳＴ４）、静止画撮影（キャプチャー）となる（ＳＴ５）。
現在のカメラシステムの多くが前記の方法を採用しており、必ずモード遷移が発生する仕組みとなっている。

［タイミング制御回路の第１の構成例］
次に、タイミング制御回路１５０の具体的な構成例について説明する。
図５は、本実施形態に係るタイミング制御回路１５０の第１の構成例を示すブロック図である。

図５のタイミング制御回路１５０は、外部ＩＦ回路１５１、いわゆるレジスタバンクである動作設定回路１５２、同期信号生成部１５３、読み出し制御部１５４、シャッタ制御部１５５、およびモード遷移判定部１５６を有する。
同期信号生成方法は様々であるため、以下では一例を示す。

タイミング制御回路１５０において、外部ＩＦ回路１５１によってイメージセンサはカメラシステムのマスタより設定(コマンド)を受け取る。
受信した設定コマンドＳＣＭＤは、動作設定回路１５２にてデコードされ、各機能部に設定が配信される。
同期信号生成部１５３は、動作設定回路１５２の信号Ｓ１５２１により撮像状態に設定されることで同期信号の生成（垂直同期、水平同期等の信号生成）を始める。
読み出し制御部１５４およびシャッタ制御部１５５は、動作設定回路１５２の動作設定信号Ｓ１５２２と同期信号生成部１５３で生成された同期信号Ｓ１５３を受け、行走査回路１２０を駆動する。
設定変更内容によってはモード遷移後に蓄積時間が一定でないフレームが発生する。
モード遷移判定部１５６は、動作設定回路１５２の設定情報信号Ｓ１５２３により蓄積時間が一定でない状態となる設定変更を検出する。
モード遷移判定部１５６は、検出結果を同期信号生成部１５３、読み出し制御部１５４、シャッタ制御部１５５に不要フレーム発生を通知信号Ｓ１５６で通知する。

同期信号生成部１５３は、不要フレーム発生の通知信号Ｓ１５６を受けて、不要となるフレームを出力しない短縮フレームの処理、たとえば垂直同期信号間隔（ブランキング期間）をモード遷移後の露光時間とする処理を行う。
読み出し制御部１５４は、不要フレーム発生の通知信号Ｓ１５６を受けて、読み出し制御を行わない処理を行う。
シャッタ制御部１５５は、不要フレーム発生の通知信号Ｓ１５６を受けて、既に実施しているシャッタ制御を中断し、モード遷移後の露光時間設定に従い再びフレームの先頭からシャッタ制御を開始する。
前記処理によって不要なフレームを発生させないことが可能となる。
このモード遷移後のフレーム処理までのブランキング期間は、モード遷移が発生していない非モード遷移のブランキング期間は長く、本例では２倍程度となっている。
以上の構成および処理は、上記した第１の構成に対応している。

図６（Ａ）および（Ｂ）は、図３のタイミング制御回路を適用した場合の効果を説明するための第１図である。

図６は、本実施形態のシャッタラグ短縮機能（モード遷移時に不要フレームが発生する場合にシャッタ動作を再スタートする機能）の使用によってシャッタラグが短縮されることを示したイメージであり、上記した第１の構成を採用した場合の効果を示す。
プレビューがフレームＦＲＭ（frame） #0〜#2と続き、フレームＦＲＭ #2の途中でモード遷移コマンドＭＣＣが発行される。フレームＦＲＭ #2の次のフレームでモード遷移となる。
シャッタラグ短縮機能無効の場合は、図６（Ａ）に示すように、フレームＦＲＭ #3の露光時間がフレーム内で均一にならない。
そのため、フレームＦＲＭ #3が不要フレームとなり、静止画として利用できるフレームはフレームＦＲＭ #4以降となる。
これに対して、シャッタラグ短縮機能有効の場合は、図６（Ｂ）に示すように、不要フレームを発生しない処理が行われるためフレームＦＲＭ #3が発生しない。そして、フレームＦＲＭ #4より正しい露光時間となった静止画が得られる。
このように、シャッタラグ短縮機能の有無によって最大で全画素１フレーム程度の時間短縮が可能となる。

図７（Ａ）および（Ｂ）は、図３のタイミング制御回路を適用した場合の効果を説明するための第２図である。
図７は不要フレームを短縮する手法のイメージであり、上記した第２の構成を採用した場合の効果を示す。

図６の不要フレームを生成しない手法を適用できないシステムの場合、不要フレームを短縮する手法を行うことで図５に示すと同様の効果を得ることが可能である。
シャッタラグ短縮機能有効の場合は、不要フレームを発生しない処理の代わりにフレームを短縮する処理を行う。
図５の手法と比較すると短縮フレームの必要な時間が増加するが、増加時間が少なければ同等の効果を得ることが可能である。

［タイミング制御回路の第２の構成例］
図８は、本実施形態に係るタイミング制御回路１５０Ａの第２の構成例を示すブロック図である。

図８は、図５の構成、機能に加えて、図７に関連付けた、短縮された不要フレームを後段の信号処理回路に出力しない制御を加えた構成を示し、上述した第３の構成に対応している。
図７に関連付けた不要フレームを短縮する手法では短縮された不要データが発生する。
短縮された不要データは後段の信号処理回路１８０で正しく受信できない可能性がある。後段の信号処理回路１８０から画像データのサイズを設定されている場合は、指定されたサイズと違うデータを出力することになるためである。
そのため、不要フレーム発生の通知信号Ｓ１５６の期間はデータをマスク処理部１７０にて後段の信号処理回路１８０が画像データとして受信しない処理を行う。
例として同期コードを外すことや、ブランキング時と同様にするなどの処理である。

図９が、図８の不要データをマスクする処理のイメージ図である。

不要データ発生フレームにて不要フレーム発生の通知信号(Invalid frame period信号)Ｓ１５６が有効(Hiの期間)となり、後段の信号処理回路１８０に出力する画像データ(ISP receive data)が生成されない。
この処理によって、後段の信号処理回路１８０の画像データのサイズ不一致による受信エラーを発生させないことが可能である。

以上説明した本実施形態によれば、以下の効果を得ることができる。
同期信号を生成する機能を持つイメージセンサにて、モード遷移時のシャッタラグタイムを最大で約１フレーム分を短縮することが可能となる。
モード遷移時の無効フレームを短縮することが可能となる。
上記の効果を持つイメージセンサは後段の信号処理回路への変更が不要であるため、現存のシステムへの置き換えが容易である。
なお、モード遷移には、プレビューモードから全画素静止画モードへの遷移だけでなく、プレビューモードから動作モードへの遷移や、第１の動画モードから第２の動画モードへの遷移、動画モードと静止画モード間の遷移等の種々の態様が含まれる。

シャッタラグの短縮の効果の根拠は以下となる。
図１０は、シャッタラグの短縮の効果の根拠を示すための時間のパラメータを示す図である。
この場合、最大で約全画素１フレームを出力する時間を短縮することが可能となる。
時間のパラメータを以下のように定義する、第１の構成、第２の構成、第３の構成の場合で以下に示すような短縮の効果を得ることができる。

「ｔＦＳ」をプレビュー時にモード遷移コマンドＭＣＣを発行されてから画素データをフレームの最後まで出力する期間とする。
「ｔＦＩ」を不要フレームの画素データ出力期間とする。
「ｔＦＦ」を全画素キャプチャー時の１フレーム画素データ出力時間とする。
「ｔＶＢ」をブランキング期間とする。
「ｔＥＴ」を露光時間とする。

第１の構成の場合、シャッタラグタイムは以下のようになる。
既存方式の場合、シャッタラグタイムは最大で［ｔＦＳ＋ｔＶＢ＋ｔＦＦ＋ｔＶＢ］となり、最小で［ｔＦＦ＋ｔＶＢ］となる。
これに対して、本実施形態に係る方式では、シャッタラグタイムは最大で［ｔＦＳ＋ｔＶＢ＋ｔＥＴ］となり、最小で［ｔＥＴ］となる。
短縮の効果（差分）は、［ｔＦＩ＋ｔＶＢ−ｔＥＴ］となり、露光時間ｔＥＴが最小の場合はほぼ全画素１フレームの時間が短縮されることになる。

第２および第３の構成の場合、シャッタラグタイムは以下のようになる。
既存方式の場合、シャッタラグタイムは最大で［ｔＦＳ＋ｔＶＢ＋ｔＦＦ＋ｔＶＢ］となり、最小で［ｔＦＦ＋ｔＶＢ］となる。
これに対して、本実施形態に係る方式では、シャッタラグタイムは最大で［ｔＦＳ＋ｔＶＢ＋ｔＦＩ＋ｔＶＢ＋ｔＥＴ］となり、最小で［ｔＦＩ＋ｔＶＢ＋ｔＥＴ］となる。
短縮の効果（差分）は、［ｔＦＦ−（ｔＦＩ＋ｔＥＴ）］となり、不要フレームの画素データ出力期間ｔＦＩと露光時間ｔＥＴが最小の場合はほぼ全画素１フレームの時間が短縮されることになる。

上述したような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。

＜２．第２の実施形態＞
図１１は、本発明の第２の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。

本カメラシステム２００は、図１１に示すように、本実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）１００が適用可能な撮像デバイス２１０を有する。
さらに、カメラシステム２００は、この撮像デバイス２１０の画素領域に入射光を導く（被写体像を結像する）光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ２２０を有する。
カメラシステム２００は、撮像デバイス２１０を駆動する駆動回路(ＤＲＶ)２３０と、撮像デバイス２１０の出力信号を処理する信号処理回路(ＰＲＣ)２４０と、を有する。

駆動回路２３０は、撮像デバイス２１０内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス２１０を駆動する。

また、信号処理回路２４０は、撮像デバイス２１０の出力信号に対して所定の信号処理を施す。
信号処理回路２４０で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路２４０で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。

上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス２１０として、先述したＣＭＯＳイメージセンサ（固体撮像素子）１００を搭載することで、低消費電力で、高精度なカメラが実現できる。

１００・・・固体撮像素子、１１０・・・画素アレイ部、１１０Ａ・・・画素回路、１２０・・・行走査回路、１３０・・・読み出し回路，１４０・・・列走査回路、１５０・・・タイミング制御回路、１５１・・・外部ＩＦ回路、１５２・・・動作設定回路、１５３・・・同期信号生成部、１５４・・・読み出し制御部、１５５・・・シャッタ制御部、１５６・・・モード遷移判定部、１７０・・・不要データマスク処理部、１８０・・・信号処理回路、ＰＤ・・・光電変換素子、ＴＲＧ−Ｔｒ・・・転送トランジスタ、ＲＳＴ−Ｔｒ・・・リセットトランジスタ、ＡＭＰ−Ｔｒ・・・増幅トランジスタ、ＳＥＬ−Ｔｒ・・・選択トランジスタ、２００・・・カメラシステム、２１０・・・撮像デバイス、２２０・・・駆動回路、２３０・・・レンズ、２４０・・・信号処理回路。

Claims (16)

1. 光信号を電気信号に変換し、その電気信号を露光時間に応じて蓄積する光電変換素子を含む複数の画素が行列状に配列された画素部と、
   上記画素部の電子シャッタ動作、および読み出しを行うように行単位で上記画素の動作を制御可能な画素駆動部と、を有し、
   上記画素駆動部は、
   生成される同期信号を基準に、露光時間に変化が生じるモード遷移時に露光時間が一定でない画像を出力する不要となる出力データ期間を短縮する機能を含み、
   上記モード遷移をトリガとして電子シャッタアドレスを１行目または一部のみアクセスする場合は任意の開始アドレスに強制的に遷移させる電子シャッタアドレスのリセットを行う機能を含む
   固体撮像素子。
2. 上記画素駆動部は、
   同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に電子シャッタアドレスをリセットして不要となる出力データ期間を発生させない機能を有する
   請求項１記載の固体撮像素子。
3. 上記画素駆動部は、
   同期信号を基準に電子シャッタ、読み出しを行い、駆動方法の設定変更時に露光時間に変化が発生することを判定する機能を有し、露光時間に変化が生じるモード遷移時に電子シャッタアドレスをリセットして不要となる出力データ期間を発生させない機能を有する
   請求項１記載の固体撮像素子。
4. 上記画素駆動部は、
   同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に、当該モード遷移に伴い露光時間が均一とならず不要となるフレームを短縮し、当該短縮した短縮フレームデータを、モード遷移前の最終フレームに後続させ、短縮した不要の短縮フレームの終了時に、電子シャッタアドレスをリセットして不要となる出力データ期間を短縮する機能を有する
   請求項１記載の固体撮像素子。
5. 上記画素駆動部は、
   同期信号を基準に電子シャッタ、読み出しを行い、駆動方法の設定変更時に露光時間に変化が発生することを判定する機能を有し、露光時間に変化が生じるモード遷移時に、当該モード遷移に伴い露光時間が均一とならず不要となるフレームを短縮し、当該短縮した短縮フレームデータを、モード遷移前の最終フレームに後続させ、短縮した不要の短縮フレームの終了時に、電子シャッタアドレスをリセットして不要となる出力データ期間を短縮する機能を有する
   請求項１記載の固体撮像素子。
6. 上記画素駆動部は、
   上記短縮した不要の短縮フレームデータを外部に出力データとして出力させない機能を有する
   請求項４または５記載の固体撮像素子。
7. 光信号を電気信号に変換し、その電気信号を露光時間に応じて蓄積する光電変換素子を含む複数の画素が行列状に配列された画素部の電子シャッタ動作、および読み出しを行うように行単位で上記画素の動作を制御する際に、
   生成される同期信号を基準に、露光時間に変化が生じるモード遷移時に露光時間が一定でない画像を出力する不要となる出力データ期間を短縮するために、
   上記モード遷移をトリガとして電子シャッタアドレスを１行目または一部のみアクセスする場合は任意の開始アドレスに強制的に遷移させる電子シャッタアドレスのリセットを行う
   固体撮像素子の駆動方法。
8. 同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に電子シャッタアドレスをリセットして不要となる出力データ期間を発生させない
   請求項７記載の固体撮像素子の駆動方法。
9. 同期信号を基準に電子シャッタ、読み出しを行い、駆動方法の設定変更時に露光時間に変化が発生することを判定し、露光時間に変化が生じるモード遷移時に電子シャッタアドレスをリセットして不要となる出力データ期間を発生させない
   請求項７記載の固体撮像素子の駆動方法。
10. 同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に、当該モード遷移に伴い露光時間が均一とならず不要となるフレームを短縮し、当該短縮した短縮フレームデータを、モード遷移前の最終フレームに後続させ、短縮した不要の短縮フレームの終了時に、電子シャッタアドレスをリセットして不要となる出力データ期間を短縮する
    請求項７記載の固体撮像素子の駆動方法。
11. 同期信号を基準に電子シャッタ、読み出しを行い、駆動方法の設定変更時に露光時間に変化が発生することを判定する機能を有し、露光時間に変化が生じるモード遷移時に、当該モード遷移に伴い露光時間が均一とならず不要となるフレームを短縮し、当該短縮した短縮フレームデータを、モード遷移前の最終フレームに後続させ、短縮した不要の短縮フレームの終了時に、電子シャッタアドレスをリセットして不要となる出力データ期間を短縮する
    請求項７記載の固体撮像素子の駆動方法。
12. 上記短縮した不要の短縮フレームデータを外部に出力データとして出力させない
    請求項１０または１１記載の固体撮像素子の駆動方法。
13. 固体撮像素子と、
    上記固体撮像素子に被写体像を結像する光学系と、
    上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、
    上記固体撮像素子は、
    光信号を電気信号に変換し、その電気信号を露光時間に応じて蓄積する光電変換素子を含む複数の画素が行列状に配列された画素部と、
    上記画素部の電子シャッタ動作、および読み出しを行うように行単位で上記画素の動作を制御可能な画素駆動部と、を有し、
    上記画素駆動部は、
    生成される同期信号を基準に、露光時間に変化が生じるモード遷移時に露光時間が一定でない画像を出力する不要となる出力データ期間を短縮する機能を含み、
    上記モード遷移をトリガとして電子シャッタアドレスを１行目または一部のみアクセスする場合は任意の開始アドレスに強制的に遷移させる電子シャッタアドレスのリセットを行う機能を含む
    カメラシステム。
14. 上記画素駆動部は、
    同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に電子シャッタアドレスをリセットして不要となる出力データ期間を発生させない機能を有する
    請求項１３記載のカメラシステム。
15. 上記画素駆動部は、
    同期信号を基準に電子シャッタ、読み出しを行い、露光時間に変化が生じるモード遷移時に、当該モード遷移に伴い露光時間が均一とならず不要となるフレームを短縮し、当該短縮した短縮フレームデータを、モード遷移前の最終フレームに後続させ、短縮した不要の短縮フレームの終了時に、電子シャッタアドレスをリセットして不要となる出力データ期間を短縮する機能を有する
    請求項１３記載のカメラシステム。
16. 上記画素駆動部は、
    上記短縮した不要の短縮フレームデータを上記信号処理回路を含む外部に出力データとして出力させない機能を有する
    請求項１４または１５記載の固体撮像素子。

Images