JP4961982B2 - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特に広ダイナミックレンジ化の技術を用いた固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を用いた撮像装置に関する。

固体撮像装置、例えばＭＯＳ(Metal Oxide Semiconductor)型撮像装置において、光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部の各画素について、蓄積時間（露光時間）を異ならせ、蓄積時間の長短によって高感度の信号と低感度の信号とを得て、この高感度の信号と低感度の信号とを合成することによってダイナミックレンジの拡大を図る技術が広く知られている。

広ダイナミックレンジ化を図る技術の一つとして、画素アレイ部の偶数画素行と奇数画素行とで異なるシャッタ速度にて電子シャッタ動作を行うことで、偶数画素行と奇数画素行とで異なる蓄積時間を設定して異なる感度の信号を取り出し、これら感度の異なる信号を後段の信号処理系で合成する技術がある（例えば、特許文献１参照）。

特開２００６−２５３８７６号公報

上記特許文献１記載の従来技術においては、感度は蓄積時間に比例するはずであるが、実際には、比例から誤差以上に感度がずれることがある。それは次の理由による。すなわち、ある画素の光電変換素子が飽和した場合に、それ以上に発生した光電荷が光電変換素子からあふれて、その一部が隣接画素の光電変換素子に入り込んでしまい、その結果、当該隣接画素では蓄積時間に比例した感度の信号が得られなくなるからである。

このように、ある画素の光電変換素子からあふれた光電荷の一部が隣接画素の光電変換素子に入り込んでしまう現象をブルーミングと呼ぶ。上記従来技術の場合、偶数画素行と奇数画素行とで、蓄積時間の長い画素と短い画素とが隣接しているために、飽和しやすい蓄積時間の長い画素の光電変換素子から光電荷があふれて、蓄積時間の短い画素の光電変換素子に入り込んでその信号量を増やしてしまう。よって、蓄積時間の短い画素では、感度が蓄積時間との比例関係からずれるために、広ダイナミックレンジ化のための信号処理の精度が落ちる。

そこで、本発明は、隣接画素間で蓄積時間を異ならせる広ダイナミックレンジ化の手法を採るに当たって、ブルーミングによる低感度の信号への影響を排除可能とした固体撮像装置、当該固体撮像装置の駆動方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明では、物理量を検知する画素が行列状に２次元配置されてなる画素アレイ部を有する固体撮像装置および当該固体撮像装置を用いた撮像装置において、画素アレイ部の各画素のうち、第１蓄積時間（露光時間）に蓄積された第１画素群の各画素の物理量を垂直信号線に読み出すとともに、前記第１画素群の各画素に隣接して配置された第２画素群の各画素に対して前記第１蓄積時間よりも短い第２蓄積時間に蓄積された物理量を、隣接する画素における前記第１蓄積時間の前半部分で前記垂直信号線に読み出すようにする。

上記構成の固体撮像装置および撮像装置において、第１蓄積時間の前半部分、即ち飽和しやすい蓄積時間の長い第１画素群の画素の露光開始部分で、蓄積時間の短い第２画素群の画素の読み出し動作が行われることで、第１画素群の画素が飽和して当該画素から物理量があふれ、その一部が第１画素群の画素と隣接する第２画素群の画素に入り込んだとしても、既に第２画素群の画素の読み出し動作が終わっているために、第２画素群の画素から出力される信号が第１画素群の画素から入り込んだ物理量の影響を受けることはない。

本発明によれば、隣接する画素間で蓄積時間を異ならせる広ダイナミックレンジ化の手法を採るに当たって、蓄積時間の短い第２画素群の各画素の読み出し動作を、蓄積時間の長い第１画素群の各画素の露光開始部分で行うことにより、第１画素群の画素が飽和して物理量が第２画素群の画素に入り込んだとしても、そのとき既に第２画素群の画素の読み出し動作が終わっているために、第１画素群の画素が飽和した際のブルーミングによる第２画素群の画素の信号（低感度の信号）への影響を排除することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る固体撮像装置の概略を示すシステム構成図である。本実施形態では、固体撮像装置として、可視光の光量に応じた電荷量を物理量として画素単位で検知する例えばＣＭＯＳイメージセンサを例に挙げて説明するものとする。

（ＣＭＯＳイメージセンサの構成）
図１に示すように、本実施形態に係るＣＭＯＳイメージセンサ１０は、入射する可視光をその光量に応じた電荷量に光電変換する光電変換素子を含む単位画素（単位センサ）１１が行列状（マトリックス状）に２次元配置されてなる画素アレイ部１２を有する。

この画素アレイ部１２に加えて、ＣＭＯＳイメージセンサ１０は、画素アレイ部１２の各画素を駆動する駆動手段、各画素から出力される信号を処理する信号処理手段およびシステムの制御を行う制御手段として、垂直駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、水平信号線１６、出力回路１７および制御回路１８を有するシステム構成となっている。

このシステム構成において、制御回路１８は、本ＣＭＯＳイメージセンサ１０の動作モードなどを指令するデータを外部から受け取り、また本ＣＭＯＳイメージセンサ１０の情報を含むデータを外部に出力する。

制御回路１８はさらに、垂直同期信号Ｖｓｙｎｃ、水平同期信号ＨｓｙｎｃおよびマスタークロックＭＣＫに基づいて、垂直駆動回路１３、カラム信号処理回路１４および水平駆動回路１５などの回路動作の基準となるクロック信号や制御信号などを生成する。制御回路１８で生成されたクロック信号や制御信号などは、垂直駆動回路１３、カラム信号処理回路１４および水平駆動回路１５などに対して与えられる。

画素アレイ部１２には、単位画素（以下、単に「画素」と記す場合もある）１１が行列状に２次元配置されている。図１に示すように、単位画素１１は、ほぼ正方格子に並んで配置されている。これは、光電変換素子や金属配線などによって規定される光学的開口がほぼ正方格子に並んで配置されているという意味であり、単位画素１１の回路部分はこの限りでない。すなわち、単位画素１１の後述する回路部分については、必ずしも、ほぼ正方格子に並んで配置されている必要はない。

画素アレイ部１２にはさらに、単位画素１１の行列状配列に対して画素行ごとに画素駆動配線１９が図の左右方向（画素行の画素の配列方向）に沿って形成され、画素列ごとに垂直信号線２０が図の上下方向（画素列の画素の配列方向）に沿って形成されている。この画素駆動配線１９の一端は、垂直駆動回路１３の各画素行に対応した出力端に接続されている。

垂直駆動回路１３は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１２の各画素１１を行単位で順次選択走査し、その選択行の各画素に対して画素駆動配線１９を通して必要な駆動パルス（制御パルス）を供給する。

ここで、画素アレイ部１２の画素配列において、図１に示すように、下から数えて１，３，…という奇数番の画素駆動配線１９を通して垂直駆動回路１３によって駆動される画素行の各画素を奇数（ｏｄｄ）画素、２，４，…という偶数番の画素駆動配線１９を通して垂直駆動回路１３によって駆動される画素行の各画素を偶数（ｅｖｅｎ）画素と呼ぶものとすると、これら奇数画素および偶数画素は図のような配置になる。

垂直駆動回路１３は、具体的な構成については図示を省略するが、信号を読み出す画素１１を行単位で順に選択走査を行うための読み出し走査系と、当該読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して当該読み出し行の画素１１の光電変換素子から不要な電荷を掃き出す（リセットする）掃き出し走査を行うための掃き出し走査系とを有する構成となっている。

この掃き出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。以下では、掃き出し走査系を電子シャッタ走査系と呼ぶ。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨て、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素１１における光電荷の蓄積時間（露光時間）となる。

選択行の各画素１１から出力される信号は、画素列ごとに設けられた垂直信号線２０を通してカラム信号処理回路１４に供給される。カラム信号処理回路１４は、画素アレイ部１２の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって配置されている。

カラム信号処理回路１４は、画素アレイ部１２の画素行ごとに、選択行の各画素１１から出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling;相関二重サンプリング)や信号増幅などの信号処理を行う。

なお、ここでは、カラム信号処理回路１４を画素列に対して１対１の対応関係をもって配置した構成を採る場合を例に挙げて示しているが、この構成に限られるものではなく、例えば、複数の画素列（垂直信号線２０）ごとにカラム信号処理回路１４を１個ずつ配置し、当該カラム信号処理回路１４を複数の画素列間で時分割にて共用する構成などを採ることも可能である。

カラム信号処理回路１４の出力段には、水平選択スイッチ（図示せず）が水平信号線１６との間に接続されて設けられている。なお、カラム信号処理回路１４に、ＣＤＳや信号増幅等の各機能以外に、Ａ／Ｄ（アナログ／デジタル）変換機能を持たせ、ＣＤＳや信号増幅等の信号処理後の画素信号をデジタル信号として出力する構成を採ることも可能である。

水平駆動回路１５は、シフトレジスタやアドレスデコーダなどによって構成され、水平走査パルスφＨ１〜φＨｘ（ｘは水平方向の画素数）を順次出力することによってカラム信号処理回路１４の各々を順番に選択する。水平走査パルスφＨ１〜φＨｘは、カラム信号処理回路１４の出力段に設けられた水平選択スイッチを順番にオンさせる。

水平選択スイッチは、水平走査パルスφＨ１〜φＨｘに応答して順にオンすることで、画素列ごとにカラム信号処理回路１４で処理された画素信号を水平信号線１６に順番に出力させる。

出力回路１７は、カラム信号処理回路１４の各々から水平信号線１６を通して順に供給される画素信号に対して種々の信号処理を施して出力する。この出力回路１７での具体的な信号処理としては、例えば、バッファリングだけする場合もあるし、あるいはバッファリングの前に黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理などを行うこともある。

（単位画素の回路構成）
図２は、単位画素１１の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素１１は、光電変換素子、例えばフォトダイオード１１１に加えて、例えば転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４および選択トランジスタ１１５の４つのトランジスタを有する画素回路となっている。

ここでは、これらトランジスタ１１２〜１１５として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここでの転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４および選択トランジスタ１１５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

この単位画素１１に対して、画素駆動配線１９として、例えば、転送配線１９１、リセット配線１９２および選択配線１９３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送配線１９１、リセット配線１９２および選択配線１９３の各一端は、垂直駆動回路１３の各画素行に対応した出力端に、画素行単位で接続されている。

フォトダイオード１１１は、アノードが負側電源、例えばグランドに接続されており、受光した光をその光量（物理量）に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオード１１１のカソードは、転送トランジスタ１１２を介して増幅トランジスタ１１４のゲートと電気的に接続されている。この増幅トランジスタ１１４のゲートと電気的に繋がったノード１１６をＦＤ（フローティングディフュージョン）部と呼ぶ。

転送トランジスタ１１２は、フォトダイオード１１１のカソードとＦＤ部１１６との間に接続され、高レベル（例えば、Ｖｄｄレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが転送配線１９１を介してゲートに与えられることによってオン状態となり、フォトダイオード１１１で光電変換された光電荷をＦＤ部１１６に転送する。

リセットトランジスタ１１３は、ドレインが画素電源Ｖｄｄに、ソースがＦＤ部１１６にそれぞれ接続され、ＨｉｇｈアクティブのリセットパルスφＲＳＴがリセット配線１９２を介してゲートに与えられることによってオン状態となり、フォトダイオード１１１からＦＤ部１１６への信号電荷の転送に先立って、ＦＤ部１１６の電荷を画素電源Ｖｄｄに捨てることによって当該ＦＤ部１１６をリセットする。

増幅トランジスタ１１４は、ゲートがＦＤ部１１６に、ドレインが画素電源Ｖｄｄにそれぞれ接続され、リセットトランジスタ１１３によってリセットした後のＦＤ部１１６の電位をリセットレベルとして出力し、さらに転送トランジスタ１１２によって信号電荷を転送した後のＦＤ部１１６の電位を信号レベルとして出力する。

選択トランジスタ１１５は、例えば、ドレインが増幅トランジスタ１１４のソースに、ソースが垂直信号線２０にそれぞれ接続され、Ｈｉｇｈアクティブの選択パルスφＳＥＬが選択配線１９３を介してゲートに与えられることによってオン状態となり、単位画素１１を選択状態として増幅トランジスタ１１４から出力される信号を垂直信号線２０に中継する。

なお、選択トランジスタ１１５については、画素電源Ｖｄｄと増幅トランジスタ１１４のドレインとの間に接続した回路構成を採ることも可能である。

また、単位画素１１としては、上記構成の４トランジスタ構成のものに限られるものではなく、増幅トランジスタ１１４と選択トランジスタ１１５を兼用した３トランジスタ構成のものなどであっても良く、その回路構成は問わない。

（本実施形態の特徴）
上記構成のＣＭＯＳイメージセンサ１０において、本実施形態の特徴とするところは、広ダイナミックレンジ化を目的として、蓄積時間の長短によって高感度の信号と低感度の信号とを得るに当たって、高感度の信号を得る画素と低感度の信号を得る画素との各蓄積時間の違え方およびそれらの読み出しタイミングにある。

なお、本実施形態に係るＣＭＯＳイメージセンサ１０では、画素アレイ部１２の各画素１１を、画素行ごとに高感度の信号を得る画素と、低感度の信号を得る画素とに分類し、一例として、偶数画素行の各画素（ｅｖｅｎ画素）を高感度の信号を得る第１画素群の画素とし、奇数画素行の各画素（ｏｄｄ画素）を低感度の信号を得る第２画素群の画素としている。

先述した特許文献１記載の従来技術では、偶数画素行と奇数画素行とで異なるシャッタ速度にて電子シャッタ動作を行うことで、偶数画素行と奇数画素行とで異なる蓄積時間を設定するとともに、高感度の信号を得る画素の蓄積時間の後半部分で低感度の信号の読み出し動作を行うことにより、高感度の信号と低感度の信号とを得るようにしている。

これに対して、本実施形態では、電子シャッタ走査の走査タイミングによって高感度の信号を得る画素の蓄積時間と低感度の信号を得る画素の蓄積時間とを違えるのではなく、高感度の信号を得る画素と低感度の信号を得る画素とに対して別々に読み出し走査を実行し、それぞれの読み出しタイミングによって高感度の信号を得る画素の蓄積時間と低感度の信号を得る画素の蓄積時間とを違えることを特徴としている。

より具体的には、本実施形態に係るＣＭＯＳイメージセンサ１０においては、図３に示すように、読み出し走査に先行して電子シャッタ走査を画素行単位で順番に実行し、その後に、奇数画素行と偶数画素行とに対して別々に読み出し（ｏｄｄ画素読み出し／ｅｖｅｎ画素読み出し）走査を実行することにより、奇数画素行の蓄積時間と偶数画素行の蓄積時間とを違えるようにしている。

因みに、このような電子シャッタ走査および読み出し走査については、次のような構成によって実現することができる。先述したように、垂直駆動回路１３は、読み出し走査系と電子シャッタ走査系（掃き出し走査系）とを有する構成となっている。

この垂直駆動回路１３において、電子シャッタ駆動手段である電子シャッタ走査系は例えばシフトレジスタによって構成され、当該シフトレジスタから電子シャッタパルスを１行目から画素行単位で順番に出力することにより、１行目から順にシャッタ走査を行ういわゆるローリングシャッタ動作（または、フォーカルプレーンシャッタ動作）を実行するようになっている。

一方、読み出し走査系は、２本のシフトレジスタ、即ち偶数行走査用のシフトレジスタと奇数行走査用のシフトレジスタとによって構成され、各シフトレジスタから偶数行読み出しパルスと奇数行読み出しパルスとを１行おきに交互に出力することにより、異なる画素行、具体的には隣接する偶数画素行と奇数画素行に対して交互に読み出し動作を実行する。このとき、２つのシフトレジスタは、第１，第２駆動手段に相当する。

また、読み出し走査系をアドレスデコーダによって構成し、図５において、１行目から７行目までは奇数画素行に対して奇数行読み出しパルスを１行おきに順に出力し、７行目以降については、７行目→２行目→９行目→４行目→１１行目→６行目→……という具合に、奇数画素行と偶数画素行との間で交互に選択走査するように、アドレスデコーダによるアドレス指定によって読み出し走査を行うことによって実現することができる。このとき、アドレスデコーダは、第１，第２駆動手段に相当する。

ここで、奇数画素行と偶数画素行との間で交互に選択走査するジグザグ走査の走査開始行Ｎは、蓄積時間の長いｅｖｅｎ画素の水平期間Ｈを単位とした蓄積時間ａＨによって決まる。すなわち、ジグザグ走査の走査開始行Ｎは、Ｎ＝ａ−１となる。上記の例では、ｅｖｅｎ画素の蓄積時間ａＨが８Ｈであることから、ジグザグ走査の走査開始行Ｎが７行目となる。ｅｖｅｎ画素の蓄積時間ａＨが１０Ｈのときは、ジグザグ走査の走査開始行Ｎが９行目となり、９行目以降でジグザグ走査が実行される。

このような読み出し走査を行うと、各画素から読み出されて本ＣＭＯＳイメージセンサ１０から出力される画素信号は、画素アレイ部１２の画素配列に対応した順番ではなくなる。したがって、後段の信号処理系にフレームメモリ等の画像メモリを設けて、当該画像メモリへの画素信号の書き込み／読み出しの制御によって画素配列に対応した順番の画素信号に並べ替える処理が行われることになる。

このように、先ず電子シャッタ走査を行い、その後ｏｄｄ画素読み出しおよびｅｖｅｎ画素読み出しの各走査を行うことで、ｏｄｄ画素読み出しおよびｅｖｅｎ画素読み出しの各タイミングで奇数画素行の蓄積時間と偶数画素行の蓄積時間とが決まる。

具体的には、電子シャッタ走査の走査タイミングからｏｄｄ画素の読み出しタイミングまでの時間が奇数画素行の蓄積時間（第２蓄積時間）となり、電子シャッタ走査の走査タイミングからｅｖｅｎ画素の読み出しタイミングまでの時間が偶数画素行の蓄積時間（第１蓄積時間）となる。

（本実施形態の作用効果）
次に、本実施形態の作用効果について、図４および図５を用いて従来技術と対比して説明する。図４は、従来技術の場合の電子シャッタ走査および読み出し走査の概念を示す図である。図５は、本実施形態の場合の電子シャッタ走査および読み出し走査の概念を示す図である。

図４および図５では、横軸に時間をとって電子シャッタ走査および読み出し走査の各様子を示している。説明の都合上、図３とは行数等が異なるが、本質は同じである。本実施形態（図５）では、ｏｄｄ画素の読み出し走査を先に実行し、ｅｖｅｎ画素の読み出し走査を後に実行するものとする。

また、蓄積時間については、理解を容易にするために、一例として、１４行×２２列の画素配列において、ｏｄｄ画素の蓄積時間を２Ｈ（Ｈは水平期間）、ｅｖｅｎ画素の蓄積時間を８Ｈとする。

＜従来技術の場合＞
先ず、従来技術の場合について図４を用いて説明する。読み出し走査については、奇数画素行と偶数画素行とを区別せずに、奇数画素行→偶数画素行→奇数画素行→偶数画素行→……、という具合に画素行ごとに順番に行う。そして、電子シャッタについて奇数画素行用と偶数画素行用との２系統で走査を実行し、この２系統の電子シャッタの各走査タイミングで奇数画素行と偶数画素行との各蓄積時間を調整している。

このように、電子シャッタの動作タイミングで奇数画素行／偶数画素行の各蓄積時間を調整する駆動方法では、高感度の信号を得る蓄積時間の長いｅｖｅｎ画素の蓄積時間の後半部分で低感度の信号を得る蓄積時間の短いｏｄｄ画素の読み出し動作が行われることから、飽和しやすい蓄積時間の長いｅｖｅｎ画素において、露光開始時点から例えば４Ｈ位の時間が経過した時点でフォトダイオード１１１が飽和すると次のような不具合が発生する。

すなわち、飽和した蓄積時間の長いｅｖｅｎ画素において、さらに入る入射光によって光電荷がフォトダイオード１１１からあふれてくると、そのあふれた光電荷の一部が、当該ｅｖｅｎ画素を含む画素行に隣接する前後の画素行のｏｄｄ画素（即ち、蓄積時間の短いｏｄｄ画素）に入り込むブルーミングが発生する。このブルーミングが発生すると、ｏｄｄ画素の電荷量は、入射光量に応じた本来の電荷量よりも、ｅｖｅｎ画素から入り込んだ光電荷の分だけ多くなる。

これにより、蓄積時間の短いｏｄｄ画素においては、ブルーミングが発生した時点ではまだ読み出し動作が行われる前であることから、当該ｏｄｄ画素に隣接するｅｖｅｎ画素からあふれた光電荷の一部が入り込んだ時点から感度と蓄積時間との比例関係が崩れるために、当該ｏｄｄ画素は蓄積時間に比例した信号を出力できなくなる。

なお、ここでは、理解を容易にするために、１４行×２２列の画素配列において、飽和画素（飽和したｅｖｅｎ画素）を含む画素行に隣接する前後の画素行の各ｏｄｄ画素に対して、飽和画素からあふれた光電荷の一部が入り込むブルーミングが発生する場合を例に挙げて説明したが、実際には、種々のグラフィックス表示規格に準拠した多画素の画素配列であり、当該多画素の画素配列において、飽和画素を含む画素行から３行以上の奇数行離れた画素行の各ｏｄｄ画素に対してもブルーミングが発生する場合もある。

このように、低感度の信号を出力するｏｄｄ画素が、飽和画素からのブルーミングによって蓄積時間に比例した信号を出力できないと、当該ｏｄｄ画素の信号（低感度の信号）が入射光の光量に応じた正確な信号ではないために、高感度の信号と低感度の信号とを合成することによってダイナミックレンジの拡大を図る後段の信号処理系における信号処理の精度の低下を招くことになる。

＜本実施形態の場合＞
続いて、本実施形態の場合について図５を用いて説明する。読み出し走査に先行して電子シャッタ走査を画素行ごとに順番に実行し、その後に、蓄積時間の短いｏｄｄ画素の読み出し走査、次いで蓄積時間の長いｅｖｅｎ画素の読み出し走査の順で各走査を実行することにより、特に図５から明らかなように、ｏｄｄ画素の露光期間（光電荷の蓄積期間）が、ｅｖｅｎ画素の露光開始部分（露光開始の頭の方）になる。

このように、ｏｄｄ画素の露光期間がｅｖｅｎ画素の露光開始部分にあることで、飽和しやすいｅｖｅｎ画素において、露光開始時点から例えば４Ｈ位の時間が経過した時点でフォトダイオード１１１が飽和し、さらに入る入射光によって光電荷がフォトダイオード１１１からあふれ始めて、その光電荷の一部が当該ｅｖｅｎ画素に隣接する蓄積時間の短いｏｄｄ画素に入り込んだとしても、光電荷があふれ始める前に、蓄積時間の短いｏｄｄ画素の読み出しが終了しているために、既に出力されているｏｄｄ画素の信号は正確な信号、即ち入射光の光量に応じた信号レベルの本来の信号である。

具体的には、図５の２行目のｅｖｅｎ画素について考えると、当該ｅｖｅｎ画素の露光開始時点から４Ｈ程度でフォトダイオード１１１が飽和し、当該フォトダイオード１１１から光電荷があふれ始めたとしても、２行目のｅｖｅｎ画素に隣接する１行目のｏｄｄ画素ではｅｖｅｎ画素の露光開始から１Ｈ経過後に、２行目のｅｖｅｎ画素に隣接する３行目のｏｄｄ画素ではｅｖｅｎ画素の露光開始から３Ｈ経過後に、即ち何れもｅｖｅｎ画素から光電荷があふれ始める前に読み出し動作が終了している。

したがって、２行目のｅｖｅｎ画素に隣接する１行目および３行目のｏｄｄ画素の各低感度の信号に対して、ｅｖｅｎ画素からあふれた光電荷が悪影響を及ぼすことはない。１行目、３行目のｏｄｄ画素に限らず、飽和画素を含む画素行から３行以上の奇数行離れた画素行の各ｏｄｄ画素についても同様のことが言える。

なお、１行目、３行目の各ｏｄｄ画素において、２行目のｅｖｅｎ画素（飽和画素）からあふれて入り込んだ光電荷の一部については、次の電子シャッタ動作によって掃き捨てられるために、次のフィールドでの当該ｏｄｄ画素の信号に対して悪影響を及ぼすこともない。

上述したように、ｏｄｄ画素の読み出しとｅｖｅｎ画素の読み出しとの各動作タイミングで奇数画素行と偶数画素行との各蓄積時間を調整する駆動方法を採ることで、蓄積時間の長い画素と短い画素とが隣接していても、蓄積時間の長いｅｖｅｎ画素のフォトダイオード１１が飽和し、光電荷があふれ始めたときには既に蓄積時間の短いｏｄｄ画素の読み出し動作が終わっており、その読み出し時点ではｏｄｄ画素における感度と蓄積時間との比例関係が保たれているために、ｏｄｄ画素からは蓄積時間に比例した低感度の信号が出力されることになる。

因みに、飽和しやすいｅｖｅｎ画素において、露光開始時点から２Ｈ程度以下でフォトダイオード１１１が飽和し、当該フォトダイオード１１１から光電荷の一部があふれ始める場合には、当該ｅｖｅｎ画素に隣接するｏｄｄ画素のフォトダイオード１１１は自分自身の入射光で既に飽和していてもともと信号量がわからない場合である。したがって、このような場合については考慮しなくてよい。

上述したように、第１蓄積時間に信号電荷が蓄積される第１画素群の各画素と、第１蓄積時間よりも短い第２蓄積時間に信号電荷が蓄積される第２画素群の各画素とが画素行単位で、例えば偶数画素行と奇数画素行とに分かれて配置されなる画素アレイ部１２を有するＣＭＯＳイメージセンサ１０において、短い蓄積時間（第２蓄積時間）のｏｄｄ画素の読み出しを、第１蓄積時間の前半部分、即ち長い蓄積時間（第１蓄積時間）のｅｖｅｎ画素の露光開始部分で行うことで、ｅｖｅｎ画素が飽和して当該ｅｖｅｎ画素から信号電荷があふれ、その一部がｅｖｅｎ画素と隣接するｏｄｄ画素に入り込んだとしても、既にｏｄｄ画素の読み出し動作が終わっているために、ｅｖｅｎ画素が飽和した際のブルーミングによるｏｄｄ画素の信号への影響を排除することができる。

以上説明した本発明に係る広ダイナミックレンジ化の技術は、長い蓄積時間と短い蓄積時間の画像を撮るのに、各画素について１回しか読み出し動作を行わないために、２つの画素行に対して読み出し走査を行っても読み出し走査の進行速度は変わらない。したがって、他の広ダイナミックレンジ化の技術と組み合わせて用いることも可能である。

また、上記実施形態では、画素アレイ部１２の各画素１１を低感度、高感度の２段階の感度に対応した２つの画素群に分類するとしたが、これに限られるものではなく、３段階以上の感度に対応した３つ以上の画素群に分類することも可能である。例えば、低感度、中感度、高感度の３段階の感度に対応した３つの画素群に分類する場合には、低感度の画素群と中感度の画素群との間に、中感度の画素群と高感度の画素群との間にそれぞれ、本発明に係る広ダイナミックレンジ化の技術が適用されることになる。

なお、上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知する単位画素１１が行列状に配置されてなるＣＭＯＳイメージセンサの場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、隣接する画素間で蓄積時間を異ならせる広ダイナミックレンジ化を図るイメージセンサ全般に適用可能である。

また、本発明は、可視光の入射光量の分布を検知して画像として撮像するイメージセンサへの適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像するイメージセンサや、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。

さらに、本発明は、画素アレイ部の各画素を行単位で順に走査して各画素の信号を読み出す固体撮像装置に限らず、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。

このＸ−Ｙアドレス型の固体撮像装置を含む固体撮像装置全般において、広ダイナミックレンジ化の手法を採るに当たっては、物理量を検知する画素が行列状に２次元配置されてなる画素アレイ部において、当該画素アレイ部の各画素のうち、第１蓄積時間に蓄積された第１画素群の各画素の物理量を読み出すとともに、第１画素群の各画素に隣接して配置され、第１蓄積時間よりも短い第２蓄積時間に蓄積された第２画素群の各画素の物理量を第１蓄積時間の前半部分で読み出す構成を採ることで、第１画素群の画素が飽和したときには既に第２画素群の画素の読み出し動作が終わっているために、第１画素群の画素の飽和に起因するブルーミングによる第２画素群の画素の信号（低感度の信号）への影響を排除することができる。

なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

［撮像装置］
図６は、本発明に係る撮像装置の構成の一例を示すブロック図である。図６に示すように、本発明に係る撮像装置は、レンズ群３１を含む光学系、固体撮像装置３２、カメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路３３、フレームメモリ３４、表示装置３５、記録装置３６、操作系３７および電源系３８等を有し、ＤＳＰ回路３３、フレームメモリ３４、表示装置３５、記録装置３６、操作系３７および電源系３８がバスライン３９を介して相互に接続された構成となっている。

レンズ群３１は、被写体からの入射光（像光）を取り込んで固体撮像装置３２の撮像面上に結像する。固体撮像装置３２は、レンズ群３１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置３２として、先述した実施形態に係るＣＭＯＳイメージセンサ１０が用いられる。

固体撮像装置３２として用いられるＣＭＯＳイメージセンサ１０から出力される画素信号の順番は、先述したように、図１に示す画素アレイ部１２の画素配列に対応した順番ではなく、本発明に係る広ダイナミックレンジ化の技術の下での読み出し走査に対応した順番となる。

ＤＳＰ回路３３は、固体撮像装置３２から出力される画素信号に対して種々の信号処理を行う。その処理の一つとして、固体撮像装置３２から本発明に係る広ダイナミックレンジ化の技術の下での読み出し走査に対応した順番で出力される画素信号を、画素アレイ部１２の画素配列に対応してフレームメモリ３４に書き込み、かつ当該フレームメモリ３４が画素アレイ部１２の画素配列に対応した順番で読み出す制御を行う。

ＤＳＰ回路３３はさらに、蓄積時間の長いｅｖｅｎ画素の画素信号と蓄積時間の短いｏｄｄ画素の画素信号とを、蓄積時間の比を考慮してダイナミックレンジの広い画像、即ち画像階調（明るさの段階）が豊かな画像に合成する信号処理を行う。これらの信号処理の外に、ＤＳＰ回路３２は、周知の種々のカメラ信号処理を行う。

表示装置３５は、液晶表示装置や有機ＥＬ(electro luminescence) 表示装置等のパネル型表示装置からなり、固体撮像装置３２で撮像された動画または静止画を表示する。記録装置３６は、固体撮像装置３２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系３７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系３８は、ＤＳＰ回路３３、フレームメモリ３４、表示装置３５、記録装置３６および操作系３７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その固体撮像装置３２として先述した実施形態に係るＣＭＯＳイメージセンサ１０を用いることで、当該ＣＭＯＳイメージセンサ１０では、高感度の信号を得る蓄積時間の長い画素の飽和に起因するブルーミングによる蓄積時間の短い画素信号（低感度の信号）への影響を排除することができることにより、ＤＳＰ回路３２での広ダイナミックレンジ化のための信号処理を高精度にて行うことができるために、撮像画像の画質をより向上できる利点が得られる。

本発明の一実施形態に係るＣＭＯＳイメージセンサの概略を示すシステム構成図である。 単位画素の回路構成の一例を示す回路図である。 電子シャッタ走査とｏｄｄ画素読み出しおよびｅｖｅｎ画素読み出しの各走査との関係を示す図である。 従来技術の場合の電子シャッタ走査および読み出し走査の概念を示す図である。 本実施形態の場合の電子シャッタ走査および読み出し走査の概念を示す図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。

符号の説明

１１・単位画素、１２…画素アレイ部、１３…垂直駆動回路、１４…カラム信号処理回路、１５…水平駆動回路、１６…水平信号線、１７…出力回路、１８…制御回路、１９…画素駆動配線、２０…垂直信号線、３１…レンズ群、３２…固体撮像装置、３３…ＤＳＰ回路、３４…フレームメモリ、３５…表示装置、３６…記録装置、３７…操作系、３８…電源系、３９…バスライン、１１１…フォトダイオード、１１２…転送トランジスタ、１１３…リセットトランジスタ、１１４…増幅トランジスタ、１１５…選択トランジスタ、１１６…フローティングディフュージョン（ＦＤ）部

Claims (8)

1. 物理量を検知する画素が行列状に２次元配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素のうち、第１蓄積時間に蓄積された第１画素群の各画素の物理量を垂直信号線に読み出すとともに、当該第１画素群の各画素に隣接して配置された第２画素群の各画素に対して当該第１蓄積時間よりも短い第２蓄積時間に蓄積された物理量を、隣接する画素における当該第１蓄積時間の前半部分で前記垂直信号線に読み出す駆動手段と
   を備えることを特徴とする固体撮像装置。
2. 前記画素アレイ部には、前記第１画素群の画素と前記第２画素群の画素とが前記垂直信号線に沿って隣接して配置されている
   請求項１記載の固体撮像装置。
3. 前記駆動手段は、
   前記第１画素群の各画素の物理量を前記垂直信号線に順次読み出すとともに、
   前記第２画素群の各画素の物理量を前記垂直信号線に順次読み出す
   請求項１または２に記載の固体撮像装置。
4. 前記第１画素群の各画素と前記第２画素群の各画素とが前記画素アレイ部の画素行単位で配置されており、
   前記駆動手段は、前記第１画素群の各画素の読み出し走査よりも先に、前記第２画素群の各画素の読み出し走査を開始する
   請求項１〜３の何れかに記載の固体撮像装置。
5. 前記第１画素群の各画素と前記第２画素群の各画素とが前記画素アレイ部の偶数画素行と奇数画素行とに分かれて配置されている
   請求項１〜４の何れかに記載の固体撮像装置。
6. 前記画素アレイ部の各画素行を順番に走査して画素行単位で画素の物理量を捨てる電子シャッタ動作を行う電子シャッタ駆動手段を備え、
   前記駆動手段は、前記電子シャッタ動作に同期して当該電子シャッタ動作のタイミングから前記第１蓄積時間が経過したタイミングで前記第１画素群の各画素の物理量を読み出すとともに、前記電子シャッタ動作に同期して当該電子シャッタ動作のタイミングから前記第２蓄積時間が経過したタイミングで前記第２画素群の各画素の物理量を読み出す
   請求項１〜５の何れかに記載の固体撮像装置。
7. 物理量を検知する画素が行列状に２次元配置されてなる画素アレイ部の各画素のうち、第１蓄積時間に蓄積された第１画素群の各画素の物理量を垂直信号線に読み出すとともに、
   前記第１画素群の各画素に隣接して配置された第２画素群の各画素に対して当該第１蓄積時間よりも短い第２蓄積時間に蓄積された物理量を、隣接する画素における当該第１蓄積時間の前半部分で前記垂直信号線に読み出す
   ことを特徴とする固体撮像装置の駆動方法。
8. 物理量を検知する画素が行列状に２次元配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素のうち、第１蓄積時間に蓄積された第１画素群の各画素の物理量を垂直信号線に読み出すとともに、当該第１画素群の各画素に隣接して配置された第２画素群の各画素に対して当該第１蓄積時間よりも短い第２蓄積時間に蓄積された物理量を、隣接する画素における当該第１蓄積時間の前半部分で前記垂直信号線に読み出す駆動手段と
   前記第１画素群の各画素から得られる信号と前記第２画素群の各画素から得られる信号とを合成してダイナミックレンジの拡大を図る信号処理手段と
   を備えることを特徴とする撮像装置。

Images