JP2732764B2 - Ｃｃｄくし形フィルタ - Google Patents
Ｃｃｄくし形フィルタInfo
- Publication number
- JP2732764B2 JP2732764B2 JP4283097A JP28309792A JP2732764B2 JP 2732764 B2 JP2732764 B2 JP 2732764B2 JP 4283097 A JP4283097 A JP 4283097A JP 28309792 A JP28309792 A JP 28309792A JP 2732764 B2 JP2732764 B2 JP 2732764B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- charge
- voltage
- ccd
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Processing Of Color Television Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電荷転送素子を用いて
信号電荷の減算を行なうことにより入力信号のフィルタ
リングを行なう信号処理装置に関するもので、特にくし
形フィルタ等の優れた特性を得るための手法に使用され
るものである。
信号電荷の減算を行なうことにより入力信号のフィルタ
リングを行なう信号処理装置に関するもので、特にくし
形フィルタ等の優れた特性を得るための手法に使用され
るものである。
【０００２】
【従来の技術】従来、くし形フィルタは、複合映像信号
から輝度信号（以下Ｙ信号と称する）と色信号（以下Ｃ
信号と称する）とを分離する等の場合によく用いられて
いる。Ｙ信号とＣ信号は、離散的信号であり、ＮＴＳＣ
複合映像信号の場合、周波数に対して図６に示すような
エネルギを持っている。ＮＴＳＣ複合映像信号からこれ
らＹ信号及びＣ信号を分離するには、一般に、図７に示
すような構成の信号処理装置が使用される。
から輝度信号（以下Ｙ信号と称する）と色信号（以下Ｃ
信号と称する）とを分離する等の場合によく用いられて
いる。Ｙ信号とＣ信号は、離散的信号であり、ＮＴＳＣ
複合映像信号の場合、周波数に対して図６に示すような
エネルギを持っている。ＮＴＳＣ複合映像信号からこれ
らＹ信号及びＣ信号を分離するには、一般に、図７に示
すような構成の信号処理装置が使用される。
【０００３】図７において、１及び２は、それぞれ入力
信号Ｖｉｎに所定の係数を掛け算する掛け算部であり、
両掛け算部１，２における係数は、制御信号Ｖｈ1 ，Ｖ
ｈ2によりそれぞれ設定される。上記一方の掛け算部１
の出力は、１水平走査期間の遅延時間を有する遅延部
（Ｄ）３に入力される。この遅延部３の出力は、加算部
４において上記他方の掛け算部２の出力と加算され、出
力信号ＶOUT として取り出される。
信号Ｖｉｎに所定の係数を掛け算する掛け算部であり、
両掛け算部１，２における係数は、制御信号Ｖｈ1 ，Ｖ
ｈ2によりそれぞれ設定される。上記一方の掛け算部１
の出力は、１水平走査期間の遅延時間を有する遅延部
（Ｄ）３に入力される。この遅延部３の出力は、加算部
４において上記他方の掛け算部２の出力と加算され、出
力信号ＶOUT として取り出される。
【０００４】ここで、上記両掛け算部１，２に係数が共
に１となるように制御信号Ｖｈ1 ，Ｖｈ2 を入力すれ
ば、出力信号ＶOUT としてＹ信号が得られる。また、掛
け算部１の係数が１で、掛け算部２の係数が−１となる
ように制御信号Ｖｈ1 ，Ｖｈ2を入力すれば、加算部４
では実質的に減算が行なわれ、出力信号ＶOUT としてＣ
信号が得られる。このようにして分離されたＹ信号及び
Ｃ信号の利得特性を図８に示す。
に１となるように制御信号Ｖｈ1 ，Ｖｈ2 を入力すれ
ば、出力信号ＶOUT としてＹ信号が得られる。また、掛
け算部１の係数が１で、掛け算部２の係数が−１となる
ように制御信号Ｖｈ1 ，Ｖｈ2を入力すれば、加算部４
では実質的に減算が行なわれ、出力信号ＶOUT としてＣ
信号が得られる。このようにして分離されたＹ信号及び
Ｃ信号の利得特性を図８に示す。
【０００５】ところで図７に示す信号処理装置でＣ信号
を得るため、実質的な減算処理を行なうことを電荷転送
装置（以下ＣＣＤと称する）で実現する場合、従来で
は、図９に示すような構成のものが使用されている。
を得るため、実質的な減算処理を行なうことを電荷転送
装置（以下ＣＣＤと称する）で実現する場合、従来で
は、図９に示すような構成のものが使用されている。
【０００６】図９において、１１は、信号Ｖｉｎの入力
部、掛け算部１及び遅延部３を含む第１の入力・転送部
（以下、第１ＣＣＤという。）、１２は、信号Ｖｉｎの
入力部及び掛け算部２の一部を含む第２の入力・転送部
（以下、第２ＣＣＤという。）、１３は、第１ＣＣＤ１
１及び第２ＣＣＤ１２の信号電荷の加算を行なう加算
部、１４は、信号電荷を取り出す出力部である。なお、
３１は、掛け算部２の一部である。
部、掛け算部１及び遅延部３を含む第１の入力・転送部
（以下、第１ＣＣＤという。）、１２は、信号Ｖｉｎの
入力部及び掛け算部２の一部を含む第２の入力・転送部
（以下、第２ＣＣＤという。）、１３は、第１ＣＣＤ１
１及び第２ＣＣＤ１２の信号電荷の加算を行なう加算
部、１４は、信号電荷を取り出す出力部である。なお、
３１は、掛け算部２の一部である。
【０００７】また、１５は、第１ＣＣＤ１１の入力部、
１６は、第１ＣＣＤ１１の転送部であり、１７は、第２
のＣＣＤ１２の入力部、１８は、第２ＣＣＤ１２の転送
部である。２１は、信号電荷を計量するため第１ＣＣＤ
１１に設けられる計量用電極、２３は、信号電荷を計量
するため第２ＣＣＤ１２に設けられる計量用電極であ
る。２２及び２４は、入力信号を印加する入力電圧印加
電極である。
１６は、第１ＣＣＤ１１の転送部であり、１７は、第２
のＣＣＤ１２の入力部、１８は、第２ＣＣＤ１２の転送
部である。２１は、信号電荷を計量するため第１ＣＣＤ
１１に設けられる計量用電極、２３は、信号電荷を計量
するため第２ＣＣＤ１２に設けられる計量用電極であ
る。２２及び２４は、入力信号を印加する入力電圧印加
電極である。
【０００８】ここで、第２ＣＣＤ１２の転送部１８に
は、２相のクロック信号φ１，φ２で制御されるα段
（αは正の実数）分の転送電極が設けられている。ま
た、第１ＣＣＤ１１の転送部１６には、２相のクロック
信号φ１，φ２で制御され、１水平走査期間分の遅延時
間を得るためのβ段（βは正の実数）分の転送電極に加
え、さらにα段分の転送電極が設けられている。第１，
第２ＣＣＤ１１，１２、加算部１３及び出力部１４は、
半導体基板上に形成される厚いフィールド絶縁膜によっ
て分離され、転送チャンネルと称される拡散領域の位置
にそれぞれ形成されている。
は、２相のクロック信号φ１，φ２で制御されるα段
（αは正の実数）分の転送電極が設けられている。ま
た、第１ＣＣＤ１１の転送部１６には、２相のクロック
信号φ１，φ２で制御され、１水平走査期間分の遅延時
間を得るためのβ段（βは正の実数）分の転送電極に加
え、さらにα段分の転送電極が設けられている。第１，
第２ＣＣＤ１１，１２、加算部１３及び出力部１４は、
半導体基板上に形成される厚いフィールド絶縁膜によっ
て分離され、転送チャンネルと称される拡散領域の位置
にそれぞれ形成されている。
【０００９】図９に示すように、ＣＣＤで減算処理を行
なうためには、第１の入力部１５又は第２の入力部１７
のいずれか一方の入力係数を−１にしなければならな
い。図９は、入力信号Ｖｉｎを反転回路３１で反転さ
せ、第２の入力部１７に信号を入力している例である。
なうためには、第１の入力部１５又は第２の入力部１７
のいずれか一方の入力係数を−１にしなければならな
い。図９は、入力信号Ｖｉｎを反転回路３１で反転さ
せ、第２の入力部１７に信号を入力している例である。
【００１０】反転回路３１を設ける方法としては、図１
０に示すように、ＩＣ外部に設ける方法と、図１１に示
すように、ＩＣ内部に設ける方法がある。図１０のＩＣ
外部に設ける方法では、外部部品で反転回路３１を構成
する必要があり、又、反転信号入力用端子３２の追加が
必要となる。図１１のＩＣ内部に設ける方法では、ＣＣ
Ｄ素子と容易に同一基板上に作成できるＭＯＳ型トラン
ジスタで構成する反転回路３１を用いるのが一般的であ
る。図１２は、ＭＯＳ型トランジスタ反転回路の一例を
示している。
０に示すように、ＩＣ外部に設ける方法と、図１１に示
すように、ＩＣ内部に設ける方法がある。図１０のＩＣ
外部に設ける方法では、外部部品で反転回路３１を構成
する必要があり、又、反転信号入力用端子３２の追加が
必要となる。図１１のＩＣ内部に設ける方法では、ＣＣ
Ｄ素子と容易に同一基板上に作成できるＭＯＳ型トラン
ジスタで構成する反転回路３１を用いるのが一般的であ
る。図１２は、ＭＯＳ型トランジスタ反転回路の一例を
示している。
【００１１】しかし、図１０及び図１１のどちらの方式
においても、プロセスばらつきを含めて、常に、反転回
路３１を利得０dBで構成することは困難である。よっ
て、図９の第１の入力部１５と第２の入力部１７の間に
入力信号の利得差が生じ、くし形特性は浅くなり、良好
なY/C 分離は困難となる。
においても、プロセスばらつきを含めて、常に、反転回
路３１を利得０dBで構成することは困難である。よっ
て、図９の第１の入力部１５と第２の入力部１７の間に
入力信号の利得差が生じ、くし形特性は浅くなり、良好
なY/C 分離は困難となる。
【００１２】そこで、従来では、この対策として、図９
の第１の入力部１５の電荷計量用電極２１には一定電圧
ＶC を供給し、第２の入力部１７の電荷計量用電極２３
には外部より電圧ＶX を供給している。そして、この電
圧ＶC ，ＶX の値を調整することにより、第２ＣＣＤ１
２の利得を変化させ、反転回路３１での利得変動分を合
わせて、第１のＣＣＤ１１の利得と同一にするように調
整している。これにより、より深いくし形特性を得るこ
とができ、良好なY/C 分離が可能となる。
の第１の入力部１５の電荷計量用電極２１には一定電圧
ＶC を供給し、第２の入力部１７の電荷計量用電極２３
には外部より電圧ＶX を供給している。そして、この電
圧ＶC ，ＶX の値を調整することにより、第２ＣＣＤ１
２の利得を変化させ、反転回路３１での利得変動分を合
わせて、第１のＣＣＤ１１の利得と同一にするように調
整している。これにより、より深いくし形特性を得るこ
とができ、良好なY/C 分離が可能となる。
【００１３】しかし、従来は、さらに以下の欠点があ
る。即ち、 （１）入力信号を分岐し、一方の信号のみ反転回路で反
転させる場合、反転回路に素子ばらつきがあるため、そ
のままの反転信号との間に利得差が生じ、これらの信号
を使って加算処理を行なっても良好なくし形特性を得る
ことができず問題なる。
る。即ち、 （１）入力信号を分岐し、一方の信号のみ反転回路で反
転させる場合、反転回路に素子ばらつきがあるため、そ
のままの反転信号との間に利得差が生じ、これらの信号
を使って加算処理を行なっても良好なくし形特性を得る
ことができず問題なる。
【００１４】（２）上記利得差を解決するために、ＣＣ
Ｄ電荷計量用電極に外部より電圧を供給して調整する方
法では、電圧入力端子３３の追加が必要であり、又、電
圧調整のための追加コストが増えて問題となる。 （３）反転回路を外部で構成する場合は、反転信号入力
用端子３２の追加が必要となり、又、外部反転回路を構
成するためのコストが増えて問題となる。
Ｄ電荷計量用電極に外部より電圧を供給して調整する方
法では、電圧入力端子３３の追加が必要であり、又、電
圧調整のための追加コストが増えて問題となる。 （３）反転回路を外部で構成する場合は、反転信号入力
用端子３２の追加が必要となり、又、外部反転回路を構
成するためのコストが増えて問題となる。
【００１５】
【発明が解決しようとする課題】このように、従来のく
し形フィルタは、反転回路の素子ばらつきにより良好な
くし形特性を得ることができない、電圧調整のためのコ
ストが増大する、外部反転回路を構成するためのコスト
が増大する等の欠点がある。
し形フィルタは、反転回路の素子ばらつきにより良好な
くし形特性を得ることができない、電圧調整のためのコ
ストが増大する、外部反転回路を構成するためのコスト
が増大する等の欠点がある。
【００１６】本発明は、上記欠点を解決すべくなされた
もので、その目的は、無調整、低コストで、良好なくし
形特性を得ることができるＣＣＤ形フィルタを提供する
ことである。
もので、その目的は、無調整、低コストで、良好なくし
形特性を得ることができるＣＣＤ形フィルタを提供する
ことである。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＣＣＤくし形フィルタは、電荷転送素子に
より構成され、入力電圧を転送電荷に変換する入力部
が、入力電圧と転送電荷が反比例するように構成されて
いる第１の遅延手段と、電荷転送素子により構成され、
前記入力電圧を転送電荷に変換する入力部が、入力電圧
と転送電荷が比例するように構成されている第２の遅延
手段と、前記第１の遅延手段の転送電荷と前記第２の遅
延手段の転送電荷を混合する混合手段と、前記混合手段
により混合された電荷を検出する検出手段とを備える。
め、本発明のＣＣＤくし形フィルタは、電荷転送素子に
より構成され、入力電圧を転送電荷に変換する入力部
が、入力電圧と転送電荷が反比例するように構成されて
いる第１の遅延手段と、電荷転送素子により構成され、
前記入力電圧を転送電荷に変換する入力部が、入力電圧
と転送電荷が比例するように構成されている第２の遅延
手段と、前記第１の遅延手段の転送電荷と前記第２の遅
延手段の転送電荷を混合する混合手段と、前記混合手段
により混合された電荷を検出する検出手段とを備える。
【００１８】前記第１の遅延手段の入力部は、第１の入
力電圧印加電極と、前記第１の入力電圧印加電極の後段
に設けられる第１の電荷計量用電極と、前記第１の電荷
計量用電極に第１の制御電圧を印加する第１の電源とを
有し、前記第２の遅延手段の入力部は、第２の入力電圧
印加電極と、前記第２の入力電圧印加電極の前段に設け
られる第２の電荷計量用電極と、前記第２の電荷計量用
電極に第２の制御電圧を印加する第２の電源とを有し、
前記第１及び第２の入力電圧印加電極は、共に入力端子
に接続され、前記第１の制御電圧と前記第２の制御電圧
は、一定の比となるように構成されている。
力電圧印加電極と、前記第１の入力電圧印加電極の後段
に設けられる第１の電荷計量用電極と、前記第１の電荷
計量用電極に第１の制御電圧を印加する第１の電源とを
有し、前記第２の遅延手段の入力部は、第２の入力電圧
印加電極と、前記第２の入力電圧印加電極の前段に設け
られる第２の電荷計量用電極と、前記第２の電荷計量用
電極に第２の制御電圧を印加する第２の電源とを有し、
前記第１及び第２の入力電圧印加電極は、共に入力端子
に接続され、前記第１の制御電圧と前記第２の制御電圧
は、一定の比となるように構成されている。
【００１９】前記第１の制御電圧と、前記第２の制御電
圧と、前記第１及び第２の入力電圧印加電極に印加され
る入力バイアス電圧とは、互いに一定の比となるように
構成されている。前記第１の遅延手段の入力部における
ソ−スと前記第２の遅延手段の入力部におけるソ−ス
は、互いに接続されている。
圧と、前記第１及び第２の入力電圧印加電極に印加され
る入力バイアス電圧とは、互いに一定の比となるように
構成されている。前記第１の遅延手段の入力部における
ソ−スと前記第２の遅延手段の入力部におけるソ−ス
は、互いに接続されている。
【００２０】
【作用】本発明は、電荷転送素子（ＣＣＤ）でくし形フ
ィルタを構成する場合の減算処理手段の改良に関する。
上記構成によれば、第１の入力部は、入力電圧と転送電
荷が反比例するように構成され、第２の入力部は、入力
電圧と転送電荷が比例するように構成されている。ま
た、第１及び第２の入力信号印加電極には、同一の入力
信号が印加され、第１の遅延手段の遅延量と第２の遅延
手段の遅延量とは異なっている。これにより、第１遅延
手段と第２遅延手段の転送ビットを変え、その転送部を
合流し転送電荷を加算することができ、実質的に減算処
理を行うことができる。そして、その混合した転送電荷
を検出することにより、くし形周波数特性を得ることが
できる。従って、無調整、低コストで、良好なくし形特
性が得られるＣＣＤ形フィルタを提供できる。
ィルタを構成する場合の減算処理手段の改良に関する。
上記構成によれば、第１の入力部は、入力電圧と転送電
荷が反比例するように構成され、第２の入力部は、入力
電圧と転送電荷が比例するように構成されている。ま
た、第１及び第２の入力信号印加電極には、同一の入力
信号が印加され、第１の遅延手段の遅延量と第２の遅延
手段の遅延量とは異なっている。これにより、第１遅延
手段と第２遅延手段の転送ビットを変え、その転送部を
合流し転送電荷を加算することができ、実質的に減算処
理を行うことができる。そして、その混合した転送電荷
を検出することにより、くし形周波数特性を得ることが
できる。従って、無調整、低コストで、良好なくし形特
性が得られるＣＣＤ形フィルタを提供できる。
【００２１】
【実施例】以下、図面を参照しながら、本発明の一実施
例について詳細に説明する。図１は、本発明の一実施例
に係わるＣＣＤくし形フィルタを示している。この実施
例によるＣＣＤくし形フィルタは、第２ＣＣＤの入力部
及び反転回路を除いて、図９に示す従来例と同一の構成
となっている。
例について詳細に説明する。図１は、本発明の一実施例
に係わるＣＣＤくし形フィルタを示している。この実施
例によるＣＣＤくし形フィルタは、第２ＣＣＤの入力部
及び反転回路を除いて、図９に示す従来例と同一の構成
となっている。
【００２２】第１の入力部１５では、入力信号印加電極
２２の後段に電荷計量用電極２１が設けられており、電
圧ＶC が与えられる。第２の入力部１７では、入力信号
印加電極２４の前段に電荷計量用電極２３が設けられて
おり、電圧ＶZ が与えられている。第１，第２の入力信
号印加電極２２，２４を接続し、電圧ＶB でバイアスさ
れた入力信号Ｖｉｎを与える。転送ゲートには、図２に
示すタイミングの転送パルスφ1 ，φ2 ，φ1 ´を与え
る。
２２の後段に電荷計量用電極２１が設けられており、電
圧ＶC が与えられる。第２の入力部１７では、入力信号
印加電極２４の前段に電荷計量用電極２３が設けられて
おり、電圧ＶZ が与えられている。第１，第２の入力信
号印加電極２２，２４を接続し、電圧ＶB でバイアスさ
れた入力信号Ｖｉｎを与える。転送ゲートには、図２に
示すタイミングの転送パルスφ1 ，φ2 ，φ1 ´を与え
る。
【００２３】図３の入力部ポテンシャル図により入力動
作を説明する。転送パルスのタイミングｔ1 時には、第
１，第２入力部のソース拡散領域２５，２６に与えるφ
1 パルスがＬｏレベルとなり、第１，第２入力部１５，
１７は電荷で満たされる。
作を説明する。転送パルスのタイミングｔ1 時には、第
１，第２入力部のソース拡散領域２５，２６に与えるφ
1 パルスがＬｏレベルとなり、第１，第２入力部１５，
１７は電荷で満たされる。
【００２４】次に、タイミングｔ2 時には、φ1 パルス
がＨi レベルとなり、第１の入力部１５の電荷計量用電
極２１下には入力電圧ＶB のポテンシャルＶBP電荷計量
用電極２１に与える電圧ＶC のポテンシャルＶCPとの差
分に比例した電荷Ｑ1 が残る。第２の入力部１７の入力
信号印加電極２４下には、電荷計量用電極２３に与える
電圧ＶZ のポテンシャルＶZPと入力信号電圧ＶB のポテ
ンシャルＶBPとの差分に比例した電荷Ｑ2 が残る。
がＨi レベルとなり、第１の入力部１５の電荷計量用電
極２１下には入力電圧ＶB のポテンシャルＶBP電荷計量
用電極２１に与える電圧ＶC のポテンシャルＶCPとの差
分に比例した電荷Ｑ1 が残る。第２の入力部１７の入力
信号印加電極２４下には、電荷計量用電極２３に与える
電圧ＶZ のポテンシャルＶZPと入力信号電圧ＶB のポテ
ンシャルＶBPとの差分に比例した電荷Ｑ2 が残る。
【００２５】これらの関係は、以下の式（１）（２）に
表わせる。 ＶCP−ＶBP α Ｑ1 ……（１） ＶBP−ＶZP α Ｑ2 ……（２） 但し，αは比例の記号である。
表わせる。 ＶCP−ＶBP α Ｑ1 ……（１） ＶBP−ＶZP α Ｑ2 ……（２） 但し，αは比例の記号である。
【００２６】電圧ＶC ，ＶZ は一定の値であり、そのポ
テンシャル電圧ＶCP, ＶZPも一定である。よって、第１
ＣＣＤ入力部１５では、（１）式により入力電圧ＶB が
上昇すると、入力電荷Ｑ1 は減少し、入力電圧ＶB が下
降すると、入力電荷Ｑ1 は増加するという反比例関係と
なる。
テンシャル電圧ＶCP, ＶZPも一定である。よって、第１
ＣＣＤ入力部１５では、（１）式により入力電圧ＶB が
上昇すると、入力電荷Ｑ1 は減少し、入力電圧ＶB が下
降すると、入力電荷Ｑ1 は増加するという反比例関係と
なる。
【００２７】第２ＣＣＤ入力部１７では、（２）式によ
り入力電圧ＶB が上昇すると、入力電荷Ｑ2 は増加し、
入力電圧ＶB が下降すると、入力電荷Ｑ2 は減少すると
いう比例関係となる。この入力電圧と入力電荷量との関
係を図４に示す。
り入力電圧ＶB が上昇すると、入力電荷Ｑ2 は増加し、
入力電圧ＶB が下降すると、入力電荷Ｑ2 は減少すると
いう比例関係となる。この入力電圧と入力電荷量との関
係を図４に示す。
【００２８】そして、タイミングｔ3 時に、入力電荷Ｑ
1 ，Ｑ2 は、第１，第２ＣＣＤ転送部１６，１８にそれ
ぞれ転送される。ここで、第１ＣＣＤ転送部１６は、β
＋α段の転送を行ない、第２ＣＣＤ転送部１８は、α段
の転送を行ない、その後それぞれ電荷加算部１３におい
て電荷加算され、電荷検出部１４で出力信号ＶOUT が得
られる。
1 ，Ｑ2 は、第１，第２ＣＣＤ転送部１６，１８にそれ
ぞれ転送される。ここで、第１ＣＣＤ転送部１６は、β
＋α段の転送を行ない、第２ＣＣＤ転送部１８は、α段
の転送を行ない、その後それぞれ電荷加算部１３におい
て電荷加算され、電荷検出部１４で出力信号ＶOUT が得
られる。
【００２９】一例として、ＮＴＳＣ映像複合信号を分離
する場合、図２に示す駆動パルス周波数fck を14.31818
ＭＨZ とすると、α段を１段α＋β段を９１１段とする
ことにより出力信号ＶOUT にＣ信号を得ることができ、
本発明では、第１，第２ＣＣＤ入力部１５，１７の電圧
−電荷変換方式を比例関係と反比例関係とし、これを組
み合わせることによりＣＣＤ入力部において反転処理
（入力掛け算係数−１）を行ない、従来例（図９）にお
ける反転回路３１を不要としている。
する場合、図２に示す駆動パルス周波数fck を14.31818
ＭＨZ とすると、α段を１段α＋β段を９１１段とする
ことにより出力信号ＶOUT にＣ信号を得ることができ、
本発明では、第１，第２ＣＣＤ入力部１５，１７の電圧
−電荷変換方式を比例関係と反比例関係とし、これを組
み合わせることによりＣＣＤ入力部において反転処理
（入力掛け算係数−１）を行ない、従来例（図９）にお
ける反転回路３１を不要としている。
【００３０】よって、反転回路３１における素子ばらつ
きによる利得差など存在せず、外部電圧により利得調整
をする必要もなくなり、無調整、低コストで良好なy/c
分離を行なうことができる。また、今回示した実施例で
は、入力方式をFill & Spill方式で説明したが、他の方
式で実現してもかまわない。
きによる利得差など存在せず、外部電圧により利得調整
をする必要もなくなり、無調整、低コストで良好なy/c
分離を行なうことができる。また、今回示した実施例で
は、入力方式をFill & Spill方式で説明したが、他の方
式で実現してもかまわない。
【００３１】また、入力部で必要な電圧ＶB ，ＶC ，Ｖ
Z は、以下の方法で生成することができる。図５は、信
号転送用ＣＣＤとは別のＣＣＤレジスタを用いて、ＣＣ
Ｄ最大電荷転送量の任意の割合の電荷量を入力するため
の入力バイアス電圧を生成する方式である。本方式の動
作は、一般によく知られており、本発明者による別特許
（特開平4-44330 でも従来例として説明しているので、
ここでは省略する。
Z は、以下の方法で生成することができる。図５は、信
号転送用ＣＣＤとは別のＣＣＤレジスタを用いて、ＣＣ
Ｄ最大電荷転送量の任意の割合の電荷量を入力するため
の入力バイアス電圧を生成する方式である。本方式の動
作は、一般によく知られており、本発明者による別特許
（特開平4-44330 でも従来例として説明しているので、
ここでは省略する。
【００３２】図５のレジスタ後半部４１，４２の転送電
荷量をＣＣＤ転送領域幅Ｗ1 ，Ｗ2を最大転送領域幅Ｗ0
と変えることにより、入力バイアス電圧を最大転送電
荷量の任意の割合の電荷を入力するように設定できる。
図５では、電圧ＶC を基準電圧とし、レジスタ４３で
は、Ｗ0 ＝Ｗ1 とし最大電荷転送量の１００％を入力す
る入力電圧ＶZ を発生し、第２レジスタではＷ2 / Ｗ0
を０〜１００％の間に設定することにより、入力バイア
ス電圧ＶB を発生する（図４参照）。
荷量をＣＣＤ転送領域幅Ｗ1 ，Ｗ2を最大転送領域幅Ｗ0
と変えることにより、入力バイアス電圧を最大転送電
荷量の任意の割合の電荷を入力するように設定できる。
図５では、電圧ＶC を基準電圧とし、レジスタ４３で
は、Ｗ0 ＝Ｗ1 とし最大電荷転送量の１００％を入力す
る入力電圧ＶZ を発生し、第２レジスタではＷ2 / Ｗ0
を０〜１００％の間に設定することにより、入力バイア
ス電圧ＶB を発生する（図４参照）。
【００３３】これらの電圧関係は、常に、ＶC ＞ＶB ＞
ＶZ となり、この電圧を図１の本発明に用いることによ
り、ＣＣＤポテンシャルプロファイルが、ばらつきを有
していても、常に安定した出力信号を得ることが可能と
なる。しかし、もちろんＶC＞ＶB ＞ＶZ の関係さえ満
たせば、他の方式（簡単な抵抗分割等）で電圧を生成し
てもかまわない。
ＶZ となり、この電圧を図１の本発明に用いることによ
り、ＣＣＤポテンシャルプロファイルが、ばらつきを有
していても、常に安定した出力信号を得ることが可能と
なる。しかし、もちろんＶC＞ＶB ＞ＶZ の関係さえ満
たせば、他の方式（簡単な抵抗分割等）で電圧を生成し
てもかまわない。
【００３４】
【発明の効果】以上、説明したように、本発明のＣＣＤ
くし形フィルタによれば、次のような効果を奏する。 （１）本発明は、ＣＣＤ入力部において入力信号を反転
し、くし形フィルタを構成することにより、従来必要で
あった反転回路が不要となる。よって、そこで生じてい
た利得ばらつきがなくなり、良好なくし形特性を得るこ
とができる。
くし形フィルタによれば、次のような効果を奏する。 （１）本発明は、ＣＣＤ入力部において入力信号を反転
し、くし形フィルタを構成することにより、従来必要で
あった反転回路が不要となる。よって、そこで生じてい
た利得ばらつきがなくなり、良好なくし形特性を得るこ
とができる。
【００３５】（２）反転回路が不要となり、利得ばらつ
きが生じないため、外部電圧で利得を調整することが不
要となる。よって、外部電圧入力端子及び外部部品が削
減でき、調整工程も不要となることから、コストダウン
を図ることができる。
きが生じないため、外部電圧で利得を調整することが不
要となる。よって、外部電圧入力端子及び外部部品が削
減でき、調整工程も不要となることから、コストダウン
を図ることができる。
【００３６】（３）従来の反転回路を外部で構成する場
合においても、これが不要となることにより、反転信号
入力端子及び外部部品が削減でき、コストダウンを図る
ことができる。
合においても、これが不要となることにより、反転信号
入力端子及び外部部品が削減でき、コストダウンを図る
ことができる。
【図１】本発明の一実施例に係わるＣＣＤくし形フィル
タを示す平面図。
タを示す平面図。
【図２】図１のくし形フィルタのクロック信号Φ１，Φ
２，Φ１´を示す波形図。
２，Φ１´を示す波形図。
【図３】図１のくし形フィルタの入力部における電荷入
力のしくみを示す図。
力のしくみを示す図。
【図４】図１のくし形フィルタの入力電圧と入力電荷量
との関係を示す図。
との関係を示す図。
【図５】本発明の他の実施例に係わるＣＣＤくし形フィ
ルタを示す平面図。
ルタを示す平面図。
【図６】ＮＴＳＣ複合映像信号のエネルギの周波数分布
を示す特性図。
を示す特性図。
【図７】出力信号がくし形特性をもつ従来の信号処理装
置の一例を示す回路図。
置の一例を示す回路図。
【図８】ＮＴＳＣくし形フィルタで分離されたＹ信号、
Ｃ信号の特性利得図。
Ｃ信号の特性利得図。
【図９】従来のＣＣＤくし形フィルタを示す平面図。
【図１０】ＩＣ外部に反転回路を有する従来のくし形フ
ィルタを示す回路図。
ィルタを示す回路図。
【図１１】ＩＣ内部に反転回路を有する従来のくし形フ
ィルタを示す回路図。
ィルタを示す回路図。
【図１２】ＩＣ内部に設ける従来の反転回路の一例を示
す回路図。
す回路図。
１１ …第１のＣＣＤ入力・転送部、 １２ …第２のＣＣＤ入力・転送部、 １３ …電荷加算部、 １４ …出力部、 １５ …第１のＣＣＤ入力部、 １６ …第１のＣＣＤ転送部、 １７ …第２のＣＣＤ入力部、 １８ …第２のＣＣＤ転送部、 ２１，２３ …電荷計量用電極、 ２２，２４ …入力信号印加電極、 ２５，２６ …ＣＣＤソ−ス拡散領域、 ３１ …反転回路、 ３２ …反転信号入力端子、 ３３ …外部電圧入力端子、 ４１，４２ …ＣＣＤレジスタ電荷排出部、 ４３，４４ …レファレンスレジスタ。
Claims (1)
- 【請求項１】 電荷転送素子により構成され、入力電圧
を転送電荷に変換する入力部が、入力電圧と転送電荷が
反比例するように、入力端子に接続される第１の入力電
圧印加電極と、前記第１の入力電圧印加電極の後段に設
けられる第１の電荷計量用電極と、前記第１の電荷計量
用電極に第１の制御電圧を印加する第１の電源とから構
成されている第１の遅延手段と、 電荷転送素子により構成され、前記入力電圧を転送電荷
に変換する入力部が、入力電圧と転送電荷が比例するよ
うに、前記入力端子に接続される第２の入力電圧印加電
極と、前記第２の入力電圧印加電極の前段に設けられる
第２の電荷計量用電極と、前記第２の電荷計量用電極に
第２の制御電圧を印加する第２の電源とから構成されて
いる第２の遅延手段と、 前記第１の遅延手段の転送電荷と前記第２の遅延手段の
転送電荷を混合する混合手段と、 前記混合手段により混合された電荷を検出する検出手段
とを具備し、 前記第１の制御電圧と前記第２の制御電圧は、一定の比
となるように構成されている ことを特徴とするＣＣＤく
し形フィルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4283097A JP2732764B2 (ja) | 1992-10-21 | 1992-10-21 | Ｃｃｄくし形フィルタ |
| KR1019930021575A KR0136748B1 (ko) | 1992-10-21 | 1993-10-18 | 씨씨디(ccd) 빗형필터 |
| US08/139,022 US5376906A (en) | 1992-10-21 | 1993-10-21 | CCD filter having comb-shaped characteristics |
| CN93119390A CN1031676C (zh) | 1992-10-21 | 1993-10-21 | 电荷耦合器式梳形滤波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4283097A JP2732764B2 (ja) | 1992-10-21 | 1992-10-21 | Ｃｃｄくし形フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132323A JPH06132323A (ja) | 1994-05-13 |
| JP2732764B2 true JP2732764B2 (ja) | 1998-03-30 |
Family
ID=17661180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4283097A Expired - Fee Related JP2732764B2 (ja) | 1992-10-21 | 1992-10-21 | Ｃｃｄくし形フィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5376906A (ja) |
| JP (1) | JP2732764B2 (ja) |
| KR (1) | KR0136748B1 (ja) |
| CN (1) | CN1031676C (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3482689B2 (ja) * | 1994-05-27 | 2003-12-22 | ソニー株式会社 | 固体撮像装置及びこれを用いたバーコード読取り装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153823A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Comb-teeth filter for electric charge transfer element |
| JPS576704A (en) * | 1980-06-13 | 1982-01-13 | Yoshitomi Pharmaceutical | Manufacture of antiseptic plywood |
| US4510522A (en) * | 1982-05-28 | 1985-04-09 | Rca Corporation | CCD Comb filter employing floating gate subtractor techniques |
| JPS60247316A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 電荷結合装置を用いたくし形フイルタ |
| JPH0821712B2 (ja) * | 1990-06-12 | 1996-03-04 | 株式会社東芝 | 電荷転送素子の入力バイアス回路 |
| JPH04128952A (ja) * | 1990-09-20 | 1992-04-30 | Fujitsu Ltd | チャネル制御方式 |
-
1992
- 1992-10-21 JP JP4283097A patent/JP2732764B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-18 KR KR1019930021575A patent/KR0136748B1/ko not_active IP Right Cessation
- 1993-10-21 US US08/139,022 patent/US5376906A/en not_active Expired - Lifetime
- 1993-10-21 CN CN93119390A patent/CN1031676C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06132323A (ja) | 1994-05-13 |
| KR0136748B1 (ko) | 1998-05-15 |
| CN1031676C (zh) | 1996-04-24 |
| KR940010496A (ko) | 1994-05-26 |
| CN1086940A (zh) | 1994-05-18 |
| US5376906A (en) | 1994-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245638B2 (ja) | ||
| JP2732764B2 (ja) | Ｃｃｄくし形フィルタ | |
| JPH0522382B2 (ja) | ||
| EP0301601B1 (en) | Clamping circuit | |
| JPH0537300A (ja) | スイツチトキヤパシタ回路 | |
| FI69382C (fi) | Kamfilterkoppling foer separerande av en faergvideosignal i sia luminans- och krominanskomposanter | |
| GB1589320A (en) | Charge transfer apparatus | |
| EP0211441A2 (en) | Charge coupled device delay line | |
| US4350902A (en) | Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets | |
| JPS6250005B2 (ja) | ||
| JP3349202B2 (ja) | 電荷転送素子 | |
| US4233578A (en) | Transversal filter | |
| JPS6138624B2 (ja) | ||
| JP3386289B2 (ja) | 電荷転送装置 | |
| JPH0113234B2 (ja) | ||
| Kubo et al. | A wideband low-noise analog delay line | |
| JPS5913417A (ja) | 周波数逓倍回路およびこれを用いたくし形フイルタ | |
| JPH05327407A (ja) | 信号処理装置 | |
| Takemoto et al. | A wide-band low-noise charge transfer video delay line | |
| Tanigawa et al. | A multipurpose CCD comb filter with combing and delaying functions | |
| JPH099149A (ja) | Ｃｃｄ撮像信号処理回路 | |
| KR830000669B1 (ko) | 빗살형 여파장치 | |
| JP3024276B2 (ja) | 電荷転送素子 | |
| JPS62171158A (ja) | 電荷転送装置 | |
| Ohba et al. | 64 Stage BCD (Bulk Charge-Transfer Device) Analog Memory with Differential Integrated Clock Pulse Generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |