KR100342119B1 - 고체영상감지장치및그장치를사용하는바코드판독장치 - Google Patents

고체영상감지장치및그장치를사용하는바코드판독장치 Download PDF

Info

Publication number
KR100342119B1
KR100342119B1 KR1019950013377A KR19950013377A KR100342119B1 KR 100342119 B1 KR100342119 B1 KR 100342119B1 KR 1019950013377 A KR1019950013377 A KR 1019950013377A KR 19950013377 A KR19950013377 A KR 19950013377A KR 100342119 B1 KR100342119 B1 KR 100342119B1
Authority
KR
South Korea
Prior art keywords
charge
signal
output
voltage
comparator
Prior art date
Application number
KR1019950013377A
Other languages
English (en)
Other versions
KR950033938A (ko
Inventor
마끼야스히또
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR950033938A publication Critical patent/KR950033938A/ko
Application granted granted Critical
Publication of KR100342119B1 publication Critical patent/KR100342119B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10544—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum
    • G06K7/10821—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum further details of bar or optical code scanning devices
    • G06K7/1092—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum further details of bar or optical code scanning devices sensing by means of TV-scanning

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Artificial Intelligence (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Facsimile Heads (AREA)

Abstract

본 발명의 고체 영상 센서는 센서, 전하 전송부, 다수의 전하/전압 변환기, 비교기 및, 검출기를 포함한다. 본 발명이 센서는 각각의 광수신부가 입사광을 입사 광량에 대응하는 신호 전하로 변환하여 상기 신호 전하를 축적하도록 배열된 다수의 광수신부를 갖는다. 전하 전송부는 적어도 두 개의 시스템 사이에서 센서의 하나의 광수신부에 저장된 신호 전하를 분배하고, 상이한 수의 단을 이용하여 신호 전하를 전송한다. 다수의 전하/전압 변환기는 전하 전송부에 의해 전송된 적어도 두 개의 시스템의 신호 전하를 검출 및 전압으로 변환한다. 비교기는 다수의 전하/전압 변환기의 출력들 각각에 레벨 변환을 실행하고, 검출기는 비교기 출력의 레벨 천이점을 검출하고, 이진 신호를 발생한다.

Description

고체 영상 감지 장치 및 그 장치를 사용하는 바코드 판독 장치
본 발명은 고체 영상 감지 장치(solid-state image sensing apparatus)에 관한 것으로, 특히 영상 감지 신호를 이진 신호로서 출력하기 위한 이진 회로가 내장된 고체 영상 감지 장치와 이러한 고체 영상 감지 장치를 이용하여 이진 신호를 판독 및 변환하고, 바코드를 출력하는 바코드 판독 장치에 관한 것이다.
바코드는 한 매체 상에 상이한 사이즈의 라인들의 조합으로 통상 표시되는상품 코드 등에 관련된 정보이다. 그로 인해, 그들 바코드는 XXX 또는 POS (point of sale)로 판독되고, 예를 들어 상품의 전체 매상액과 유통을 분석하는데 이용된다.
CCD 영상 센서들은 그들 바코드를 광학적으로 판독-출력하기 위한 판독-출력 수단으로서 주로 이용된다. 상기 CCD 영상 센스를 이용하는 바코드 판독 장치에 있어서, CCD 영상 센서에 출력은 이진 회로에 전송되고, 상이한 사이즈의 라인들의 조합은 이진 정보로서 얻어지고, 이러한 이진 정보는 검출된다. 영상 감지 신호의 레벨(전압)이 비교기에서 한계 전압과 비교되는 이진 정보를 얻기 위한 방법은 상술한 이진 처리의 경우에 통상적으로 채택된다.
그러나, CCD 영상 센서의 영상 감지 신호가 이진화 되는 동안에, 고정된 한계 전압에 대한 이진 처리를 실행하기는 어렵다. 그 이유는 바코드가 프린트되는 표면의 억제 또는 증가의 영향과 외부로부터 들어오는 빛의 영향으로 인하여 바코드 프린트 표면 반사가 균일하지 못하기 때문이다.
이러한 이유로 인하여, 관련된 기술의 바코드 판독 장치에 있어서, CCD 영상 센서 칩의 외부에 설계된 회로는 영상 감지 신호가 고정된 절대값 이상으로 되기 바로 이전에 신호 레벨이 변화하는 경우에 비교기를 반전시키기 위해 사용된다.
다음은 제 19도를 참조하여 관련된 기술인 바코드 판독 장치를 설명한다.
우선, CCD 영상 센서(100)는, 입사광을 입사 광량에 대응하는 신호 전하로 변환하고, 전하를 축적하기 위한 다수의 광수신부(101)가 열(row)로 배열된 센서 열(sensor row)(102)과, 한 방향으로 판독-출력 게이트(103)에 의해 센서 열(102)의 광수신부(101)의 각각으로부터 판독 출력되는 신호 전하를 전송하기 위한 CCD를 구비한 전하 전송 레지스터(104)를 포함한다.
예를 들어 부동 확산 영역 (floating diffusion region)에 의해, 전송된 신호 전하를 검출하고, 신호 전하를 전압으로 변환하도록 구성된 전하/전압 변환기(105)는 전하 전송 레지스터(104)의 최종 단에 제공되어 있다.
예를 들어, 전하/전압 변환기(105)의 출력에 전류 증폭을 실행하기 위한 소스 플로워 회로를 포함하는 버퍼 회로(106)는 전하/전압 변환기(105)의 이전 단에 제공된다. 이러한 버퍼(106)는 동일 기판(칩)상에 센서 열(102), 판독-출력 게이트(103) 및 전하 전송 레지스터(104)와 같이 형성된다.
그로인해, CCD 출력(영상-감지 신호)은 버퍼(106)의 출력으로부터 유도되고, 외부 단자(107)를 통해 외부로 전송되고, 증폭기(108)에 의해 레벨이 증폭된 이후에 이진 회로(109)로 전송된다. 다이오드를 사용하는 부동 이진 회로 등은 이진 회로로서 이용된다.
상술한 부동 이진 회로는 비교기(110)와 이 비교기(110)의 입력 단자 양단에 역극성으로 접속된 다이오드(111 및 112)를 포함한다. 그러한 구조는 영상 감지 신호가 고정된 절대값을 초과하기 바로 이전에 신호 레벨이 변화하는 경우에 비교기(110)가 반전되도록 되어 있다.
이진 회로(109)의 입/출력 특성은 히스테리시스 특성을 갖는데, 제 10 도에 도시된 것처럼, 입력 전압(vin)이 0V 일 때, 출력 전압(Vout)은 5V, 즉 전원 전압이 되고, 입력 전압(Vin)이 0V에서 0.7V로, 즉 다이오드 전압 레벨이 강하할 때 출력 전압(Vout)은 0V로 반전된다. 선택적으로, 입력 전압(Vin)이 0V이면 출력 전압(Vout)은 0V가 되고, 입력 전압(Vin)이 약 0.7V 까지 강하할 때 출력 전압(Vout)은 0V로 된다.
그러므로, 영상 감지 신호의 전류 신호 레벨이 이전의 영상 감지 신호의 신호 레벨에 대해 +/- 0.7V 또는 이상으로 변화할 때 이진 회로(109)의 출력은 반전되고, 그 반전된 신호는 이진 정보로서 얻어질 수 있음을 알 수 있다.
상술한 부동 이진 회로의 특성은 한 신호가 이진 신호로서 변화를 포착하여 바코드의 명암의 관련된 정도를 이용하여 이진화를 실행할 수 있다.
그러나, 바코드 판독 장치들에 여러 응용이 적용될 때, 이진 회로를 포함하는 관련된 기술의 고체 영상 감지 장치에 있어서는, 노이즈 대책 수단으로 증폭기(108)와 같은 고증폭을 제공하는 증폭기와 다이오드(111 및 112)를 사용하는 이진 회로(109)를 이용할 필요성이 있는데, 이는 회로 구조를 복잡하게 만들고, 영상 센서(100)를 동일한 칩에, 즉, 온-칩(on-chip) 구조로 제조하는데 어려움이 있다.
비록, 회로 등이 칩 상에 제조될 수 있다할지라도, CCD 영상 센서(100)에 대한 낮은 전압 전원 동작 전압, 예를 들어 3V의 전류 상태로 진행해야 하는 점을 고려하면, 통상 접합형 다이오드는 약 0.7V의 전압 레벨의 강하에 대응하는 그들 히스테리시스 특성으로 데드-죤(dead-zone)을 갖는다. 그러므로, 센서내의 신호 증폭을 위해서는 0.7V 보다 큰 2 내지 3 볼트 또는 그 이상의 전압이 필요하고, 3V 전력원 CCD 영상 센서에 상술한 종류의 큰 신호 증폭을 처리하는 것은 매우 어렵다.
상술한 문제점을 해소하기 위한 본 발명의 목적은 저전압 동작 전원 전압과 호환 가능하면서 칩 상의 회로를 단순화하여 이진 정보를 얻을 수 있는 고체 영상 감지 장치와 이 고체 영상 감지 장치를 이용한 바코드 판독 장치를 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명에 따라, 고체영상 감지기는 센서 전하 전송부, 다수의 전하/전압 변환기, 비교기 및, 검출기를 포함한다. 센서는 다수 배열된 광수신부로 구성되는데, 각각의 광수신부는 입사광을 입사 광량에 대응하는 신호 전하로 변환하고, 신호 전하를 축적한다. 전하 전송부는 센서의 광수신부에 저장된 신호 전하를 적어도 두 개의 시스템 사이에 분배하고, 신호 전하를 상이한 수의 전송 단에 이용하여 전송하기 위한 것이다. 다수의 전하/전압 변환기는 전하 전송부에 의해 전송되는 적어도 두 개의 시스템의 신호 전하를 검출 및 전압으로 변환하기 위한 것이다. 비교기는 다수의 전하/전압 변환기의 각각의 출력에 레벨 변환을 실행하기 위한 것이고, 검출기는 비교기 출력 신호의 레벨 천이점을 검출하고, 이진 신호를 발생하기 위한 것이다.
전하 전송부는, 각각의 광수신부에 대한 유닛으로, 센서로부터 판독된 신호전하를 전송하기 위한 공통 전송부와, 적어도 두 개의 시스템 사이에 분배하고, 공통 전송부에 의해 전송된 하나의 수신기의 신호 전하를 전송하기 위한 제 1 및 제 2 전송부를 갖는다.
비교기는 히스테리시스 특성을 갖고, 다수의 전하/전압 변환기는 적어도 하나의 리셋 전위가 나머지 리셋 전위와 상이하게 되는 방식으로 설정되어 있다. 다수의 전하/전압 변환기의 각각의 리셋 전위는 독립적으로 조정될 수 있다.
또한, 고체 영상 감지 장치는 다수의 전하/전압 변환기의 각각의 출력 전압을 비교기에 제공하기 위하여 상이한 입/출력 특성을 각각 갖는 다수의 버퍼들 또한 내장될 수 있다. 다수의 버퍼 각각은 버퍼 전압이 상호 상이한 값으로 설정되는 소스-폴로워 회로 구성을 이용하여 구성된다.
또한, 본 발명에 따라, 바코드 판독 장치는 광원과, 센서, 전하 전송부, 다수의 전하/전압 변환기, 비교기 및, 검출기를 포함한다. 센서는 다수 배열된 광수신부로 구성되고, 각각의 광수신부는 광원의 빛이 한 매체에 부착된 바코드로 조사될 때 반사 광량에 대응하는 신호 전하를 반사하고,신호 전하를 축적한다.전하 전송부는 적어도 두 개의 시스템 사이에서 센서의 한 수신부에 저장된 신호 전하를 분배하고, 상이한 수의 전송 단을 이용해서 신호 전하를 전송하기 위한 것이다. 다수의 전하/전압 변환기는 전하 전송부에 의해 전송되는 적어도 두 개의 시스템의 신호 전하를 검출 및 전압으로 변환하기 위한 것이다. 비교기는 다수의 전하/전압 변환기의 각각의 출력에서 레벨 변환을 실행하기 위한 것이고, 검출기는 비교기 출력 신호의 레벨 천이점을 검출하고, 이진 신호를 발생하기 위한 것이다.
전하 전송부는, 적어도 두 개의 시스템 사이에 분배하여 공통 전송부까지 전송된 한 수신부의 신호 전하를 전송하기 위한 제 1 및 제 2 전송부와 각각의 광수신부에 대한 유닛으로, 센서로부터 판독되는 신호 전하를 전송하기 위한 공통 전송부를 갖는다.
비교기는히스테리시스 특성을 가지며,다수의 전하/전압 변환기는 적어도하나의 리셋 전위가 남아있는 리셋 전위와 상이하게 되는 방식으로 설정된다. 다수의 전하/전압 변환기의 각각의 리셋 전위는 독립적으로 조정될 수 있다.
또한, 바코드 판독 장치는 다수의 전하/전압 변환기의 출력 전압 각각을 비교기에 제공하기 위해 상이한 입/출력 특성을 각각 갖는 다수의 버퍼가 더 내장될 수도 있다. 다수의 버퍼 각각은 버퍼 전압이 상호 상이한 값으로 설정되는 소스-폴로워 회로 구성을 사용하여 구성된다.
상술한 구성의 고체 영상 감지 장치에 있어서, 동일한 광수신부에 의해 센서부로부터 판독된 신호 전하는 적어도 두 개의 시스템에 대한 신호 전하로서 전하 전송부에 전송되고, 두 개의 시스템의 각각에서 상이한 수의 전송 단을 갖는다. 그러므로, 전송 단의 수의 차이에 대응하는 전하/전압 변환기로부터 출력되는 적어도 두 개의 시스템에 대한 신호 전압 사이의 시간차가 있다.
시간차를 처리하는 적어도 두 시스템의 신호 전압은 비교기에 입력되고, 두 신호 전압 사이의 레벨 변화가 정해진 레벨보다 클 때, 비교기 출력은 변화된다. 그후, 이진 신호는 비교기 출력의 레벨 천이점을 검출하기 위한 검출기에 의해 검출된다.
제 1 실시예
다음은 본 발명의 실시예를 도면을 참조하여 보다 상세히 설명한다.
제 1 도는 예를 들어, 선형 센서가 영상 센서로서 이용되는 본 발명의 제 1 실시예의 구조도이다.
제 1 실시예의 CCD 영상 센서(1)는 입사광을 광량에 대응하는 전하량으로 변환하고, 전하를 수용하기 위한 단일 열로 배열된 다수의 광수신부(픽셀)(2)의 센서 열(3), 판독 펄스(ROG)를 인가하여 센서 열(3)의 각각의 광수신부(2)에 축적 신호 전하를 판독하기 위한 판독 게이트(4)와, 센서 열(3)로부터 판독된 신호 전하를 판독 게이트(4)에 의해 한 방향으로 전송하기 위한 CCD를 구비하는 전하 전송 레지스터(5)를 포함하는 선형 센서(라인 센서)로 구성된다.
전하 전송 레지스터(5)는 변경 없이 픽셀 유닛으로 센서 열(3)로부터 출력된 신호 전하를 전송하기 위한 공통 전송부(6)와 두 개로 분할하여 동일한 픽셀의 신호 전하를 전송하는 전하 전송 레지스터(5)의 출력측에 제공된 두 개의 출력측 전송부(7 및 8)로 구성된다. 이러한 구성은, 예를 들어, 2-위상 전송 클럭(Hl 및H2)에 의해 2-위상으로 구동된다.
제 2 도에는 전하 전송 레지스터(5)의 분포부가 특정 구조로 도시되어 있다. 제 2 도에 도시된 것처럼, 전하 전송 레지스터(5)에서, 2층 폴리실리콘(1폴리실리콘, 2폴리실리콘) 축적 게이트 전극(9) 및 전극 쌍으로 구성된 전송 게이트 전극(10)이 반복적으로 배열되고, 전송 클럭(fH1 및 fH2)이 그들 전극에 인가된다.
공통 전송부(6)에서, 단일 채널(11)은 전하 전송 레지스터(5)의 출력측에 발생하는 축적 게이트 전극(9)의 영역내로 분기하는데, 예를 들어, 채널(11)이 분리되는 분기부(A)는 축적 게이트 전극(9)의 영역으로 배치된다.
제 3 도는 제 2 도의 라인(X1 - X2)을 따라 절취한 횡단면도 이고, 제 4 도는 그 횡단면에서의 전위를 나타낸다.
본 실시예에 있어서, 채널(11)이 분리되는 분기부(A)는 채널(11)의 폭에 대해 중앙으로 배치되도록 설정된다.
상술한 방법으로, 제 4 도에 도시된 것처럼, 픽셀 유닛을 사용하는 단일 전하 전송 처리에 있어서, 동일한 픽셀 신호 전하가 분기부(A)가 존재하는 축적 게이트 전극(9)의 영역에 전송된다면, 그 동일한 픽셀 신호 전하는 분기부(A)의 존재에 의해 대략 균일하게 분기되고, 각각의 출력 측상의 전송부(7 및 8)에 제공된다.
다시, 제 1 도를 참조하면, 두 개의 출력측 전송부(7 및 8)는 상이한 수의 전송 단으로 구성되고, 동일한 픽셀 신호 로드는 전송 클럭(H1 및H2)을 인가하여 동기 회로에 전송될 수 있다.
본 실시예의 경우에 있어서, 출력측 전송부(8)의 단의 수는, 예를 들어, 출력측 전송부(7)의 단수보다 큰 2 단(2비트)으로 설정된다. 이러한 방법에 있어서, 출력측 전송부(7 및 8)에 의해 전송된 동일한 픽셀 신호 로드는 최종 단에서 두 비트에 대응하는 시간차를 갖는다.
전송된 전압 신호 전하로 검출 및 변환하기 위한 전하/전압 변환기(12 및 13)는 출력측 전송부(7 및 8)의 최종 단의 각각에 제공된다. 부동 확산 영역은 본 실시예에서 로드/전압 변환기(12 및 13)로 이용되었다. 그러나, 본 발명은 이러한 관점에만 제한하는 것으로 의미하지 않으며, 부동 게이트 또는 증폭 검출기 등과 같은 어떤 구조도 신호 로드가 전압으로 검출 및 변환되는 동안 이용될 수 있다.
전하/전압 변환기(12)의 출력 전압은 버퍼(14)를 통해 제 1 영상 - 감지 신호(V1)로서 이진 회로(16)에 제공되고, 전하/전압 변환기(13)의 출력 전압은 버퍼(15)를 통해 제 2 영상-감지 신호(V2)로서 이진 회로(16)에 제공된다.
제 2 영상 감지 신호(V2)는 제 1 영상 감지 신호(V1)에 대해 2비트, 예를 들어, 두 개의 전송 클럭에 대응하는 시간 주기로 지연되는데, 그 이유는 출력측 전송부(8)의 전송 단의 수가 출력측 전송부(7)보다 큰 2 단(2비트)으로 설정되어 있기 때문이다.
이진 회로(16)는 두 개의 비교기(17 및 18), 인버터(19) 및 플립-플롭(20)으로 구성된다.
본 실시예의 이진 회로(16)에 따라, 두 개의 비교기(17 및 18)는 버퍼(14)의 제 1 영상 감지 신호(V1)가 "+" 측 입력 단자에 입력되고, 버퍼(15)의 제 2 영상 감지 신호(V2)가 "-" 측 입력 단자에 입력되도록 연결된다. 비교기(17 및 18)는 픽셀 신호의 각각의 신호 섹션 동안에만 동작하고, 리셋 주기동안에는 응답하지 않도록 구성된다.
비교기(17 및 18)의 두 입력에 가중치(weighting)가 제공되어, 히스테리시스 특성이 존재하고, 그로 인해, 동일한 전위의 신호가 "+" 측 입력 단자 및 "-' 측 입력 단자에 입력될 때, 출력 전압(VK)이 비교기(17)에서 로우로 되고, 동일 전위의 신호가 "+" 측 입력 단자 및 "-" 측 입력 단자에 입력될 때, 비교기(18)에서 출력 전압(VJ)이 하이가 된다. 상술한 가중치를 제공하기 위한 특정 회로 구조의 상세한 설명은 후에 기술한다.
상술한 가중치는 이진화의 시간에서 노이즈 마진으로 이용되는데, 예를 들어, 제 1 영상 감지 신호(V1)가 오직 정전압(Vx)에 의해 제 2 영상 감지 신호(V2) 이상으로 상승할 때, 비교기(17)에서 출력 전압(Vk)만이 하이로 되고, 제 1 영상감지 신호(V1)가 오직 정전압(Vx)에 의해 제 2 영상 감지 신호(V2) 이하로 하강할 때, 비교기(18)에서 출력 전압(VJ)만이 로우로 되도록 설정된다면, 그 비교기(17 및 18)는 정전압 이하의 변화(노이즈로 인한 미세한 영향)에 응답하지 않고, 출력 상태의 각각을 그대로 유지한다.
출력 단자(CL)에 제공되는 전송 클럭(H1)(H2)을 갖는 JK 플립-플롭 회로는 플립-플롭 회로(20)로 이용된다. 비교기(18)의 출력(VJ)은 인버터(19)에 의해 반전되어 플립-플롭의 J 단자에 입력되고, 비교기(17)의 출력(VK)은 단자(K)에 직접 입력되도록 연결된다. 이진화된 출력(Vout)은 JK 플립-플롭 회로(20)의 출력 단자(QN)(Q의 반전)로부터 얻는다.
JK 플립-플롭 회로(20)는 주로 CMOS 트랜지스터로 구성될 수 있고, 또한, CCM 영상 센서(1)의 센서 열(3), 판독-출력 게이트(4) 및 전하 전송 레지스터(5)와 같이 동일한 기판(온-칩)에 형성될 수도 있다.
제 5 도는 제 1 및 제 2 영상 감지 신호(V1 및 V2), 비교기(17 및 18)의 각각의 출력 전압(VK 및 VJ) 및, 이진화된 출력(Vout)의 파형을 도시한 도면이다.
다음은, 제 5 도의 신호 파형도를 참조하여 상술한 구성의 이진 회로(16)에서 발생하는 신호 처리 동작을 설명한다.
우선, 제 1 도에 있어서, 버퍼(15)를 통해 전하/전압 변환기(13)로부터 얻어진 제 2 영상 감지 신호(V2)의 신호 파형은 2비트의 신호 파형인데, 즉, 버퍼(14)를 통해 전하/전압 변환기(12)로부터 얻어진 제 1 영상 감지 회로(V1)보다 느린 2전송 클럭의 신호 파형이다. 그들 영상 감지 신호(V1 및 V2)에 관하여, 블랙 정보는 섹션(Tb)에 도시되어 있고, 화이트 정보는 섹션(Tw)에 도시되어 있다.
비교기(18)로부터 출력된 출력 전압(VJ)의 파형에 관하여, 제 1 영상 감지 신호(V1)의 신호 레벨이 제 2 영상 신호의 신호 레벨보다 작은 정전압(Vx)보다 클 때만 그 비교기의 출력(VJ)은 로우가 되고, 레벨이 제 2 영상 신호의 신호 레벨 보다 크거나 동일하게 될 때만 하이로 된다. 이는 비교기(18)가 이미 설명한 것처럼 정전압(Vx)으로 가중되기 때문이다. 출력 전압(VJ)은 인버터(19)에 의해 반전되고, JK 플립-플롭(20)의 J 단자에 입력된다.
반면에, 비교기(17)로부터 출력된 출력 전압(VK)의 파형에 관하여, 그 출력은 제 1 영상 감지 신호(V1)의 신호 레벨이 정전압(Vx)에 의해 제 2 영상 감지 신호(V2)의 신호 레벨을 초과하거나 보다 크게 될 때만 하이로 되고, 레벨이 동일하거나 보다 낮게 될 때, 출력은 로우로 된다. 출력 전압(VK)은 JK 플립-플롭(20)의 J 단자에 입력된다.
JK 플립-플롭(20)의 출력(QN)에 나타나는 이진 출력(Vout)에 대한 신호 파형은, 클럭(CL)으로 동기화된 비교기(17)의 출력 전압(VK)이 하이로 되는 비교기(18)의 출력 전압(VJ)에 따라 하이가 되면서, J단자 입력이 로우가 되는 시점에서 하이로 되고, 비교기(18)의 출력 전압(VJ)이 로우가 되면서, J단자 입력이 하이로 되는 시점에서 그 이진 출력(Vout)의 파형은 로우가 된다.
JK 플립-플롭(20)으로부터 출력되는 이진 전압(Vout)은, 신호 파형(V1 및Vout)이 비교될 때, 확실히 나타나는 것처럼, 제 1 영상 감지 신호(V1)의 이진 버전이다. CCD 영상 센서(1)의 센서 열(3)로부터 얻어진 정보에 대응하는 블랙 및 화이트 정보는 이진 출력(Vout)을 기초로 하여 고도의 정확도로 식별될 수 있다.
그후, 반전된 이진 전압(VoutN)은 JK 플립-플롭(20)의 Q 출력을 사용하여 얻어질 수 있다.
상술한 것 처럼, 제 1 실시예의 구조에 따라, 전송부(7 및 8)는 패턴 설계로 어떤 분리되는 장소에서 형성 될 수 있는데, 그 이유는 전하 전송 레지스터(5)가 출력 측상에서 2개로 분기되어, 각각의 분기 선두에서 전송부(7 및 8)의 전송 단의 수가 상이하게 형성되는 픽셀 신호 전하를 두 개로 분리되기 때문이다. 버퍼(14 및 15)등과 같은 회로 형태는, CCD 영상 센서(1)와 같이 동일 기판 상에 온-칩 구성을 실현하기 위해 전하/전압 변환기(12)에 관해 교차하여 쉽게 배치할 수 있다.
제 6 도는 상술한 제 1 실시예의 제 1 변경안을 도시한 구조도인데, 제 1 도의 부분과 동일한 부분은 동일 참조 부호로 도시되어 있다.
제 1 변경안의 CCD 영상 센서에 있어서, 전하 전송 레지스터(5a 및 5b)는 센서 열(3)의 두 측면 상에 배치된다. 센서 열(3)의 각각의 한 픽셀에 대해 광수신부(2)에서 축적된 신호 전하는 판독 게이트(4a 및 4b)를 통해 전하 전송 레지스터(5a 및 5b)에 판독 출력된다.
전하 전송 레지스터(5a 및 5b)는 함께 그 출력측 상에서 단일 공통 전송부(6a)에 들어간다.
상술한 방법으로, 판독 게이트(4a 및 4b)를 통해 센서 열(3)로부터 판독되어, 전하 전송 레지스터(5a 및 5b)에 의해 픽셀 유닛으로 전송되는 신호 전하는 공통 전송부(6a)에서 센서 열(3)의 광수신부(2)의 배열에 대응하는 순서로 전송된다.
공통 전송부(6a)의 출력측은 제 1 실시예에서 처럼 동일한 방법으로 출력측에 배치된 두 개의 전송부(7 및 8)로 분기되는데, 이들 분기부는 제 1 실시예에서의 동일한 방법으로 구성된다(제 2 도 참조). 출력측 전송부(7 및 8)는 두 개의 시스템 사이에 분포된 동일 픽셀의 신호 전하가 동기화로 전송되면서 상이한 수의 전송 단을 갖도록 구성된다.
상술한 변경안에 있어서, 출력측 전송부(8)의 전송 단의 수는, 예를 들어, 출력측 전송부(8)의 전송 단의 수 보다 큰 2 단(2비트)이 되도록 설정된다.
이러한 방법으로, 출력측 전송부(7 및 8)에 의해 전송되는 동일한 픽셀의 신호 전하는 최종 단에서 2비트에 대응하는 시간차를 갖는다.
전송된 신호 전하를 검출 및 전압으로 변환하기 위한 전하/전압 변환기(12 및 13)는 출력측 전송부(7 및 8)의 각각의 최종 단에 제공되고, 예를 들어, 부동확산 영역까지 구성된다.
제 1 변경안에 있어서, 다소 분리시키는 패턴 설계에 따라 적당히 전송부(7 및 8)를 형성할 수 있으며, 그로 인해 전하 전압 변환기(12 및 13)의 폭 양단에 버퍼(14 및 15)와 같은 회로를 쉽게 배치할 수 있다. 이는, 제 1 실시예에서 처럼, 출력측 전하 전송 레지스터가 2개로 분기되어 동일한 픽셀의 신호 전하가 분리되어 전송되기 때문이다.
또한, 센서 열(3)에서 광수신부(2)의 각각에 대한 신호 전하의 판독이 두 측면으로부터 실행되는 판독 구조를 채택함으로써, 광수신부(2)의 배열 피치는 전하 전송 레지스터(5a 및 5b)의 비트(전송 단) 피치의 1/2로 설정될 수 있다. 그러므로, 픽셀의 수는 2배로 될 수 있으면서, 개선된 해상도를 얻을 수 있다.
제 7 도는 상술한 제 1 실시예의 제 2 변경안을 도시한 구조도이며, 제 6 도에 도시된 부분과 동일한 부분은 동일한 부호로 기재되어 있다.
제 2 변경안의 CCD 영상 센서에 있어서, 전하 전송 레지스터(5a 및 5b)는 센서 열(3)의 두 개의 측면 상에 제공된다. 이러한 구조는 센서 열(3)의 광수신부(2)에서 동일한 픽셀에 축적된 신호 전하가 두 개로 분리시켜 판독 게이트(4a 및 4b)를 통해 전하 전송 레지스터(5a 및 5b)로 판독되도록 구성된다.
여기서, 동일한 픽셀에 대해 광수신부(2)에서 축적된 신호 전하를 판독할 때 대략 2개로 분리하기 위하여, 판독 방향, 예를 들어, 도면에서 수직 방향의 중앙부에서 가장 얕게 되면서 판독 게이트(4a 및 4b)가 접근할 때, 점차로 전위가 깊어지게 되도록 하는 방식으로 신호 전하를 축적하기 위한 영역에서의 전위를 설정하기 위한 장치가 필요하다.
전하 전송 레지스터(5a 및 5b)는 상이한 전송 단의 수를 갖도록 구성되고, 판독 게이트(4a 및 4b)를 통해 판독되는 동일한 픽셀에 대한 신호 전하는 동기화로 전송된다.
상술한 변경안에 있어서, 전하 전송 레지스터(5b)에 대핀 전송 단의 수는 전하 전송 레지스터(5a)에 대한 전송 단의 수 보다 큰 2 단(2비트)으로 설정된다.
전하 전송 레지스터(5a 및 5b)에 의해 전송되는 동일한 픽셀에 대한 신호 전하는 최종 단에서 2비트에 대응하는 시간차를 갖는다.
전송된 신호 전하를 검출하고, 신호 전하를 전압으로 변환하기 위한 전하/전압 변환기(12 및 13)는, 예를 들어, 부동 확산부를 이용하여 구성되고, 전하 전송 레지스터(5a 및 5b)에 대한 최종 단의 각각에 제공된다.
제 2 변경안의 경우에 있어서, 제 1 실시예의 경우에서 처럼, 구성은 동일 픽셀에 대해 축적된 신호 전하가 두 시스템에 대한 신호 전하로서 분포되어 각각의 시스템 내에서 상이한 수의 전송 단을 갖는 전하 전송 레지스터(5a 및 5b)에 의해 전송되는 것으로 구성된다. 그러므로, 다소 분리시키는 패턴 설계에 따라 적소에 전하 전송 레지스터(5a 및 5b)를 형성 할 수 있고, 버퍼(14 및 15)와 같은 회로가 전하/전압 변환기(12 및 13)의 양단을 교차하여 쉽게 제공될 수 있다.
제 2 변경안에 있어서, 동일한 픽셀에 대한 신호 전하는 2개의 시스템 사이에 분할되고, 광수신부(2)로부터 신호 전하를 판독하기 위한 단을 이용하여 판독된다. 그러므로, 센서 열(3)의 피치와 전하 전송 레지스터(5a 및 5b)의 비트(전송단) 피치를 같게 하여 픽셀의 수가 증가하지 않도록 하는 것이 필요하다. 그러나, 제 1 변경안의 경우 처럼, 픽셀 유닛을 사용하여 분포된 신호 전하는 축적될 수 있고, 동일한 픽셀에 대한 신호가 두 시스템 사이에 다시 분배되는 구조를 가질 필요가 없기 때문에, 제 1 변경안 보다 단순한 전하 전송 시스템 구조가 얻어진다.
다음은, 제 8 도 내지 제 11 도를 참조하여, 비교기(18)(17)에 가중치를 제공하기 위한 특정 회로 구조의 여러 전형적인 예를 설명한다.
우선, 제 8 도에 도시된 제 1 예는 공통으로 접속된 드레인 전극을 갖는 두 n-채널 MOSFET [이후 간단히 제 1 및 제 2 MOS 트랜지스터(Tr1 및 Tr2)로 칭한다]와, MOS 트랜지스터(Tr1 및 Tr2)의 각각에 직렬로 접속된 두 n-채널 MOSFET [이후 간단히 제 3 및 제 4 MOS 트랜지스터(Tr3 및 Tr4)로 칭한다]를 갖는다.
상술한 구조의 주요부는, 제 4 MOS 트랜지스터(Tr4)의 게이트 전극이 접속된 제 1 및 제 3 MOS 트랜지스터(Tr1 및 Tr3)의 공통 접속점(a1)으로부터 Q 단자가 유도되고, 제 3 MOS 트랜지스터(Tr3)의 게이트 전극이 접속된 제 2 및 제 4 MOS 트랜지스터(Tr2 및 Tr4)의 공통 접속점(a2)으로부터 QN단자가 유도된 RS 플립-플롭 회로이다.
제 1 및 제 2 MOS 트랜지스터(Tr1 및 Tr2)가 공통으로 접속된 접속점과 접지 사이에는 클럭 발생원(21)이 접속되고, 제 3 및 제 4 MOS 트랜지스터(Tr3 및 Tr4)의 소스 전극은 접지에 접속된다. 제 2 및 제 4 MOS 트랜지스터(Tr2 및 Tr4)의 공통 접속점(a2)과 접지 사이에 캐패시터(C)가 접속된다. 제 1 MOS 트랜지스터(Tr1)의 게이트 전극은 "+" 측 입력 단자("+IN")로서 유도되고, 제 2 MOS 트랜지스터(Tr2)의 게이트 전극은 "-" 측 입력 단자("-IN")로서 유도된다.
제 1 예의 회로 구조에서 제 2 MOS 트랜지스터(Tr2)의 한계 전압은 캐패시터(C)에 축적된 전하에 따라 하이로 된다.
상술한 방식으로, 제 1 영상 감지 신호(V1)가 입력되는 제 1MOS 트랜지스터(Tr1)의 한계 전압과 제 2 영상 감지 신호(V2)가 입력되는 제 2 MOS 트랜지스터(Tr2)의 한계 전압은 불균형 상태로 된다. 이러한 결과는 제 2 MOS 트랜지스터(Tr2)에 부가된 한계 전압의 일부가 + 측 입력 단자(+IN)에 입력되는 신호 레벨에 대해서 균등하게 부가되기 때문이다.
비록, 도면에는 도시하지 않았지만, 비교기(17)의 경우에 제 1 및 제 3 MOS 트랜지스터(Tr1 및 Tr3)의 공통 접속점(a1) 양단에 캐패시터(C)가 접속되어, 제 1 MOS 트랜지스터(Tr1)의 한계 전압은 캐패시터(C)에 축적된 전하에 따른다. 상술한 경우에서 처럼 동일한 이론에 따라, 제 1 MOS 트랜지스터(Tr1)에 부가된 한계 전압의 일부는 "-" 측 입력 단자(-IN)에 입력되는 신호의 레벨에 대해 균등하게 부가된다.
다음, 제 9 도에 도시한 것 처럼, 비교기(18)의 제 2 예의 구조는 원칙적으로 거의 제 1 예의 구조와 동일하다. 그러나, 제 2 및 제 4 MOS 트랜지스터(Tr2 및 Tr4)의 공통 접속점(a2) 양단에 접속된 캐패시터(C)가 제거되고, 그 대신에 제 2 MOS 트랜지스터(Tr2)의 소스 전극과 제 4 MOS 트랜지스터(Tr4)의 드레인 전극 사이에 저항(R)이 삽입되어 있다. 제 1 영상 감지 신호가 입력되는 제 1 MOS 트랜지스터(Tr1)의 한계 전압과 제 2 영상 감지 신호(V2)가 입력되는 제 2 MOS 트랜지스터(Tr2)의 한계 전압은, 저항(R)에서의 전압 강하로 인하여 제 2 예의 회로 구조에서도 효과적으로 불균형 상태가 된다. 그러므로, 제 2 MOS 트랜지스터(Tr2)에 부가된 한계 전압 일부는 + 신호 입력 단자(IN)에 입력되는 신호의 레벨에 대해 균등하게 부가된다.
지금, 비록 도면에 도시하지 않았지만, 비교기(17)의 경우에 있어서, 제 1영상 감지 신호(V1)가 입력되는 제 1 MOS 트랜지스터(Tr1)의 한계 전압과 제 2 영상 감지 신호(V2)가 입력되는 제 2 MOS 트랜지스터(Tr2)의 한계 전압은 제 1 MOS 트랜지스터(Tr1)의 소스 전극과 제 3 트랜지스터(Tr3)의 드레인 전극 사이의 저항(R)의 도입에 의해 효과적으로 불균형 상태가 된다. 그러므로, 제 1 MOS 트랜지스터(Tr1)에 부가되는 부가적인 한계 전압 일부는 "-" 측 입력 단자(-IN)에 입력되는 신호의 레벨에 대해 균등하게 부가된다.
다음, 제 10 도에 도시된 비교기(18)의 제 3 예에 대한 구조는 제 2 예와 같이 거의 동일한 구조를 갖는데, 저항(R)이 제 2 MOS 트랜지스터(Tr2)의 드레인측상에 도입 된 것만을 제외하고 제 2 예와 동일하다.
제 1 영상 감지 신호(V1)에 입력되는 제 1 MOS 트랜지스터(Tr1)의 한계 전압과 제 2 영상 감지 신호(V2)가 입력되는 제 2 MOS 트랜지스터(Tr2)의 한계 전압은 제 3 예에서도 효과적으로 불균형 상태로 되고, 제 2 MOS 트랜지스터(Tr2)에 부가되는 한계 전압 일부는 "+" 측 입력 단자(+IN)에 입력되는 신호의 레벨에 대해 균등하게 부가된다.
비록, 도면에 도시하지 않았지만, 비교기(17)의 경우에 있어서, 제 1 영상 감지 신호(V1)가 입력되는 제 1 MOS 트랜지스터(Tr1)의 한계 전압과 제 2 영상 감지 신호가 입력되는 제 2 MOS 트랜지스터(Tr2)의 한계 전압은 제 1 MOS 트랜지스터(TR1)의 드레인측 상에 저항기(R)를 도입하여 효과적으로 불균형 상태로 된다. 그러므로, 제 1 MOS 트랜지스터(Tr1)에 부가되는 한계 전압 일부는 "-"측 입력 단자(-IN)에 입력되는 신호 레벨에 대해 균등하게 부가된다.
다음, 비교기(17)의 제 4 예는 거의 동일한 구조를 갖는다. 그러나, 제 1 및 제 4 MOS 트랜지스터(Tr2 및 Tr4)의 공통 접속점(a2) 사이에 접속된 캐패시터(C)는 제외되고, 그 대신에 제 1 MOS 트랜지스터(Tr1)에서 채널 폭(W1) 및 채널 길이(L1)의 비율(W1/L1)과 제 2 MOS 트랜지스터(Tr2)의 채널 폭(W2) 및 채널 길이(L2)의 비율(W2/L2)을 의도적으로 상이하게 구성한다.
제 1 영상 감지 신호(V1)가 입력되는 제 1 MOS 트랜지스터(Tr1)의 한계 전압과 제 2 영상 감지 신호(V2)가 입력되는 제 2 MOS 트랜지스터(Tr2)의 한계 전압은 제 4 예의 구조에서도 불균형 상태로 된다. 제 2 MOS 트랜지스터(Tr2) 또는 제 1 MOS 트랜지스터(Tr1)에 부가되는 한계 전압 일부는 +측 입력 단자 (+IN) 또는 -측 입력 단자(-IN)에 대해 균등하게 부가된다.
제 4 예의 변경안 처럼, 한 구조가 또한 채택되는데, 그러한 구조는 제 3 MOS 트랜지스터(Tr3)의 채널 폭(W3) 및 채널 길이(L3)의 비율(W3/L3)과 제 4 MOS 트랜지스터(Tr4)의 채널 폭(W4) 및 채널 길이(L4)의 비율(W4/L4)을 의도적으로 상이하게 되도록 구성된다.
제 1 영상 감지 신호(V1)가 입력되는 제 1 MOS 트랜지스터(Tr1)의 한계 전압과 제 2 영상 감지 신호(V2)가 입력되는 제 2 MOS 트랜지스터(Tr2)의 한계 전압은 상술한 변경안에서도 불균형 상태로 된다. 그러므로, 제 2 MOS 트랜지스터(Tr2) 또는 제 1 MOS 트랜지스터(Tr1)에 부가되는 한계 전압 일부는 +측 입력 단자(+IN) 또는 -측 입력 단자(-IN)에 대해 균등하게 부가된다.
제 2 실시예
제 12 도는 본 발명의 제 2실시예를 도시한 단면도로서, 제 1 도에 도시된 부분과 동일한 부분은 동일한 참조 부호로 나타낸다.
제 2 실시예에 있어서, 전하 전송 레지스터(5)는 픽셀 유닛으로 센서 열(3)로부터 판독된 신호 전하를 전송하기 위한 공통 전송부(6)와, 전하 전송 레지스터(5)를 출력측 상의 3개로 분리하여 전하를 전송함으로써, 3개의 시스템 사이의 동일 픽셀에 대한 신호 전하를 분배하기 위한 3개의 출력측 전송부(22, 23 및 24)를 포함한다.
출력측 전송부(22, 23 및 24)에서, 출력측 전송부(22) 및 출력측 전송부(24)의 전송 단의 수는 동일하게 되도록 설정되고, 출력측 전송부(23)에서의 전송 단의 수는, 예를 들어, 상술한 출력측 전송부(22 및24)의 전송 단의 수 보다 작은 두 개의 전송 단(2비트)이 되도록 설정된다.
전송된 신호 전하를 검출하고, 그 신호 전하를 전압으로. 변환하기 위하여, 예를 들어, 부동 확산 영역을 사용하여 구성된 전하/전압 변환기(25, 26 및 27)는 출력측 전송부(22, 23 및 24) 각각의 최종 단에 제공된다.
전하/전압 변환기(25, 26 및 27)의 출력 전압은 각각의 버퍼(28, 29 및 30)를 통해 제 1, 제 2 및 제 3 영상 감지 신호(V1, V2, 및 V3)로서 이진 회로(16)에 출력된다.
제 1 및 제 3 영상 신호(V1 및 V3)는 2 비트에 대응하는 시간 주기만큼 지연되는데, 즉, 출력측 전송부(23)의 전송 단의 수가 출력측 전송부(22 및 24)의 전송단의 수 보다 적은 2비트부로 설정되는 것을 참조하여 얻어진 제 2 영상 감지신호(V2)에 대한 2전송 클럭에 대응하는 시간 주기동안 지연된다.
이진 회로(16)는 동일 특성을 갖는 두 개의 비교기(17 및 18), 인버터(19) 및 플립-플롭(20)을 구비한다.
본 실시예의 이진 회로(16)의 배선은, 버퍼(29)로부터 나온 제 2 영상 감지신호(V2)가 비교기(17 및 18)의 +측 입력 단자에 입력되고, 버퍼(28)로부터 나온 제 1 영상 감지 신호(V1)가 비교기(17)의 -측 입력 단자에 입력되면서, 버퍼(30)로 부터 나온 제 3 영상 감지 신호(V3)가 비교기(18)의 -측 입력 단자에 입력되도록 접속되어 있다. 두 개의 비교기(17 및 18)는 각각의 픽셀 신호의 신호 섹션에서만 동작하고, 리셋 주기 동안에는 응답하지 않도록 구성되어 있다.
클럭 단자(CL)에 제공되는 전송 클럭(H1)(H2)을 갖는 JK 플립-플롭 회로는 플립-플롭 회로(20)로서 이용된다. 비교기(18)의 출력(VJ)은 인버터(19)에 의해 반전되어 JK 플립-플롭의 J단자에 입력되고, 비교기(17)의 출력(VK)은 단자(K)에 직접 입력 되도록 배선된다. 이진 출력(Vout)은 JK 플립-플롭 회로(20)의 출력 단자(QN)(Q의 반전)로부터 얻는다.
본 실시예에 있어서, 부동 확산 영역 구조를 갖는 전하/전압 변환기(25, 26 및 27)의 각각의 리셋 드레인(RD1, RD2 및 RD3)은 상이한 리셋 전위(VRD1, VRD2 및 VRD3)(VRD1 > VRD2 > VRD3)를 갖도록 설정된다. 특히, 리셋 전위(VRD2)는 기준 전위로 되고, 가중치가 Vx, VRD1 = VRD2 + Vx 및 VRD3 = VRD2 - Vx로 될 때 설정된다. 상술한 경우에 있어서 전하/전압 변환기(25, 26 및 27)의 전위 분포는 제 13도에 도시되어 있다.
이러한 방식으로, 제 1 실시예의 비교기(17 및 18)를 이용하여 가중치를 제공하는 것과 동일한 동작은, 옵셋 레벨, 예를 들어, 각각의 출력 전압의 버퍼링 이후의 리셋 레벨(VRD1', VRD2' 및 VRD3')이 서로 다른 레벨로 인하여 얻어질 수 있다.
상술한 것처럼, 제 2 실시예의 구조에 따라, 동일한 픽셀에 대한 신호 전하는 3시스템 사이에 분포되고, 전송되며, 3개의 전하/전압 변환기(25, 26 및 27)에 의해 전압으로 변환되고, 3개의 전하/전압 변환기(25, 26 및 27) 각각의 리셋 전위(VRD1, VRD2 및 VRD3)중 적어도 하나의 리셋 전위가 나머지 리셋 전위와 다르게 구성된다. 그러므로, 버퍼(28 내지 30)를 포함하는 비교기(17 및 18)를 더 이상 불균형 상태로 되도록 할 필요가 없다.
그러므로, 두 개의 비교기(17 및 18) 몇 세 개의 버퍼(28 내지 30)는 동일한 특성을 가지며, 그 전체 희로의 특성은 안정화 될 수 있다.
또한, 가중치 처리는 제 8 도 내지 제 11 도를 기초로 설명한 것 처럼 비교기(17 및 18)의 +측 입력 단자 와 -측 입력 단자에서 볼 때, 불균형 상태로 된 회로의 특성을 의도적으로 만들어 실행된다. 그러나, 본 경우에 있어서, 상이한 장치사이의 가중치(Vx)를 형성하는 웨이퍼 공정에서의 변화로 인하여 정확하게 가중치(Vx)를 설정하기는 어렵다.
그러나, 제 2 실시예에 있어서, 변화가 거의 존재하지 않는 곳의 가중치는 상이한 3개의 전하/전압 변환기(25, 26 및 27)의 각각의 리셋 전압(VRD1, VRD2 및VRD3) 중 적어도 하나를 형성함으로써, 웨이퍼 공정 등에 의한 변화를 제한하여 성취될 수 있다.
또한, 리셋 드레인(RD1, RD2 및 RD3)에 대한 배선이 RD 외부 단자(31, 32 및 33)로서 유도된다면, 가중치(Vx)의 값은 쉽게 외부로 제어될 있고, 이진 감도 조정이 가능하게 된다.
다음, 제 2 실시예의 구성 동작은 제 14 도에 도시된 신호 파형도를 참조로 설명된다.
우선, 제 12 도에 있어서, 버퍼(29)를 통해 전하/전압 변환기(26)로부터 판독된 제 2 영상 감지 신호(V2)의 신호 파형은 버퍼(28)를 통해 전하/전압 변환기(25)로부터 판독된 제 1 영상 감지 신호(V1)의 파형과 버퍼(30)를 통해 전하/전압 변환기(27)로부터 판독된 제 3 영상 감지 신호(V3)의 파형에 대해 2비트(즉, 두 개의 전송 클럭)까지 지연된다. 그들 영상 감지 신호(V1, V2 및 V3)의 섹션(Tb)은 블랙 정보를 나타내고, 섹션(Tw)은 화이트 정보를 나타낸다.
여기서, 비교기(17)의 출력 전압(VK)의 파형은, 제 2 영상 감지 신호(V2)의 신호 레벨이 가중치(Vx)보다 큰 량에 의해 제 1 영상 감지 신호(V1)의 신호 레벨 이하로 떨어질 때만 하이로 되고, 이외의 시간에서는 로우로 된다. 그 이유는, 제 2 실시예에 있어서, VRD1 ( = VRD2 + VX ) > VRD2 > VRD3 (= VRD2 - VX)으로 설정되기 때문이다. 출력 전압(VK)은 JK 플립-플롭(20)의 K 단자에 입력된다.
반면에, 비교기(18)의 출력 전압(VJ)의 파형은 제 2 영상 감지 신호(V2)의 신호 레벨이 가중치(Vx) 보다 큰 량에 의해 영상 감지 신호(V3)의 신호 레벨 이하로 떨어 질 때만 로우로 되고, 이외의 다른 시간에서는 하이로 된다. 출력 전압(VJ)은 인버터(19)에 의해 반전되어, JK 플립-플롭 회로(20)의 J단자에 입력된다.
본 예에 있어서, 출력은, 비교기(17 및 18)가 동일한 특성을 갖기 때문에 +측 입력 단자와 -측 입력 단자가 동일한 전위로 되어 있을 때 불안하게 된다.
비교기(18)의 출력 전압(VJ)이 하이로 되어 J단자 입력이 로우로 됨에 따라, 비교기(17)의 출력 전압(VK)이 하이로 될 때, JK 플립-플롭(20)의 출력에 나타나는 이진 출력 (Vout)은 하이로 되고, 비교기(18)의 출력 전압(VJ)이 로우로 되면서 J 단자 입력이 하이로 될 때, 이진 출력(Vout)은 로우로 된다.
파형(V1 및 V3)과 제 14 도의 파형(Vout)을 비교함으로써 명백히 알 수 있듯이, JK 플립-플롭 회로(20)로부터 출력되는 이진 출력(Vout)은 제 1 및 제 3 영상 감지 신호(V1 및 V3)의 이진 버전이 된다. 그러므로, CCD 영상 센서(1)의 센서 열(3)로부터 판독되는 대응하는 블랙 정보 및 화이트 정보는 이진 전압(Vout)에 기초하여 고정밀도로 식별될 수 있다.
제 3 실시예
제 15 도는 본 발명의 제 3 실시예를 도시한 구조도로서, 제 1 도에 도시된 부분과 동일한 부분은 동일한 참조 부호로 기재되어 있다.
본 제 3 실시예에 있어서, 전하 전송 레지스터(5)는 동일한 픽셀에 대해 신호 전하를 분포하기 위해 출력측 상에 두 개로 분리한다. 전송(7 및 8)는 각각의 분기 앞에서 제 1 실시예의 구조와는 다른 전송 단의 수를 갖는다 3개의 버퍼(28,29 및 30)는 전하/전압 변환기(12 몇 13)에 제공된다. 전하/ 전압 변환기(12)의 출력 전압은 한 기준으로 취해진 제 2 영상 감지 신호(V2)로서 버퍼(29)를 통해 얻어지고, 전하/전압 변환기(13)의 출력은 제 1 영상 감지 신호(V1)로서 버퍼(28)를 통해 얻어지면서, 제 3 영상 감지 신호(V3)로서 버퍼(30)를 통해 얻어진다.
제 16 도는 버퍼(28, 29 및 30)의 예를 도시한 회로도이다. 도면에 도시된 것 처럼, 버퍼(28)는 전원과 접지 사이에 직렬로 접속된 두 개의 n-채널 MOSFET[이하 단순히 MOS 트랜지스터(Tr11 및 Tr12)로 칭함]로 구성된 소스 폴로워 회로(34)를 포함하고, 버퍼(29)는 전원과 접지 사이에 직렬로 접속된 두 개의 n-채널 MOSFET[이하 단순히 MOS 트랜지스터 (Tr21 및 Tr22)로 칭함]로 구성된 소스 폴로워 회로(35)를 포함하며, 버퍼(30)는 전원과 접지 양단에 직렬로 접속된 두 개의 n-채널 MOSFET[이하 간단히 MOS 트랜지스터(Tr31 및 Tr32)로 칭함]로 구성된 소스 폴로워 회로(36)를 포함한다.
두 개의 소스 폴로워 회로(37 및 38)는 소스 폴로워 회로(34, 35 및 36)의 이전 단에 제공된다.
소스 폴로워 회로(37)는 전원과 접지 양단에 직렬로 접속된 두 개의 n-채널 MOSFET[이하 간단히 MOS 트랜지스터(Tr41 및 Tr42)로 칭함]로 구성되고, 소스 폴로워 회로(38)는 전원과 접지 사이에 직렬로 접속된 두 개의 n-채널 MOSFET[이하, 간단히 MOS 트랜지스터(Tr51 및 Tr52)로 칭함]로 구성된다.
전단 소스 폴로워 회로(37)의 MOS 트랜지스터(Tr41)의 게이트는 전하/전압 변환기(12)의 FD1(부동 확산 영역)에 접속되고, 소스 폴로워 회로(38)의 MOS 트랜지스터(51)의 게이트는 전하/전압 변환기(13)의 FD2에 접속된다.
소스 폴로워 회로(37)의 출력 단자는 소스 폴로워 회로(35)의 MOS 트랜지스터(Tr21)의 게이트에 접속된다. 소스 폴로워 회로(38)의 출력 단자는 소스 폴로워 회로(34)의 MOS 트랜지스터(Tr1l)의 게이트와 소스 폴로워 회로(36)의 MOS 트랜지스터(Tr31)의 게이트에 접속된다.
소스 폴로워 회로(34)의 MOS 트랜지스터(Tr12)의 게이트에는 한 바이어스 전압(Vgg1)이 인가된다. 소스 폴로워 회로(35)의 MOS 트랜지스터(Tr22)의 게이트, 소스 폴로워 회로(37)의 MOS 트랜지스터(Tr42)의 게이트와, 소스 폴로워 회로(38)의 MOS 트랜지스터(Tr52)의 게이트에는 바이어스 전압(Vg2)이 인가된다. 또한, 소스 폴로워 회로(36)의 MOS 트랜지스터(Tr32)의 게이트에도 바이어스 전압(Vgg)이 인가된다.
제 1 영상 감지 신호(V1), 제 2 영상 감지 신호(V2) 및 제 3 영상 감지 신호(V3)는 소스 폴로워 회로(34), 소스 폴로워 회로(35) 및 소스 폴로워 회로(36)의 각각의 출력 신호로서 얻는다.
상이한 값의 바이어스 전압(Vgg1, Vgg2 및 Vgg3)이 상술한 구조의 버퍼 회로(28, 29 및 30)내의 소스 폴로워 회로(34, 35 및 36)에 제공될 수 있기 때문에, 각각의 소스 폴로워 회로(34, 35 및 36)를 통해 흐르는 바이어스 전류는 다르다. 그러므로, 각각의 버퍼의 입력 특성은 제 17 도에 도시된 것 처럼 변화될 수 있다.
본 실시예에 있어서, 바이어스 전압(Vgg1, Vgg2 및 Vgg3)은, 버퍼(28, 29 및30)의 각각의 출력의 옵셋 레벨이 V11, V12 및 V13으로 구성될 때, 한 관계, 예를들어 V11 > V12 > V13 이 되도록 설정된다.
특히, 기준으로 옵셋 레벨(V12)을 얻고, Vx로 가중치를 얻을 때, V11 = V12 + Vx 및 V13 = V12 - Vx로 되도록 설정된다.
제 1 내지 제 3 영상 감지 신호(V1 내지 V3) 각각의 신호 레벨은 옵셋 레벨(V11, V12 및 V13)의 설정치를 이용하여 변화시킬 수 있다. 그러므로, 제 1 실시예에서 필요로 하였던 방식에서 불균형 상태로 되는 비교기(17 및 18)를 더 이상 필요치 않게 된다.
설명된 제 3 실시예의 구조에 따라, 상이한 입력/출력 특성을 버퍼(28 내지 30)의 각각에 제공함으로써, 동일한 특성을 갖는 비교기(17 및 18)가 이용되어 회로 전체의 특성을 안정화시키기 위해 비교기(17 및 18)를 안정화시키는 것을 더 이상 필요치 않는다.
또한, 버퍼(28 내지 30)의 각각의 입/출력 특성은 바이어스 전압(Vgg1, Vgg2 및 Vgg3)을 조정하여 변화시킬 수 있다. 그러므로, 가중치(Vx)의 값이 외부로부터 쉽게 제어될 수 있기 때문에, 이진 감도(binary sensitivity)가 조정될 수 있다.
다음, 제 3 실시예의 구조 동작을 제 18 도의 신호 파형도에 기초하여 설명한다.
우선, 제 15 도에 있어서, 버퍼(29)를 통해 전하/전압 변환기(12)로부터 얻어진 제 2 영상 감지 신호(V2)의 신호 파형은 각각의 버퍼(28) 및 버퍼(30)를 통해 전하/전압 변환기(13)로부터 얻은 제 1 및 제 3 영상 감지 신호(V1 및 V3)의 신호파형에 대해 2비트(즉, 2전송 클럭)까지 지연된다. 그들 영상 감지 신호(V1, V2 및 V3)의 섹션(Tb)은 블랙 정보를 나타내고, 섹션(Tw)은 화이트 정보를 나타낸다.
본 제 3 실시예에 있어서, 각각의 버퍼(28, 29 및 30)의 출력 전압 레벨은 V11( = V12 + Vx) > V12 > V13 ( = V12 - Vx)로 설정된다. 그러므로, 비교기(17)의 출력 전압(VK)의 파형은, 제 2 영상 감지 신호(V2)의 신호 레벨이 가중치(Vx)보다 큰 량에 의해 제 1 영상 감지 신호(V1)의 신호 레벨 이하로 떨어질 때만 하이로 되고, 이외의 다른 시간에서의 전압(VK)의 파형은 로우로 된다. 출력 전압(Vk)의 파형은 로우가 된다. 이러한 출력 전압(Vk)은 JK 플립-플롭(20)의 K 단자에 입력된다.
반면에, 비교기(18)의 출력 전압(VJ)의 파형은, 제 2 영상 감지 신호(V2)의 신호 레벨이 가중치(Vx)보다 큰 량에 의해 영상 감지 신호(V3)의 신호 레벨 이하로 떨어질 때만 로우가 되고, 이외의 시간에서의 출력 전압(VJ)의 파형은 하이로 된다. 출력 전압(VJ)은 인버터(19)에 의해 반전되어, JK 플립-플롭 회로(20)의 J단자에 입력된다.
본 예에 있어서, 출력은, 비교기(17 및 18)가 동일한 특성을 갖기 때문에 +측 입력 단자와 -측 입력 단자가 동일한 전위로 될 때, 불안정하게 된다.
비교기(18)의 출력 전압(VJ)이 하이로 됨에 따라 J 단자 입력이 로우가 되고, 비교기(17)의 출력 전압(VK)이 하이로 될 때에는 JK 플립-플롭(20)의 출력(QN)에 나타나는 이진 출력(Vout)이 하이로 되고, 비교기(18)의 출력 전압(VJ)이 로우가 되면서, J단자 입력이 하이로 될 때에는 이진 출력(Vout)이 로우가 된다.
제 14 도의 파형(V2)과 파형(Vout)을 비교함으로서 명백히 알 수 있듯이, JK 플립-플롭 회로(20)로부터 출력되는 이진 전압(Vout)은 제 2 영상 감지 신호(V2)의 이진 버전이 된다. 그러므로, CCD 영상 센서(1)의 센서 열(3)로부터 판독되는 블랙 및 화이트에 대응하는 정보는 이진 전압(Vout)에 기초하여 고정밀도로 식별된다.
제 3 실시예에 있어서, 가중치의 처리는 소스 폴로워 회로(34, 35 및 36)에 상이한 값의 바이어스 전압(Vgg1, Vgg2 및 Vgg3)을 제공함으로써 각각의 버퍼(28, 29 및 30)의 동작 특성을 변화시켜 실행된다. 그러나, 소스 폴로워(34, 35 및 36)의 MOS 트랜지스터의 사이즈(W/L 등등)를 변화시키거나, 버퍼(28, 29 또는 30)내에 증폭기를 제공하여 각각의 증폭기의 동작점을 변화시킴으로써 할 등가 가중치를 부가시킬 수도 있다.
상술한 각각의 실시예에 있어서, 모든 설명은 선형 센서의 응용의 경우로 기재되었다. 그러나, 본 발명은 전하 전송 레지스터, 전하/전압 변환기, 버퍼 및 이진 회로 비교기를 포함하기 때문에, 본 발명은 선형 센서에만 제한을 두지 않으며, 선형이 아닌 센서에도 적용될 수 있다. 더욱이, 본 발명은 고체 영상 감지 장치에만 제한을 두지 않으며, 상술한 동일한 방식으로 전하 전송 장치의 지연 소자에도 적용시킬 수 있다.
또한, 상술한 각각의 실시예에 있어서, 동일한 픽셀에 대한 신호 전하가 예를 들어, 두 개의 시스템 사이로 분리되는 경우에, 1 : 1 분포 비율로 실행되었지만, 동일한 비율의 분포로만 실행되어야 한다는 의미는 아니며, 임의 분포율이 설정될 수 있다.
또한, 지연 시간차에 관하여, 각각의 실시예에서는 2비트에 대응하는 시간 주기가 채택되었지만, 1비트 또는 3비트에 대응하는 시간 주기가 채택될 수도 있다.
상술한 각각의 실시예로 구성된 본 발명의 고체 영상 감지 장치는, 예를 들어, 상품과 같은 매체에 부착된 바코드 정보를 판독하고, 정보를 이진 정보로서 출력하기 위한 바코드 판독 장치에 적용되었다.
바코드 판독 장치의 구조 예는 제 21 도에 도시되어 있다. 본 도면에서, 매체(41)에 부착된 바코드(도면에 도시하지 않음)는 광원(42)에 의해 조사되고, 렌즈 등과 같은 광학 시스템을 통해 영상 센서(1)로 입사광을 안내하여 판독된다.
상술한 각각의 실시예에 기재된 구조는 영상 센서(1)로서 이용될 수 있는데, 즉, 센서부[센서 열(3)]의 동일한 광수신부(픽셀)(2)에 축적된 신호 전하가 적어도 두 개의 시스템에 대한 신호 전하로서 얻고, 동일한 픽셀에 대해 신호 전하 사이의 시간차를 제공하기 위하여 각각의 시스템 사이의 상이한 전송 단으로 전송되는 구조가 채택된다. 그후, 적어도 두 시스템에 대한 그들 신호 전하는 전압으로 변환되어 출력된다. 영상 센서(1)는 구동 회로(44)에 의해 제어 가능하게 구동된다.
영상 센서(1)의 적어도 두 개의 시스템의 출력 전압은 이진 회로(16)에 제공되어 이진화된다. 상술한 각각의 실시예에 기재된 구조는 이진 회로(16)로서 이용될 수 있는데, 예를 들어, 이진 회로는 영상 센서(1)의 각각의 출력 전압에 따라 레벨 비교를 수행하기 위한 비교기[비교기(17 및 18) 및 인버터(19)]와, 각각의 비교기에 의해 출력되는 레벨의 천이점을 검출하기 위한 검출기[JK 플립-플롭(20)]를 포함할 수 있다.
그후, 이진 신호는 디코더(45)에 의해 디코드되어, 최종적으로 판독-출력 정보로서 출력된다.
상술한 방식으로, 본 발명의 고체 영상 감지 장치를 이용함으로써, 고체 영상 감지 장치의 회로 구조 자체가 간단해 지고, 외부 부품이 적으며, 전력 소모가 낮고, 노이즈가 적은 구조로 되어 있으며, 소형이면서, 가벼우며, 보다 정확하게 바코드를 판독할 수 있는 바코드 판독 장치를 제공할 수 있다.
또한, 본 발명의 고체 영상 감지 장치는 바코드 판독 장치의 응용에만 제한을 두지 않으며, 여러 응용, 예를 들어 간단한 팩시밀리 등과 같은 기계에 응용될 수 있다.
상술한 것 처럼, 본 발명에 따라, 동일한 픽셀에 대한 신호 전하가 적어도 두 개의 시스템에 대한 신호 전하로서 얻어지고, 전송되며, 각각의 시스템의 전송단의 수가 상이하게 되면서, 각각의 신호 전하가 전하/전압 변환기에서 전압으로 변환되어 출력되는 구조를 채택하여, 전하/전압 변환기의 회로 시스템을 전하/전압 변환기에 대해 교차하는 방식으로 쉽게 배치시킬 수 있으며, 그로 인해 영상 센서로서 동일 기판 상의 온-칩("on-chip")에 형성할 수 있다.
단순한 회로 구조를 이용하여 영상 감지 신호 이진 정보를 얻을 수 있기 때문에 부품의 감소와 낮은 전력 소비를 얻을 수 있으며, 다이오드를 사용하지 않고 노이즈를 충분히 억제시킬 수 있기 때문에 동작 전원 전압이 저전압 일 때호환성(compa1ibility)을 얻을 수 있다.
제 1 도는 본 발명의 제 1 실시예를 도시한 구조도.
제 2 도는 전하 전송 레지스터의 분기부의 영역에서 구조를 도시한 정면 패턴도.
제 3 도는 제 2 도의 라인(X1 - X2)을 따라 절취한 횡단면도.
제 4 도는 제 3 도의 횡단면에서의 전위 분포를 도시한 전위도.
제 5 도는 본 발명의 제 1 실시예의 동작을 설명하기 위한 신호 파형도.
제 6 도는 제 1 실시예의 제 1 변경안을 도시한 구조도.
제 7 도는 제 1 실시예의 제 2 변경안을 도시한 구조도.
제 8 도는 비교기의 제 1 예를 도시한 회로도.
제 9 도는 비교기의 제 2 예를 도시한 회로도.
제 10 도는 비교기의 제 3 예를 도시한 회로도.
제 11 도는 비교기의 제 4 실시예를 도시한 회로도.
제 12 도는 본 발명의 제 2 실시예를 도시한 구조도.
제 13 도는 제 2 실시예의 전하/전압 검출기의 전위를 도시한 도면.
제 14 도는 제 2 실시예의 동작을 설명하기 위한 신호 파형도.
제 15 도는 본 발명의 제 3 실시예를 도시한 구조도.
제 16 도는 버퍼 회로 구조의 한 예를 도시한 회로도.
제 17 도는 버퍼 입력/출력 특성을 도시한 특성도.
제 18 도는 본 발명의 제 3 실시예의 동작을 설명하기 위한 신호 파형도.
제 19 도는 관련된 기술의 바코드 판독 장치의 한 예를 도시한 구조도.
제 20 도는 관련된 기술의 이진 회로의 히스테리시스 특성을 도시한 특성도.
제 21 도는 바코드 판독 장치에 적용된 본 발명의 고체 영상 감지 장치의 한 예를 도시한 구조도.
* 도면의 주요부분에 대한 부호의 간단한 설명*
1, 100 : CCD 영상 센서 2, 101 : 광수신부
3, 102 : 센서 열 4, 103 : 판독-출력 게이트
5, 104 : 전하 전송 레지스터 12, 105 : 전하/전압 변환기
16, 109 : 이진 회로 17, 18, 110 : 비교기

Claims (14)

  1. 고체 영상 감지 장치(solid-state image-sensing device)에 있어서,
    각각의 광수신부가 입사광을 입사 광량에 대응하는 신호 전하로 변환하여 상기 신호 전하를 축적하도록 배열된 다수의광수신부를 갖는 센서;
    상기 센서의 하나의 광수신부에 저장된 신호 전하를 적어도 두 개의 시스템 사이에서 분배하고, 상이한 수의 단을 이용하여 상기 신호 전하를 전송하는 전하 전송부;
    상기 전하 전송부에 의해 전송된 적어도 두 개의 시스템의 신호 전하를 검출 및 전압으로 변환하기 위한 다수의 전하/전압 변환기;
    상기 다수의 전하/전압 변환기의 출력들 각각에 레벨 변환을 실행하기 위한 비교기와;
    상기 비교기 출력의 레벨 천이점을 검출하고, 이진 신호를 발생하는 검출기를 포함하는 고체 영상 감지 장치.
  2. 제 1 항에 있어서,
    상기 전하 전송부는, 각각의 광수신부에 대한 유닛으로, 상기 센서로부터 판독된 신호 전하를 전송하기 위한 공통 전송부와, 적어도 두 개의 시스템 사이에 분배하고, 상기 공통 전송부에 의해 전송된 하나의 수신기의 신호 전하를 전송하기 위한 제 1 및 제 2 전송부를 갖는 고체 영상 감지 장치.
  3. 제 1 항에 있어서,
    상기 비교기는 히스테리시스 특성을 갖는 고체 영상 감지 장치.
  4. 제 1 항에 있어서,
    상기 다수의 전하/전압 변환기는 적어도 하나의 리셋 전위가 나머지 리셋 전위들과 다르게 되도록 설정되어 있는 고체 영상 감지 장치.
  5. 제 1 항에 있어서,
    상기 다수의 전하/전압 변환기의 각각의 리셋 전위는 독립적으로 조정될 수 있는 고체 영상 감지 장치.
  6. 제 1 항에 있어서,
    상기 다수의 전하/전압 변환기의 각각의 출력 전압을 상기 비교기에 제공하기 위해 상이한 입/출력 특성을 각각 갖는 다수의 버퍼가 또한 내장되어 있는 고체 영상 감지 장치.
  7. 제 6 항에 있어서,
    상기 다수의 버퍼의 각각은 소스-폴로워 회로 구성을 이용하여 상호 상이한 값으로 설정되는 버퍼 전압으로 구성된 고체 영상 감지 장치.
  8. 바코드 판독 장치에 있어서,
    광원과;
    영상 센서를 포함하고,
    상기 영상 센서는
    각각의 광수신부가, 한 매체에 부착된 바코드로 광이 조사될 때 반사된 광량에 대응하는 신호 전하로 광을 변환하고, 상기 신호 전하를 축적하도록 배열된 다수의 광수신부를 갖는 센서;
    상기 센서의 하나의 광수신부에 저장된 신호 전하를 적어도 두 개의 시스템 사이에 분배하고, 상이한 수의 전송 단을 이용하여 상기 신호 전하를 전송하는 전하 전송부;
    상기 전하 전송부에 의해 전송된 적어도 두 개의 시스템의 신호 전하를 검출 및 전압으로 변환하기 위한 다수의 전하/전압 변환기;
    상기 다수의 전하/전압 변환기의 각각의 출력에 레벨 변환을 실행하기 위한 비교기와;
    상기 비교기 출력 신호의 레벨 천이점을 검출하고, 이진 신호를 발생하는 검출기를 포함하는 바코드 판독 장치.
  9. 제 8 항에 있어서,
    상기 전하 전송부는, 각각의 광수신부에 대한 유닛으로, 상기 센서로부터 판독된 신호 전하를 전송하기 위한 공통 전송부와, 적어도 두 개의 시스템 사이에 분배하고, 상기 공통 전송부에 의해 전송된 하나의 광수신부의 신호 전하를 전송하기 위한 제 1 및 제 2 전송부를 갖는 바코드 판독 장치.
  10. 제 8 항에 있어서,
    상기 비교기는 히스테리시스 특성을 갖는 바코드 판독 장치.
  11. 제 8 항에 있어서,
    상기 다수의 전하/전압 변환기는 적어도 하나의 리셋 전위가 나머지 리셋 전위들과 다르게 되도록 설정되어 있는 바코드 판독 장치.
  12. 제 8 항에 있어서,
    상기 다수의 전하/전압 변환기의 각각의 리셋 전위는 독립적으로 조정될 수 있는 바코드 판독 장치.
  13. 제 8 항에 있어서,
    상기 다수의 전하/전압 변환기의 각각의 출력 전압을 상기 비교기에 제공하기 위해 상이한 입/출력 특성을 각각 갖는 다수의 버퍼가 또한 내장되어 있는 바코드 판독 장치.
  14. 제 13 항에 있어서,
    상기 다수의 버퍼의 각각은 소스-폴로워 회로 구성을 이용하여 상호 상이한 값으로 설정되는 버퍼 전압으로 구성된 바코드 판독 장치.
KR1019950013377A 1994-05-27 1995-05-26 고체영상감지장치및그장치를사용하는바코드판독장치 KR100342119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-138151 1994-05-27
JP13815194A JP3482689B2 (ja) 1994-05-27 1994-05-27 固体撮像装置及びこれを用いたバーコード読取り装置

Publications (2)

Publication Number Publication Date
KR950033938A KR950033938A (ko) 1995-12-26
KR100342119B1 true KR100342119B1 (ko) 2002-11-21

Family

ID=15215215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013377A KR100342119B1 (ko) 1994-05-27 1995-05-26 고체영상감지장치및그장치를사용하는바코드판독장치

Country Status (5)

Country Link
US (1) US5587576A (ko)
EP (1) EP0685813A3 (ko)
JP (1) JP3482689B2 (ko)
KR (1) KR100342119B1 (ko)
MY (1) MY112150A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211540B1 (ko) * 2020-08-05 2021-02-04 (주)샐러디 스마트 오더 시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476426B1 (en) * 1999-07-06 2002-11-05 Motorola, Inc. Electronic component and method for improving pixel charge transfer in the electronic component
JP4377013B2 (ja) * 1999-11-18 2009-12-02 國寛 渡辺 固体撮像装置及び固体撮像素子
JP2005268411A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 電荷転送装置及びその駆動方法
JP2007173774A (ja) * 2005-11-22 2007-07-05 Matsushita Electric Ind Co Ltd 固体撮像装置
US7855742B2 (en) * 2006-03-30 2010-12-21 Fujifilm Corporation Solid state imaging device with horizontal transfer paths and a driving method therefor
JP4187006B2 (ja) * 2006-04-28 2008-11-26 エプソンイメージングデバイス株式会社 電子回路、電気光学装置およびこれを備える電子機器
JP4175384B2 (ja) * 2006-05-17 2008-11-05 エプソンイメージングデバイス株式会社 電子回路、電気光学装置およびこれを備える電子機器
JP2008244738A (ja) * 2007-03-27 2008-10-09 Fujifilm Corp 撮像装置および撮像素子の駆動制御方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204977A (en) * 1981-06-11 1982-12-15 Nippon Denso Co Ltd Method and device for bar code read
JPS58141566A (ja) * 1982-02-17 1983-08-22 Nec Corp 電荷転送装置
JPS58202685A (ja) * 1982-05-21 1983-11-25 Sony Corp 信号合成用電荷転送装置
JPS58211277A (ja) * 1982-05-31 1983-12-08 Nippon Denso Co Ltd 光学的情報読取装置
GB2203916B (en) * 1987-03-10 1991-02-06 Rank Cintel Ltd Improved ccd sensor
JPH07101429B2 (ja) * 1989-05-30 1995-11-01 富士通株式会社 バーコードリーダーのアナログ信号処理方式
JP2949861B2 (ja) * 1991-01-18 1999-09-20 日本電気株式会社 Ｃｃｄリニアイメージセンサ
JPH04256292A (ja) * 1991-02-08 1992-09-10 Sharp Corp 固体撮像装置
JP3230242B2 (ja) * 1991-02-28 2001-11-19 ソニー株式会社 電荷転送装置
JP2871185B2 (ja) * 1991-06-17 1999-03-17 ミノルタ株式会社 電荷結合装置
JP3070146B2 (ja) * 1991-06-19 2000-07-24 ソニー株式会社 固体撮像装置
GB2262010B (en) * 1991-11-27 1996-01-17 Eev Ltd Charge - coupled device
CA2060556A1 (en) * 1992-02-03 1993-08-04 Savvas G. Chamberlain Dual mode on-chip high frequency output structure with pixel video differencing for ccd image sensors
JP2732764B2 (ja) * 1992-10-21 1998-03-30 株式会社東芝 Ｃｃｄくし形フィルタ
JP3240750B2 (ja) * 1993-06-03 2001-12-25 ソニー株式会社 二値化回路及び固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211540B1 (ko) * 2020-08-05 2021-02-04 (주)샐러디 스마트 오더 시스템
KR102361489B1 (ko) * 2020-08-05 2022-02-15 (주)샐러디 2차원 영상 정합에 기반한 상품 수령 인증을 지원하는 스마트 오더 시스템

Also Published As

Publication number Publication date
JP3482689B2 (ja) 2003-12-22
JPH07322145A (ja) 1995-12-08
US5587576A (en) 1996-12-24
EP0685813A3 (en) 1998-01-07
EP0685813A2 (en) 1995-12-06
KR950033938A (ko) 1995-12-26
MY112150A (en) 2001-04-30

Similar Documents

Publication Publication Date Title
US8400544B2 (en) Solid-state imaging device and camera
CN102300058A (zh) 固体摄像装置
KR20070099479A (ko) 물리량 분포 검출 장치 및 촬상 장치
KR100342119B1 (ko) 고체영상감지장치및그장치를사용하는바코드판독장치
KR20210062633A (ko) 촬상 소자 및 광 검출 소자
JP3309630B2 (ja) スイッチング回路およびこれを用いた電荷転送装置
US7869100B2 (en) Image sensor, module and electronic device
US20100238335A1 (en) Clamp circuit and solid-state image sensing device having the same
US4155006A (en) Driver circuit for a solid-state imaging device
US5808673A (en) Solid state image pickup device
US7015449B2 (en) Linear image sensor
KR100310353B1 (ko) 2진회로및ccd고체촬상장치
US6667767B1 (en) Image sensor for offsetting threshold voltage of a transistor in a source follower
US7488998B2 (en) Solid-state imaging apparatus
KR100213414B1 (ko) 전하 전달 장치용 소스-팔로워 회로
JP3596130B2 (ja) 昇圧回路、これを搭載した固体撮像装置
US6545776B1 (en) Image sensor IC, facsimile apparatus and image scanner apparatus using the image sensor ICS
US20230353141A1 (en) Voltage generation circuit, image sensor, scope, and voltage generation method
JP3000614B2 (ja) Ｃｃｄ撮像素子
JP3453896B2 (ja) ２値化回路、これを有する固体撮像装置及びこれを用いたバーコード読取り装置
JP4797600B2 (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置
JP3493781B2 (ja) 信号出力回路及びこれを用いた固体撮像装置
JP3470420B2 (ja) ２値化回路を有する出力回路
EP1353500A2 (en) Image sensor
Xu et al. A highly integrated CMOS image sensor architecture for low voltage applications with deep submicron process

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050531

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee