KR100310353B1 - 2진회로및ccd고체촬상장치 - Google Patents

2진회로및ccd고체촬상장치 Download PDF

Info

Publication number
KR100310353B1
KR100310353B1 KR1019940012541A KR19940012541A KR100310353B1 KR 100310353 B1 KR100310353 B1 KR 100310353B1 KR 1019940012541 A KR1019940012541 A KR 1019940012541A KR 19940012541 A KR19940012541 A KR 19940012541A KR 100310353 B1 KR100310353 B1 KR 100310353B1
Authority
KR
South Korea
Prior art keywords
signal
input
comparator
binary
circuit
Prior art date
Application number
KR1019940012541A
Other languages
English (en)
Other versions
KR950002411A (ko
Inventor
나라브다다쿠니
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR950002411A publication Critical patent/KR950002411A/ko
Application granted granted Critical
Publication of KR100310353B1 publication Critical patent/KR100310353B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10544—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum
    • G06K7/10821—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum further details of bar or optical code scanning devices
    • G06K7/10851—Circuits for pulse shaping, amplifying, eliminating noise signals, checking the function of the sensing device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Artificial Intelligence (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Image Input (AREA)

Abstract

본 발명의 목적은 공간적으로 혹은 시각의 판점에서 떨어진 위치에서 얻어지는 (샘플화된) 입력신호의 2진정보를 부품의 수가 감소되고 낮은 전력소모를 가지는 간단한 회로구조에 의해 매우 징확하게 얻을수 있는 2진회로 및 CCD 영상센서로부터의 촬상신호의 2진정보를 간단한 회로구조에 의해 매우 정확하게 얻을수 있고 온칩(on-chip)구조로서 CCD영상센서 내에서 구체화할수 있는 2진회로를 제공하는 것이다.
본 발명에 따른 2진의로는 입력신호가 공급되는 입력단자와 입력단자로부터 입력신호가 인가되고 입력신호를 지연시키는 지연수단과 입력신호와 지연수단에서의 출력신호가 공급되고 레벨을 비교하는 비교수단과 비교수단의 출력신호가 공급되고 출력신호의 레벨의 변화점을 검지하는 2진회로 발생수단으로 구성되어 있다.
본 발명에 따른 CCD고체촬상장치는 입사광을 그 광량에 대응하는 신호전하량으로 변환하는 많은 수의 수광부가 구성되어 있는 촬상영역과 CCD에 의해 촬상영역에서 신호전하를 일정방향으로 전송하는 전하전송부와 히스테레시스특징을 가지고 전하전송부에서 서로 다른 지연량을 가지는 촬상신호사이에서 레벨비교를 행하는 2진회로와 그리고 비교수단으로부터 출력신호의 레벨변화점을 검지하여 2진신호를 준비하는 2진신호발생수단으로 구성되어 있다.

Description

2진회로 및 CCD고체촬상장치
제1도는 본 발명에 관련된 2진회로를 나타내는 회로도이다.
제2도는 본 발명에 관련된 2진회로의 히스테리시스 특징을 나타내는 회로이다.
제3도는 본 발명이 2진회로와 바코드리더의 CCD 영상센서(이하, 각각 실시예에 따른 2진회로와 실시예에 따른 영상센서라고 한다)에 적용되는 제 1실시예의 구조를 나타내는 회로다이어그램이다.
제4도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 1예를 나타내는 회로다이어그램이다.
제5도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 2예를 나타내는 회로다이어그램이다.
제6도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 2예의 변형을 나타내는 회로다이어그램이다.
제7도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 3예를 나타내는 회로다이어그램이다.
제8도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 3예의 변형을 나타내는 회로다이어그램이다.
제9도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 4예를 나타내는 회로다이어그램이다.
제10도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 4예의 변형을 나타내는 회로다이어그램이다.
제11도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 5예를 나타내는 회로다이어그램이다.
제12도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 5예의 변형을 나타내는 회로다이어그램이다.
제13도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 6예를 나타내는 회로다이어그램이다.
제14도는 본 발명에 따른 2진회로를 구성하는 제 1비교기의 제 6예의 변형을 나타내는 회로다이어그램이다.
제15도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 1예를 나타내는 회로다이어그램이다.
제16도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 2예를 나타내는 회로다이어그램이다.
제17도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 2예의 변형을 나타내는 회로다이어그램이다.
제18도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 3예를 나타내는 회로다이어그램이다.
제19도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 3예의 변형을 나타내는 회로다이어그램이다.
제20도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 4예를 나타내는 회로다이어그램이다.
제21도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 4예의 변형을 나타내는 회로다이어그램이다.
제22도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 5예를 나타내는 회로다이어그램이다.
제23도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 5예의 변형을 나타내는 회로다이어그램이다.
제24도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 6예를 나타내는 회로다이어그램이다.
제25도는 본 발명에 따른 2진회로를 구성하는 제 2비교기의 제 6예의 변형을 나타내는 회로다이어그램이다.
제 26도는 본 실시예에 따른 2진회로의 신호처리동작을 나타내는 타이밍챠트이다.
제27도는 본 실시예에 따른 영상센서에 의해 읽혀진 정보가 많은 양의 레벨변화하는 경우에서 본 실시예에 따른 2진회로의 신호처리동작을 나타내는 타이밍챠트이다.
제28도는 본 실시예에 따른 영상센서와 2진회로의 구조를 나타내는 회로다이어그램이다.
제29도는 본 실시예에 따른 영상센서와 2진회로의 구조를 나타내는 회로다이어그램이다.
제30도는 본 실시예에 따른 영상센서와 2진회로의 구조를 나타내는 회로다이어그램이다.
제31도는 본 실시예에 따른 2진회로가 통상의 신호처리로 직렬로 전달된 입력신호의 2진화에 인가되는 제 5실시예의 회로구조를 나타내는 회로다이어그램이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 수광부 2 : 촬상영역
3 : 전하전송부 4 : 독출게이트
5a, 5b : 제 1 및 제 2독출전극 5c, 5d : 제 3 및 제 4독출전극
11a, 11b : 제 1 및 제 2비교회로 12 : JK플립풀롭
13. 전송클럭 발생원 14, 31 : 전원
Tr1∼Tr4 : 제 1∼제 4 트랜지스터(n채널 MOSFET)
C1, C2, C3 : 커패시터 R : 저항
Tr, Tra, Trb, Trc : 트랜지스터(n채널 MOSFET)
21, 22, 23, 24 : 스위칭회로
본 발명은 입력신호의 2진화에 적용되는 2진회로에 관한 것으로, 특히 2진신호로서 영상화되는 물체로부터 공간적으로 떨어진 위치에서 얻어지는 (샘플화된) 촬상신호를 출력하는 2진회로 및 이러한 2진회로에 설치되는 CCD 고체촬상장치에 관한 것이다. 특히, 이러한 2진회로에 설치되는 CCD 고체촬상장치는 매체에 부착된 바코드등과 같은 마크를 읽기에 적합한 바코드리더로서 사용될때 2진신호로 변환하기에 적합한 것이다.
일반적으로, 바코드는 제조자나 상품의 이름등과 같은 것을 서로 굵기가 다른 선의 조합으로서 매체상에서 정보를 나타내는 것에 사용되는 것이고, 이러한 바코드는 광검지방법에 의해 읽혀지고 상품의 판매량의 집계(총합)이나 유통의 분석을 위해 활용된다.
광검지방법에 의해 바코드를 읽는 장치로서 CCD영상센서가 주로 사용된다. 즉, CCD영상센서에서의 출력은 2진회로로 전달되고 2진정보로서 다른 굵기의 선의조합을 취출하고 바코드정보로서 취출된 2진정보를 검지한다. 이 경우에서, 일반적으로 비교기에서 문턱전압과 촬상신호의 레벨(전압)을 비교하면서 2진정보를 얻는방법이 사용된다.
그러나, CCD영상센서에서의 출력의 2진화에서 바코드의 프린트표면의 반사가 바코드가 인쇄되어 있는 매체의 표면의 불균일 혹은 외부광의 영향에 의해 일정하게되지 않기 때문에, 문턱전압을 고정치로 유지하면서 출력데이타가 2진정보(즉, 2진출력데이타)가 되는 것은 어렵다. 이와 같은 이유로, 종래의 기술에서, 소정의 절대치보다 많은 신호레벨의 변화가 촬상신호에 대하여 발생되기 직전에, 현재 촬상신호를 반전하는 회로가 CCD영상센서의 외측에 형성되어 있다.
종래의 바코드리더를 제 1도를 참조하여 설명한다. 이러한 바코드리더를 구성하는 CCD영상센서는 입사광을 그 광량에 대응하는 신호전하량으로 변환하는 많은수의 수광부(1)가 구성되어 있는 촬상영역(2)과 촬상영역(2)에서 신호전하를 일정방향으로 전송하는 전하전송부(3)를 포함한다. 일예로 CCD영상센서의 전하전송부에서 최종단의 근처에 형성된 플로팅게이트로 구성된 전하전압변환부(4)의 연속단에서 일예로 전압변환부(4)에서의 촬상신호를 전류증폭하는 소스플로워회로로 구성된 중폭기(5)가 같은 기판상에 형성되어 있다.
증폭기(5)에서 의부로 유도된 외부단자(ø)에는 증폭기(5)에 의해 전류증폭된 촬상신호(Va)를 레벨증폭하는 증폭기(6)와 소정의 절대치보다 많은 신호레벨의 변화가 촬상신호에 대하여 발생하기 직전에, 연결된 전류촬상신호를 반전하는 2진회로(10)가 연결되어 있다. 그렇게 바코드리더는 구성된다. 바코드리더에서는 도면에 나타낸 것같이 높은 증폭도를 가지는 외부증폭기(6)가 선택되고, 다이오드(D7, D8)를사용하는 논리회로가 외부에 연결된 2진회로(10)로서 사용된다. 2진회로(10)의 입/출력특성은 제 2도에 나타낸 것같이 히스테리시스특징을 가지므로, 입력전압(Vin)이 일예로 0V일때 출력전압(Vout)은 일예로 전원공급기전압인 5V이고, 입력전압(Vin)이 다이오드(D7, D8)의 전압강하레벨인 약 0.8V만큼 0V에서 중가할때 출력전압(Vout)은 0V로 반전되고, 입력전압(Vin)이 일예로 5V일때 출력전압(Vout)은 0V인 경우에서, 입력전압(Vin)이 다이오드(D7, D8)의 전압강하레벨인 약 0.8V만큼 5V에서 감소할때 출력전압(Vout)은 5V로 반전된다.
따라서, 전류촬상신호(Va)의 신호레벨이 최종 촬상신호(Va)의 신호레벨에 대하여 ±0.8V이상 변화하면 출력은 반전된다. 그래서, 이 반전된 출력을 2진정보로서 취출할 수 있다.
그러나, 종래의 바코드리더에서 사용되는 2진회로(10)는 높은 증폭도의 증폭기(6)가 선택되고, 다이오드(D7, D8)를 사용하는 논리회로를 필요로 하기때문에, 회로구성 자체는 복잡해진다. 따라서, 이러한 2진회로를 CCD 영상센서내에 만들기 즉, 온칩(on-chip)구성으로 하기가 어렵다. 특히, 3V등의 전원공급전압등의 낮은 전압으로 구동되는 CCD 영상센서내에서 온칩구성으로서 이러한 2진회로를 구체화하기는 더욱 어렵다.
다이오드(D7, D8)를 사용하는 논리회로가 사용되는 경우에 다이오드(D7, D8)의 전압강하레벨(VBE)에 대응하는 약 0.8V가 히스테리시스 특성에서 죽은 영역(deadzone)이 되기때문에 이러한 어려움이 발생한다. 따라서, 0.8V보다 많은 2∼3V의 전압을 CCD 영상센서내에서 신호크기로서 필요로 한다. 3V의 전원공급전압을 가시는 CCD 영상센서내에서 이러한 큰 신호크기를 다루는 것은 매우 어렵다.
또한, 이러한 2진회로(10)에 의해 매우 정확하게 2진정보를 얻기 위해서 제 1도에 나타낸 회로구조로는 불충분하다. 이러한 이유로, 오프셋회로가 증폭기(6)와 2진회로(10)사이에서 삽입되어 2진회로(10)에서 의부에 연결된 마이크로컴퓨터에 출력을 전달하고, 오프셋회로가 마이크로컴퓨터에 의해 피드백 제어되어 증폭기(6)의 이득을 더 제어하는 일예가 있다.
상술한 것같이, 종래의 바코드리더에서 사용되는 2진회로(10)의 회로구성은 매우 복잡하고 많은 부품을 필요로 하였다. 그결과, 2진회로(10)를 CCD 영상센서내에서 온칩구성으로 구체화할 수 없는 문제가 생기고, 그러므로 바코드리더자체의 크기를 소형화하는데 제한이 생긴다. 또한, 전력소모가 증가되는 문제가 있으므로 저레벨 전원공급전압의 전류경향에는 적합하지 않다.
본 발명의 제 1목적은 공간적으로 혹은 간단한 회로구성에 의해 매우정확하게 시각의 관점에서 떨어진 위치예서 공급되는(샘플화된) 입력신호의 2진정보를 얻을 수 있고, 부품의 수가 감소되고 낮은 전력소모를 얻을 수 있는 2진회로를 제공하는 것이다.
본 발명의 제 2목적은 CCD 영상센서로부터의 촬상신호의 2진정보를 간단한 회로구조에 의해 매우 정확하게 얻을 수 있고 온칩(on-chip)구조로서 CCD영상센서내에서 구체화할 수 있는 2진회로를 제공하는 것이다.
본 발명의 제 3목적은 촬상신호의 2진정보를 간단한 회로구조에 의해 매우 정확하게 부품의 수가 감소되고 낮은 전력소모를 가지는 간단한 회로구조에 의해 얻을 수 있는 CCD고체촬상장치를 제공하는 것이다.
본 발명의 제 4목적은 촬상신호의 2진정보를 간단한 회로구조에 의해 매우 정확하게 얻을 수 있고 온칩구조로서 실현할 수 있는 CCD고체촬상장치를 제공하는 것이다.
본 발명의 2진회로는 히스테리시스 특징을 가지고 일예로 영상화될 매체의 공간적으로 분리된 위치에서 얻어진 촬상신호가 입력되어 이 촬상신호의 레벨비교를 행하도록 적용된 비교수단과 비교수단으로부터 출력신호의 레벨변화점을 검지하여 2진신호를 준비하는 검지수단으로써 구성된다.
이 경우에서, 비교수단은 한개의 입력에 오프셋전위를 동일하게 더하여 촬상신호사이의 레벨비교를 행하는 제 1비교기와 한개의 입력에 오프셋전위를 동일하게 감산하여 촬상신호사이의 레벨비교를 행하는 제 2비교기로 구성된다.
또한, 상기 비교수단은 영상화될 매체의 공간적으로 분리된 위치에서 얻어진 촬상신호가 공급된 두개의 입력단자상의 전위가 동일하지 않게 세트되고 같은 전위의 신호가 두개의 입력단자로 입력될때 제 1비교기는 고레벨의 신호를 출력하도록 구성되고, 영상화될 매체의 공간적으로 분리된 위치에서 얻어진 촬상신호가 공급된 두개의 입력단자상의 전위가 동일하지 않게 세트되고 같은 전위의 신호가 두개의 입력단자로 입력될때 제 2비교기는 저레벨의 신호를 출력하도록 구성된다. 또한, 상기의 검지수단은 제 1비교기예서 저레벨 입력신호에 의해 세트되고, 제 2비교기에서의 고레벨 입력신호에 의해 리세트되도록 플립플롭회로로 구성된다.
이러한 2진회로가 CCD영상센서내에서 2진회로로서 기능하는 경우에, CCD에 의해 전하전송부에서 서로 다른 지연량을 가지는 신호가 영상화될 매체의 공간적으로 분리된 위치에서 얻어진 촬상신호로서 사용된다.
한편, 본 발명에 따른 CCD고체촬상장치는 입사광을 그 광량에 대응하는 신호전하량으로 변환하는 많은 수의 수광부가 구성되어 있는 촬상영역과, CCD에 의해 촬상영역에서 신호전하를 일정방향으로 전송하는 전하전송부와, 히스테레시스특징을 가지고 전하전송부에서 서로 다른 지연량을 가지는 신호출력부에서의 촬상신호사이의 레벨비교를 행하는 2진회로와, 비교수단으로부터 출력신호의 레벨변화점을 검지하는 2진신호를 제공하기 위하여 검지수단으로써 구성된다.
이 경우에서, 상기 비교수단은 한개의 입력에 오프셋전위를 동일하게 더하여 촬상신호사이의 레벨비교를 행하는 제 1비교기와, 한개의 입력에 오프셋전위를 동일하게 감산하여 촬상신호사이의 레벨비교를 행하는 제 2비교기로 구성된다.
또한, 상기 비교수단은 서로다른 지연량을 갖는 신호출력부에서 얻어진 촬상신호가 공급된 두개의 입력단자상의 전위가 동일하지 않게 세트되고 같은 전위의 신호가 두개의 입력단자로 입력될때, 제 1비교기는 고레벨의 신호를 출력하도록 구성되고, 서로다른 지연량을 갖는 신호출력부에서 얻어진 촬상신호가 공급된 두개의 입력단자상의 전위가 동일하지 않게 세트되고 같은 전위의 신호가 두개의 입력단자로 입력될때 제 2비교기는 저레벨의 신호를 출력하도록 구성된다. 또한, 상기의 검지수단은 플립플롭회로로 구성되어 제 1비교기에서의 저레벨입력신호를 적용하고 제 2비교기에서의 고레벨입력신호를 리세트하게 된다.
동작으로는, 본 발명에 따른 2진회로에 있어서, 영상화될 매체의 공간적으로 분리된 위치에서 얻어진 촬상신호가 먼저 비교수단으로 입력된다. 이 비교수단은 히스테리특성을 가지기때문에, 각각 입력된 촬상신호사이에서 레벨변화가 소정값에 달할때, 출력은 변화한다.
실제적으로, 영상화될 매체의 공간적으로 분리된 위치에서 얻어진 촬상신호의 한개입력에 전달된 촬상신호에 오프셋전위를 동일하게 더하는 비교수단으로 구성된 제 1비교기는 각각의 입력된 촬상신호사이에서 래벨비교를 행한다. 또한, 영상화 될 매체의 공간적으로 분리된 위치에서 얻어진 촬상신호의 한개입력에 전달된 촬상신호에 오프셋전위를 동일하게 감산하는 비교수단으로 구성된 제 1비교기는 각각의 입력된 촬상신호사이에서 레벨비교를 행한다. 그래서, 히스테리시스 특징이 비교수단에 동일하게 더해진다.
또한, 다른 구조의 비교수단에서, 제 1비교기는 동일전위의 신호가 제 1비교기의 두개의 입력단자에 입력될때 각각의 입력단자의 전위가 동일하지 않게 세트되어 고레벨의 신호를 출력하도록 사용된다. 또한, 제 2비교기는 동일전위의 신호가 두개의 입력단자에 입력될때 각각의 입력단자의 전위가 동일하지 않게 세트되어 저레벨의 신호를 출력하도록 사용된다. 그래서, 이를 비교기로서 구성된 비교수단은 히스테리시스 특성을 가진다.
검지수단은 비교수단으로부터 출력신호의 레벨변화점을 검지하여 2진신호를 준비한다. 실제적으로, 이 검지수단은 플립플롭회로로 구성되어 제 1비교기에서의 저레벨의 신호의 입력에 의해 세트되고 제 2비교기에서의 고레벨의 신호의 입력에 의해 리세트도록 구성되어 있다. 그래서, 2진신호는 비교수단에서의 출력신호의 레벨변화점에 근거하여 준비되고, 검지회로로부터 출력된다.
상술한 것같이, 본 발명에 따른 2진회로는 단지 비교수단과 검지수단으로 구성되어 있기 때문에, 2진회로의 회로구조가 간단하게 된다. 또한, 부품수의 감소와 저소비전력을 얻을 수 있다.
특히, CCD영상센서의 전하전송부에서 서로 다른 지연량을 가지는 신호출력부로부터의 촬상신호가 영상화될 매체의 공간적으로 분리된 위치에서 얻어진 촬상신호로서 사용되는 경우에, CCD영상센서에서의 촬상신호의 2진정보는 간단한 회로구조에 의해 매우 정확하게 실현될 수 있다· 그래서, 2진회로는 CCD영상센서내에서 온칩구조로서 구체화될 수 있다.
본 발명에 따른 CCD고체상태영상 픽업장치가 상기와 같이 구성된 2진회로로서 구성되어 있기때문에, 전하전송부에서 서로 다른 지연량을 가지는 신호출력부에서의 촬상신호가 비교수단에 입력된다. 이 비교수단은 히스테리시스 특징을 가지기때문에, 각각의 입력된 촬상신호사이에서의 레벨비교가 상기 소정치일때 출력값은 변화한다.
특히, 비교수단을 구성하는 제 1비교기는 다른 지연량을 가지는 신호출력부에서 얻어진 촬상신호의 한개입력에 전달된 촬상신호에 오프셋전위를 동일하게 더하여 각각의 입력된 촬상신호사이에서 레벨비교를 행한다. 또한, 비교수단을 구성하는 제 2비교기는 다른 지연량을 가지는 신호출력부에서 얻어진 촬상신호의 한개입력에 전달된 촬상신호에 오프셋전위를 동일하게 감산하여 각각 입력된 촬상신호사이에서 레벨비교를 행한다. 그래서, 히스테리시스 특징이 비교수단에 동일하게 더해진다.
또한, 다른 구조의 비교수단에서, 제 1비교기는 동일전위의 신호가 제 1비교기의 두개의 입력단자에 입력될때 각각의 입력단자의 전위가 동일하지 않게 세트되어 고레벨의 신호를 출력하도록 사용된다. 또한, 제 2비교기는 동일전위의 신호가 제2비교기의 두개의 입력단자에 입력될때 각각의 입력단자의 전위가 동일하지 않게 세트되어 저레벨의 신호를 출력하도록 사용된다. 그래서, 이들 비교기로 구성된 비교수단은 히스테리시스 특징을 가진다.
검지수단은 비교수단으로부터 출력신호의 레벨변화점을 검지하여 2진신호를 준비한다. 실제적으로, 이 검지수단은 플립플롭회로로 구성되어 제 1비교기에서의 저레벨의 신호의 입력에 의해 세트되고 제 2비교기에서의 고레벨의 신호의 입력에 의해 리세트되도록 구성되어 있다. 그래서, 2진신호는 비교수단에서의 출력신호의 레벨변화점에 근거하여 준비되고, 검지회로로부터 출력된다.
상술한 것같이, 본 발명에 따른 CCD 고체촬상장치에서, CCD에 의해 전하전송부의 후단에 연결된 2진회로는 단지 비교수단과 검지수단에 의해 구성될 수 있다. 그래서, 2진회로의 회로구조가 간단하게 된다. 또한, 2진회로의 정보가 매우 정확하게 얻어질 수 있다. 따라서, 부품수의 감소와 저소비전력을 얻을 수 있다. 또한, 2진회로는 전하전송부와 CCD에 의해 촬상영역과 함께 동일기판상에 형성될수 있다. 특히, 본 발명에 의한 CCD 고체촬상장치가 일예로 바코드리더에 활용되는 경우에 바코드리더는 컴팩트해지고 신뢰성이 향상될 수 있다.
[실시예]
2진회로에 인가된 본 발명에 따른 2진회로와 CCD 고체촬상장치와 바코드리더의 CCD영상센서(이하, 각각 실시예에 따른 2진회로와 실시예에 따른 영상센서라고 한다)의 실시예에 대하여 제 3도 내지 제 30도를 참조하여 설명한다.
본 발명에 따른 제 1실시예에 따른 영상센서는 제 3도에 나타낸 것처럼 입사광을 그 광량에 대응하는 신호전하량으로 변환하는 수광부(픽셀)(21)가 서로 라인으로 배열된 촬상영역(22)과, 촬상영역(22)으로부터 신호전하를 일정방향으로 전송클럭(Pc1, Pc2)의 응용에 의해 단자(28, 29)로 전송하는 CCD에 의한 전하전송부(23)와, 촬상영역(22)에서 각각의 픽셀에 저장된 신호전하를 전하전송부(23)로 독출펄스(Pr)의 응용에 의해 단자(27)로 전송하는 독출게이트(24)로 구성된다.
두개의 신호 출력부(25a, 25b)가 전하전전송부(23)의 최종단계에서 신호출력부로서 서로 지연의 양을 가지고, 또한 프로팅게이트를 각각 구성하는 전압변환부를 포함하고 각각 전압신호 (촬상신호) Va0, Vb0로서 각 진행단자로부터 전달된 신호전하를 취출하는 전극으로서 기능한다. 따라서 다음의 설명에서 전압변환부를 형성하는 각각으로 부터 다른지연의 양을 가지는 두개의 전달전극이 각각 제 1독출전극(25a)과 제 2독출전극(25b)로써 각각 언급된다.
이 경우에 제 1, 제 2독출전극(25a, 25b)로부터의 제 1, 제 2촬상신호 Va0, Vb0중의 제 2독출전극(25b) 로부터의 제 2촬상신호 Vb0은 제 1독출전극(25a)로부터 제 1촬상신호 Va0가 한비트씩(즉 한 전달클럭 씩) 지연되는 촬상신호이다. 더구나 제 2촬상신호 Vb0은 제 1촬상신호 Va0이 두비트씩 지연된 영상 픽업신호이다.
본 실시예에 따른 영상센서는 본 실시예에 따른 2진회로가 제 1, 제 2독출전극(25a)(25b)의 연속단에 접속되는 것과 같은 구조이다.
본 실시예에 따른 이진회로는 두개의 비교기 즉, 제 1비교기(31a)와 제 2비교기(31b)와 싱글플립플롭회로(32)로 구성되어 있다. 제 1, 제 2비교기(31a)(31b)는 제1독출전극(25a)로부터의 제 1촬상신호 Va0이 각 +측입력단자에 입력되고 제 2독출전극(25b)로부터의 제 2촬상신호 Vb0이 각 - 측입력단자에 입력된다.
플립플롭회로(32)는 이 실시예에서 전송클럭(Pc)이 클럭단자(CL)에 단자(33)를 통하여 전달되도록 적용된 JK플립플롭으로서 구성되고, 제 1비교기(31a)에서의 제 1출력신호(S1)가 J단자에 입력되고, 제 2비교기(31b)에서의 제 2출력신호(S2)가 K단자에 입력되도록 배선된다. 2진회로의 출력신호(S)는 단자(34)를 통하여 플립플롭회로(32)의 Q단자를 통하여 취출된다.
이 플립플롭회로(32)는 주성분으로서 일예로 CMOS 트랜지스터를 포함하는 구조이고, 영상센서에서 촬상영역(22)과 전하전송부(23)와 함께 동일기판상에 형성된다.
이 실시예에서, 제 1비교기(31a)는 제 1촬상신호(Va0)가 제 2촬상신호(Vb0)보다 전위가 낮을때 출력이 얻어지도록 구성되어 있고, 제 2비교기(31b)는 제 1촬상신호(Va0)가 제 2촬상신호(Vb0)보다 전위가 높을때 출력이 얻어지도록 구성되어 있다.
상기와 같이, 제 1비교기(31a)에서 +측입력단자의 전위가 -측입력단자의 전위보다전압(V1)만큼 높게 세팅되므로 동일전위의 신호가 +측입력단자와 -측입력단자에 입력되는 경우에 고레벨의 출력신호가 출력된다. 이 전압(V1)은 임의의 전압을 가지고 어떠한 수단에 의해 일예로 젼원공급기등을 연결함으로써 얻어진다. 따라서, 의도적으로 제 1비교기(31a)의 +측입력단자와 -측입력단자의 전위가 불균형을 이루게함으로써 상기의 특성과 같은 제 1비교기가 실현된다.
제 1비교기(31a)에서 제 1촬상신호(Va0)의 신호레밸이 VS-V1이고 제 2촬상신호(Vb0)의 신호레벨이 VS일때 출력은 일정하지 않다. 이 예에서, Vs는 촬상신호의신호레벨을 나타낸다.
제 1비교기(31a)에서 실제회로구조상의 여러가지 예를 제 4도 내지 제 14도를 참조하여 설명한다. 먼저, 제 4도에 나타낸 것처럼 주요성분으로서 드레인단자가 공통으로 연결된 2개의 n채널형 MOSFET(이하, 각각 제 1및 제 2트랜지스터 Trl, Tr2라고 한다)와 트랜지스터(Tr1, Tr2)에 각각 직렬로 연결된 2개의 n채널형MOSFET(이하, 각각 제 3및 제 4트랜지스터 Tr3, Tr4라고 한다)를 포함하는 RS플립플롭을 포함하고, 제 1및 제 3트랜지스터(Tr1, Tr3)의 공통접속(a1)이 Q단자로서 꺼내지고, 제 4트랜지스터(Tr4)의 게이트전극에 연결되고, 제 2및 제 4트랜지스터(Tr2, Tr4)의 공통접속(a2)이 반전 Q단자로서 꺼내지고, 제 3트랜지스터(Tr3)의 게이트전극에 연결되도록 구성되어 있다.
이 예에서, 전송클럭발생원(43)은 제 1및 재 2트랜지스터(Tr1, Tr2)의 공통드레인단자에 연결되고, 전압(V1)을 가지는 전원공급기(44)는 제 1트랜지스터(Trl)의 게이트전극과 +측입력단자(ø+)사이에 연결되므로, +전압이 게이트전극에 인가된다. 이 경우에서, 제 2트랜지스터(Tr2)의 게이트전극은 -측입력단자(ø(-))로서 꺼내지고 제 3 및 제 4트랜지스터의 소스단자는 접지된다.
제 1비교기(31a)는 제 2및 제 4트랜지스터(Tr2, Tr4)의 공통접점(a2)으로부터 꺼내진 반전Q단자로부터 출력을 얻도록 사용된다. 이 예에서, 전원공급기(44)는 +측입력단자(ø(+))사이에 연결됨으로써 전원공급전압(V1)이 동일하게 +측입력단자(ø(+))에 입력된 신호레벨에 더해진다.
제 5도에 나타낸 것처럼 제 1비교기의 제 2실시예는 제 4도에 나타낸 제 1실시예와 같은 구조이지만, +측입력단자(ø(+))와 제 1트랜지스터(Tr1)의 게이트전극 사이에 삽입된 전원공급기(44)가 제거되어 있고, 그대신 커패시터(C)가 제 2및 제 4트랜지스터(Tr6, Tr8)의 공통접점(a4)사이에 출력선과 반전Q단자와 접지선사이에 연결되어 있다. 이 예에서, 제 2트랜지스터(Tr6)의 문턱전압은 커패시터(C)에 저장된 전하만큼 높게된다. 즉, 촬상신호(Va1)가 공급된 제 1트랜지스터(Tr5)와 촬상신호(Vb1)가 공급된 제 2트랜지스터(Tr6)의 각각의 문턱전압은 불균형하게 된다. 그결과, 제 2트랜지스터(Tr6)에 더해진 문턱전압에 대용하는 전원공급전압(V1)은 +측입력단자(ø(+))에 입력된 신호의 레벨에 동일하게 더해진다.
제 2실시예의 변형으로서, 제 6도에 나타낸 것같이 서로 다른 커패시턴스값을 가지는 다수의 커패시터(C1, C2)가 형성되고, 각각의 커패시터(C1, C2)의 출력선측 단자와 출력선이 스위칭회로(47)수단에 의해 선택적으로 연결된다. 이 경우에서, 스위칭회로(47)는 스위치로 구성되어 일예로 동일하게 각각의 커패시터(C1, C2)가 고정접점으로 하게 되고, 출력선은 가동접점으로 하게 된다. 영상센서와 함께 동일기판상에서 상기 스위칭회로(47)를 구성하는 경우에서, 일예로 다수의 n채널 MOSFET에 의해 쉽게 형성된다.
제 7도에 나타낸 것처럼 제 1비교기(31a)의 제 3실시예는 제 4도에 나타낸 제 1실시예와 같은 구조이지만, +측입력단자(ø(+))와 제 1트랜지스터(Tr1)의 게이트전극사이에 삽입된 전원공급기(44)가 제거되어 있고, 그대신 저항(R)이 제 2및 제 4트랜지스터(Tr16, Tr18)의 공통접속(a8)과 제 2트랜지스터(Tr16)사이에 삽입되어 있는 것을 특징으로 한다. 또한 이예에서, 제 1촬상신호(Va3)가 가해진 제 1트랜지스터(Tr15)와 제 2촬상신호(Vb3)가 가해진 제 2트랜지스터(Tr16)의 각각의 문턱전압은 결과적으로 불균형하게 된다. 따라서, 제 2트랜지스터(Tr16)에 더해진 문턱전압에 대응하는 전원공급전압(V1)은 +측입력단자(ø(+))에 입력된 신호의 레벨에 동일하게더해 진다.
제 3실시예의 변형으로서, 제 8도에 나타낸 것같이 일예로 n채널 MOSFET로 이루어진 트랜지스터(Tr25)가 저항으로서 삽입되고 서로 다른 전압레벨을 가지는 다수의 전원공급기(Va0, Vb0, Vc0)가 본 트랜지스터(Tr25)의 게이트전극에 스위칭회로(52)를 통하여 선택적으로 연결되어 있다. 이 경우에서, 스위칭회로(52)는 스위치로 구성되어 일예로 동일하게 각각의 전원공급기(Va0, Vb0, Vc0)의 출력단자가 고정접촉을 하게 되고, 트랜지스터(Tr25)의 게이트전극은 가동접촉을 하게 된다. 영상센서와 함께 동일기판상에서 스위칭회로(47)를 구성하는 경우에서, 일예로 다수의 n채널MOSFET에 의해 쉽게 형성된다.
제 9도예 나타낸 것처럼 제 1비교기의 제 4실시예는 제 7도에 나타낸 제 3실시예와 같은 구조이지만, 제 2트랜지스터(Tr27)의 드레인전극 상에 저항(R)이 삽입되어 있는 것이 다르다. 또한 이 예에서, 제 1촬상신호(Va5)가 가해진 제 1트랜지스터(Tr26)와 제 2촬상신호(Vb5)가 가해진 제 2트랜지스터(Tr27)의 각각의 문턱전압은 결과적으로 불균형하게 된다. 따라서, 제 2트랜지스터(Tr27)에 더해진 문턱전압에 대응하는 전원공급전압(V1)은 +측입력단자(ø(+))에 입력된 신호의 레벨에 동일하게 더해진다.
제 4실시예의 변형으로서, 제 10도에 나타낸 것같이 제 8도에 나타낸 것같은 제3실시예의 변형과 유사한 구조로, 일예로 n채널 MOSFET로 이루어진 트랜지스터(Tr35)가 저항으로서 삽입되고 서로 다른 전압레벨을 가지는 다수의 전원공급기(VA1, VB1, VC1)가 본 트랜지스터(Tr35)의 게이트전극에 스위칭회로(58)를 통하여 선택적으로 연결되어 있다.
제 11도에 나타낸 것처럼 제 1비교기의 제 5실시예는 제 4도에 나타낸 제 1실시예와 실제로는 같은 구조이지만, +측입력단자(ø(+))와 제 1트랜지스터(Tr1)의 게이트전극 사이에 삽입된 전원공급기(44)가 제거되어 있고, 그대신 제 1트랜지스터(Tr36)의 통로폭(W2)과 통로길이(L1)의 비율(W1/L1)과 제 2트랜지스터(Tr37)의 통로폭(W2)과 통로길이(L2)의 비율(W2/L2)이 의도적으로 변화하여 제 1촬상신호(Va7)가 공급된 제 1트랜지스터(Tr36)와 제 2촬상신호(Vb7)가 공급된 제 2트랜지스터(Tr37)의 각각의 문턱전압이 불균형하게 되도록 되어 있는 것을 특징으로 한다. 또한 이예에서, 제 2트랜지스터(Tr37)에 더해진 문턱전압에 대응하는 전원공급건압(V1)은 결과적으로 +측입력단자(ø(+))에 입력된 신호의 레벨에 동일하게 더해진다.
제 5실시예의 변형으로서, 제 I2도에 나타낸 것같이 채널폭(W)과 채널길이(L)의 비율(W/L)이 서로 다르고 드레인단자와 소스단자가 각각 공통으로 연결된 다수의 트랜지스터(각각 n채널 MOSFET로 이루어진)(Tr42a, Tr42b, Tr42c)가 제 2트랜지스터(Tr37)상에 형성되고, 각각의 트랜지스터(Tr42a, Tr42b, Tr42)의 게이트단자와 -측입력단자(ø(-))가 스위칭회로(66)수단에 의해 선택적으로 연결된다.
이 경우에, 스위칭회로(66)는 다수의 스위치로 구성되어 일예로 동일하게 각각의 트랜지스터(Tr42a, Tr42b, Tr42c)의 게이트전극이 각각 가동접 점으로 되고, -측 입력단자(ø-)로부터의 공통접점을 통하여 각각의 가동접점에 향해 연장된 단말은 각각 제1고정접점으로 되고, 접지선으로부터 각각 가동접점측으로 연장된 말단은 각각 제 2고정접점으로 된다. 영상센서와 함께 동일기판상에서 스위칭회로(66)를 구성하는 경우에서, 일예로 다수의 n채널 MOSFET에 의해 쉽게 형성된다.
제 13도에 나타낸 것처럼 제 1비교기의 제 6실시예는 제 4도에 나타낸 제 1실시예와 실제로는 같은 구조이지만, +측입력단자(ø(+))와 제 1트랜지스터(Tr1)의 게이트전극 사이에 삽입된 전원공급기(44)가 제거되어 있고, 그대신 제 3트랜지스터(Tr47)의 통로폭(W3)과 통로길이(L3)의 비율이(W3/L3)과 제 4트랜지스터(Tr48)의 통로폭(W4)과 통로길이(L4)의 비율(W4/L4)이 의도적으로 변화하여 제 1촬상신호(Va9)가 공급된 제 1트랜지스터(Tr45)와 제 2촬상신호(Vb9)가 공급된 제 2트랜지스터(Tr46)의 각각의 문턱전압이 불균형하게 되도록 되어 있는 것을 특징으로 한다. 또한 이예에서, 제 2트랜지스터(Tr46)에 더해진 문턱전압에 대응하는 전원공급전압(V1)은 결과적으로 +측입력단자(ø(+))에 입력된 신호의 레벨에 동일하게 더해진다.
제 6실시예의 변형으로서, 제 14도에 나타낸 것같이 채널폭(W)과 채널길이(L)의 비율(W/L)이 서로 다르고 드레인단자와 소스단자가 각각 공통으로 연결된 다수의 트랜지스터(각각 n채널 MOSFET로 이루어진)(Tr53a, Tr53b, Tr53c)가 제 4트랜지스터(Tr4)대신에 형성되고, 각각의 트랜지스터(Tr53a, Tr53b, Tr53c)의 게이트단자와 -측입력단자(ø-)가 스위칭회로(71)수단에 의해 선택적으로 연결되는 구조가 사용된다.
이 경우에, 스위칭회로(71)는 다수의 스위치로 구성되어 일예로 동일하게 각각의 트랜지스터(Tr53a, Tr53b, Tr53c)의 게이트전극이 각각 가동접점으로 되고, 제 1 및 제 3트랜지스터(Tr50, Tr52)에서의 공통접점으로부터 각각 가동접점측으로 공통접첨을 통하여 연장된 말단은 각각 제 1고정접점으로 되고, 접지선으로부터 각각 가동접점측으로 연장된 말단은 각각 제 2고정접점으로 된다. 영상센서와 함께 동일기판상에서 스위칭회로(71)를 구성하는 경우에서, 일예로 다수의 n채널 MOS, FET에 의해 쉽게 형성된다.
한편, 제 2비교기(31b)는 제 3도에 나타낸 것처럼 +측입력단자(ψ(+))의 전위가 -측입력단자(ψ(-))의 전위보다 전압(V2)만큼 높게 세팅되므로 동일전위의 신호가 +측입력단자(ψ(+))와 -측입력단자(ψ(-))에 입력되는 경우에 저레벨의 출력신호가 출력된다. 또한, 이 경우에서 제 1비교기(31a)와 유사하게 전압(V2)은 임의의 전압값을 가지고 어떠한 수단에 의해 일예로 전윈공급기등을 연결함으로써 얻어진다. 따라서, +측입력단자(ψ(+))와 -측입력단자(ψ(-))의 전위가 의도적으로 불균형을 이루게 함으로써 이러한 설정이 실현된다. 제 2비교기(31b)에서 재 1촬상신호(Va0)의 신호레벨이 VS+V2이고 제 2촬상신호(Vb0)의 신호레벨이 VS일때 제 2비교기(316)의 출력은 일정하지 않다.
제 2비교기(31b)에서 실제회로구조상의 여러가지 예를 제 15도 내지 제 25도를 참조하여 설명한다. 먼저, 제 1예는 제 15도에 나타낸 것같이 제 4도에 나타낸 제 1비교기(31a)의 제 1예의 구조와 거의 동일하지만, 제 2비교기(31b)는 전압(V2)을 가지는 전원공급기(74)가 제 1트랜지스터(Trb1)가 게이트전극과 +측입력단자(ψ(+))사이에 연결되므로, -전위가 게이트전극에 인가되도록 구성되어 있는 것이 다르다. 제 2비교기(31b)는 제 1및 제 3트랜지스터(Tr61, Tr63)의 공통접속(a29)로부터 유도된 Q단자로부터 출력을 취출하도록 사용된다. 이 예에서, -전원공급기(74)는 +측입력단자(ø(+))사이에 연결됨으로써 전원공급전압(V2)은 동일하게 +측입력단자(ø+)에 입력된 신호레벨로부터 감산된다.
제 16도에 나타낸 것처럼 제 2비교기(31b)의 제 2실시예는 제 5도에 나타낸 제 1 비교기(31a)의 제 2예와 같은 구조이지만, 커패시터(C4)가 제 1및 제 3트랜지스터(Tr71, Tr73)의 공통접속(a4)사이에 출력선과 반전Q단자와 접지선사이에 연결되어 있는 것이 다르다. 이 예에서, 제 1트랜지스터(Tr71)의 문턱전압은 커패시터(C4)에 저장된 전하만큼 높게된다. 즉, 제 1촬상신호(Va12)가 가해진 제 1트랜지스터(Tr71)와 제 2촬상신호(Vb12)가 가해진 제 2트랜지스터(Tr72)의 문턱전압은 불균형하게 된다. 그결과, 제 1트랜지스터(Tr71)에 더해진 문턱전압에 대응하는 전원공급전압(V2)은 +측입력단자(ø(+))에 입력된 신호의 레벨로부터 동일하게 감산된다.
제 2실시예의 변형으로서, 제 17도에 나타낸 것처럼 제 6도에 나타낸 제 1비교기(31a)의 제 2예의 변형과 같은 구조가 사용되고, 서로 다른 커패시턴스값을 가지는 다수의 커패시터(C5, C6)가 형성되고, 각각의 커패시터(C5, C6)의 출력선측 단자와 출력선이 스위칭회로(78)수단에 의해 선택적으로 연결구조가 사용된다.
제 18도에 나타낸 것처럼 제 2비교기(31b)의 제 3실시예는 제 7도에 나타낸 제 1비교기(31a)의 제 3예와 실제로 같은 구조이지만, 저항(R3)이 제 1및 제 3트랜지스터(Tr81, Tr83)의 공통접점(a7)과 제 1트랜지스터(Tr81)사이에 삽입되어 있는 것이 다르다. 또한 이예에서, 제 1및 제 2트랜지스터(Tr81, Tr82)의 문턱전압은 결과적으로 불균형하게 된다. 그래서, 제 1트랜지스터(Tr81)에 더해진 문턱전압에 대응하는 전원공급전압(V2)은 +측입력단자(ø(+))에 입력된 신호의 레벨로부터 동일하게 감산된다.
제 3실시예의 변형으로서, 제 19도에 나타낸 것처럼 제 8도에 나타낸 제 1비교기(31a)의 제 3예의 변형과 같은 구조이지만, n채널 MOSFET로 이루어진 트랜지스터(Tr90)가 저항(R3)으로서 삽입되고 서로 다른 전압레벨을 가지는 다수의 전원공급기(VA2, VB2, VC2)가 본 트랜지스터(Tr90)의 게이트전극에 스위칭회로(87)를 통하여 선택적으로 연결되어 있다.
제 20도에 나타낸 것처럼 제 2비교기(31b)의 제 4실시예는 제 9도에 나타낸 제 1비교기(31a)의 제 3예와 실질적으로 같은 구조이지만, 제 1트랜지스터(Tr92)의 드레인전극 상에 저항(R4)이 삽입되어 있는 것이 다르다. 또한 이예에서, 제 1및 제 2트랜지스터(Tr92, Tr93)의 문턱전압은 결과적으로 불균형하게 된다. 그래서, 제 1트랜지스터(Tr92)에 더해진 문턱전압에 대응하는 전원공급전압(V2)은 +측입력단자(ø+)에 입력된 신호의 레벨로부터 동일하게 감산된다.
제 4실시예의 변형으로서, 제 21도에 나타낸 것처럼 제 10도에 나타낸 제 1비교기(31a)의 제 4예의 변형과 같은 구조이지만, 일예로 n채널 MOSFET로 이루어진 트랜지스터(Tr96)가 제 20도에서 저항(R4)대신에 삽입되고 서로 다른 전압레벨을 가지는 다수의 전원공급기(VA3, VB3, VC3)가 본 트랜지스터(Tr96)의 게이트전극에 스위칭회로(94)를 통하여 선택적으로 연결되어 있다.
제 22도에 나타낸 것처럼 제 2비교기(31b)의 제 5실시예는 제 11도에 나타낸 제1비교기(31a)의 제 5예와 같은 구조이지만, 제 1트랜지스터(Tr102)의 통로폭(W5)과 통로길이(L5)의 비율(W5/L5)과 제 2트랜지스터(Tr103)의 통로폭(W6)과 통로길이(L6)의 비율(W6/L6)이 의도적으로 변화하므로, 제 1트랜지스터(Tr102)에 더해진 문턱전압에 대응하는 전원공급전압(V2)은 +측입력단자(ø(+))에 입력된 신호의 레벨로부터 동일하게 감산된다.
제 5실시예의 변형으로서, 제 23도에 나타낸 것처럼 제 12도에 나타낸 제 1비교기(31a)의 제 5예의 변형과 같은 구조가 사용되지만, 채널폭(W)과 채널길이(L)의 비율(W/L)이 서로 다르고 드레인단자와 소스단자가 각각 공통으로 연결된 다수의 트랜지스터(각각 n채 널 MOSFET로 이루어 진)(Tr108a, Tr108b, Tr108c)가 제 1트랜지스터(Tr41)의 위치에 형성되고, 각각의 트랜지스터(Tr108a, Tr108b, Tr108c)의 게이트단자와 -측입력단자(ø(-))가 스위칭회로(98)수단에 의해 선택적으로 연결된다.
제 24도에 나타낸 것처럼 제 2비교기(31b)의 제 6실시예는 제 13도에 나타낸 제1비교기(31a)의 제 6예와 같은 구조이지만, 제 3트랜지스터(Tr115)의 통로폭(W7)과 통로길이(L7)의 비율(W7/L7)과 제 4트랜지스터(Tr116)의 통로폭(W8)과 통로길이(L8)의 비율(W8/L8)이 의도적으로 변화하므로, 제 1트랜지스터(Tr113)에 더해진 문턱전압에 대응하는 전원공급전압(V2)은 +측입력단자(ø(+))에 입력된 신호의 레벨로부터 동일하게 감산된다.
제 6실시예의 변형으로서, 제 25도에 나타낸 것처럼 제 15도에 나타낸 제 1비교기(31a)의 제 6예의 변형과 같은 구조가 사용되지만, 채널폭(W)과 채널길이(L)의 비율(W/L)이 서로 다르고 드레인단자와 소스단자가 각각 공통으로 연결된 다수의 트랜지스터(각각 n채 널 MOSFET로 이루어 진)(Tr120a, Tr120b, Tr120c)가 제 3트랜지스터(Tr63)대신에 형성되고, 각각의 트랜지스터(Tr120a, Tr120b, Tr120c)의 게이트단자와 -측입력단자(ø(-))가 스위칭회로(104)수단에 의해 선택적으로 연결된다.
본 실시예에 따른 2진회로의 신호처리동작에 대하여 제 26도의 타이밍챠트를 참조하여 설명한다.
제 3도에서, 제 2독출전극(25b)에서 출력된 제 2촬상신호(Vb0)의 신호파형은 그 선단에 인접한 제 1독출전극(25a)에서 출력된 제 1촬상신호(Va0)의 신호파형에 대하여 1비트(즉, 1개의 전송클럭)만큼 지연된다. 이 촬상신호(Va0, Vb0)에서, 주기(Tb)는 흑색정보를 나타내고, 주기(Tw)는 백색정보를 나타낸다.
제 1비교기(31a)로부터 출력된 제 1출력신호(S1)(제 1비교기(31a)의 Q단자로부터의 출력신호)는 1촬상신호(Va0)의 신호레벨이 제 2촬상신호(Vb0)에 대하여 전압(V1)보다 많이 강하할때 고레벨로 되고, 반대의 경우에 저레벨이 된다.
한편, 제 2비교기(31b)로부터 출력된 제 2출력신호(S2)(제 2비교기(31b)의 Q단자로부터의 출력신호)는 제 2촬상신호(Vb0)가 1촬상신호(Va0)의 신호레벨에 대하여 전압(V2)보다 많이 높을때 고레벨로 되고, 반대의 경우에 저레벨이 된다.
JK플립플롭회로(32)에서의 출력신호(S)는 제 1비교기(31a)에서의 출력신호(S1)가 고레벨이 되고 전송클럭펄스(Pc)가 떨어지는 시점에서 상승하고, 제 2비교기(31b)에서의 출력신호(S2)가 고레벨이 되고 전송클럭펄스(Pc)가 떨어지는 시각에서 떨어진다. 즉, JK플립플롭회로(32)에서의 출력은 전송클럭펄스(Pc)가 떨어지는 시각에서 J단자와 K단자에 입력된 신호(S1, S2)의 레벨에 의존하여 결정된다.
영상센서의 촬상영역(22)에서 읽혀진 정보에 대응하는 흑색과 백색은 JK플립플롭회로(32)에서의 출력신호(S)의 신호파형과 제 1 및 제 2촬상신호(Va0, Vb0)의 신호파형으로부터 매우 정확하게 결정된다.
또한, 영상센서에 의해 읽혀진 정보가 바코드가 인쇄되어 있는 매체(원고등) 표면의 불균일 혹은 외부광의 영향에 의해 상당한 레벨변화를 일으키는 경우에, 제 27도의 타이밍챠트에 나타낸 것처럼, 백색정보가 읽혀지는 주기(Tw)에서, JK플립플롭회로(32)에서의 출력신호(S)는 고레벨이 되고, 흑색정보가 읽혀지는 주기(Tb)에서, JK플립플롭회로(32)에서의 출력신호(S)는 저레벨이 된다. 그래서, 영상센서의 촬상영역(22)에서 읽혀진 정보에 대응하는 흑색과 백색은 매우 정확하게 결정될 수 있다.
본 발명에 따른 2진회로와 영상센서의 다른 실시예는 제 28도 내지 제 30도를 참조하여 설명한다.
제 28도는 제 2실시예에 따른 영상센서와 2진회로를 나타낸다. 제 2실시예에따른 영상센서와 2진회로는 제 3도에 나타낸 제 1실시예에 따른 영상센서와 2진회로와 거의 동일한 구조를 갖지만, 다음과 같은 점에서 다르다. 즉, 제 2실시예는 제 1실시예와 영상센서의 전하전송부(113)에서 최종단에 형성된 서로 인접한 독출전극이 각각 근접한 4독출전극(이하, 편의상 전단측으로부터 제 1, 제 2, 제 3, 제 4독출전극(115a, 115b, 115c, 115d)라고 한다)이 되는 제 1실시예와 다르다. 즉, 제 1독출전극(115a)에서의 제 1촬상신호(Va30)에서의 제 2촬상신호(Vb30)는 제 1비교기(121a)의 -측입력단자에 입력되고, 제 3독출전극(115c)에서의 제 3촬상신호(Vc30)는 제2비교기(121b)의 +측입력단자에 입력되고, 제 4 독출전극(115d)에서의 제 4촬상신호(Vd30)는 제 2비교기(121b)의 -측입력단자에 입력되고, 데이터를 2전송클럭만큼 지연하는 기연회로(124)는 제 1비교기(121a)의 반전Q단자와 JK플림플롭회로(122)의 J단자 사이에 삽입된다. 이 지연회로(124)는 제 1비교기(121a)에서의 출력신호(S11)와 제2비교기(121b)에서의 출력신호(S12)의 출력시각이 서로 일치하도록 하기 위한 것이다.
제 2실시예에서는 또한 제 1실시예와 유사하게, 제 1비교기(121a)에서 +측입력단자의 전위가 -측입력단자의 전위보가 전압(V11)만큼 높도록 세팅이 되고, 제 2비교기(121b)에서 +측입력단자의 전위가 -측입력단자의 전위보다 전압(V12)만큼 높도록 세팅이 된다.
또한, 한쌍의 재 1 및 제 2촬상신호(Va30, Vb30)는 제 1비교기(121a)로 입력되고, 한쌍의 제 3 및 제 4촬상신호(Vc30, Vd30)는 제 2비교기(121b)로 입력된다. 더구나, 제1비교기(121b)에서의 출력시각과 제 2비교기(121b)에서의 출력시각은 제 1비교기(121a)의 연속단에 연결된 지연회로(124)에서 서로 일치하게 되고, 각각 JK플립플롭의 J단자와 K단자로 전달된다.
제 2실시예에서, 지연회로(124)에서의 출력신호(dS11)와 제 2비교기(121a)에서의 출력신호(S12)는 각각 제 26도와 제 27도의 타이밍챠트에서 출력신호(S1, S2)에 일치하고, JK플립플롭회로(122)의 Q단자(125)에서의 출력신호(S1)는 제 26도와 제 27도의 타이밍챠트에서 출력신호(S)에 일치한다.
따라서, 제 2실시예에서 또한 제 1실시예와 유사하게 영상센서의 촬상영역(112)에서 읽혀진 정보에 대응하는 흑백은 매우 정확히 결정될 수 있다. 특히, 제 1변형에서, 제 1∼제 4독출전극(115a∼115d)에서의 각각의 촬상신호(Va30∼Vd30)는 각각의 입력단자로 전달된다. 이러한 이유로, 제 1실시예와 비교하여 영상센서의 부하는 감소된다. 그래서, 정확도는 향상된다.
제 29도는 제 3실시예에 따른 영상센서와 2진회로를 나타낸다. 제 3실시예에 따른 영상센서와 2진화회로는 제 3도에 나타낸 제 1실시예에 따른 영상센서와 2진화회로와 거의 동일한 구조를 갖지만, 제 1 및 제 2촬상신호(Va31, Vb31)를 전류증폭하는 일예로 소스플로워회로로 각각 구성된 증폭기(143a, 143b)가 제 1 및 제 2독출전극(135a, 135b) 바로 뒤에 연결된 점이 다르다.
제 3실시예에서 신호처리동작은 제 1실시예와 유사하게 제 26도와 제 27도의 타이밍챠트에 의해 표시된 신호처리동작과 동일하다.
따라서, 제 3실시예에서 또한 제 1실시예와 유사하게 영상센서의 촬상영역(132)에서 읽혀진 정보에 대응하는 흑백은 매우 정확히 결정될 수 있다. 특히, 제 3실시예에서, 제 1∼제 2독출전극(135a∼135b)에서의 각각의 촬상신호(Va31∼Vd31)는 각각 증폭기(143a, 143b)에서 전류증폭되기 때문에, 제 1실시예와 비교하여 영상센서의 부하는 감소된다. 그래서, 정확도는 향상된다.
제 30도는 제 4실시예에 따른 영상센서와 2진회로를 나타낸다. 본 실시예에 따른 영상센서와 2진회로는 제 3도에 나타낸 제 1실시예에 따른 영상센서와 2진회로와 거의 동일한 구조를 갖지만, 일예로 소스플로어회로로 각각 구성된 두개의 증폭기(이하, 편의상 제 1 및 제 2증폭기는 167a, 167b라고 한다)는 제 1독출전극(155a)바로 뒤에 연결되고, 소스팔로우어회로로 각각 구성된 두개의 증폭기(이하, 편의상 제 3 및 제 4증폭기는 167c, 167d라고 한다)는 제 2독출전극(155b) 바로 뒤에 연결되고, 제 1증폭기(167a)에서의 출력신호(Va33)는 제 1비교기(161a)의 +측입력단자에 입력되고, 제 1증폭기(167a)에서의 출력신호(Va33)는 제 1비교기(161a)의 +측입력단자에 입력되고, 제 2증폭기(167b)에서의 출력신호(Va34)는 제 2비교기(161b)의 +측입력단자에 입력되고, 제 3증폭기(167C)에서의 출력신호(Vb33)는 제 1비교기(161a)의 -측입력단자에 입력되고, 제 4증폭기(167d)에서의 출력신호(Vb34)는 제 2비교기(161b)의 -측입력단자에 입력된다.
제 4실시예에서 신호처리동작은 상기 제 1실시예와 유사하게 제 26도와 제 27도의 타이밍챠트에 의해 표시된 신호처리동작과 동일하다.
따라서, 제 4실시예에서 또한 제 1실시예와 유사하게 영상센서의 촬상영역(152)에서 읽혀진 정보에 대응하는 흑백은 매우 정확히 결정될 수 있다. 또한, 이 경우에서, 제 1 및 제 2독출전극(155a, 155b)에서의 촬상신호(Va32, Vb32)는 각각 제 1∼제4증폭기(167a∼167d)에서 전류증폭되기 때문에, 제 1실시예와 비교하여 영상센서의 부하는 감소된다· 따라서, 정확도는 향상된다. 특히, 제 1 및 제 2독출전극(155a, 155b)에서의 제 1 및 제 2촬상신호(Va32, Vb32)는 제 1비교기(161a)와 제 2비교기(161b)에서 각각 개별적으로 비교가능하다. 그래서, 제 1 및 제 2비교기(161a, 161b)의 상호간섭에 의한 오동작은 방지될 수 있다.
상술한 것같이, 제 1 내지 제 4실시예에 따른 2진회로에서 바코드와 같은 픽셀마다의 문턱전압이 변화할 필요가 있는 정보가 영상센서의 수단에 의해 읽혀지는 경우에, 그렇게 읽혀진 정보를 2진화(디지탈화)하여 출력할 수 있다.
또한, 영상센서의 장점을 구현하는 시스템 즉, 촬상신호와 한개의 전송클럭에 의해 촬상신호의 지연에 의해 얻어지는 다른 촬상신호사이의 차이를 검지하는 시스템을 사용하여 이러한 신호정보가 2진정보가 되고 그 차이의 검지에서 히스테리시스특성을 가지기 때문에, 정보의 2진화의 정확성이 향상될 수 있다.
또한, 2진화회로는 단지 제 1 및 제 2비교기와 JK플립플롭회로로 구성될 수 있기 때문에, 그 회로구조는 간단하다. 또한, 2진정보는 매우 정확히 얻어질 수 있다.
따라서, 부품의 수의 감소와 저소비전력을 얻을 수 있고, 매우 신뢰성이 있는 2진회로를 얻을 수 있다.
또한, 제 1 및 제 2비교기는 주요성분으로서 4개의 n채널타입 MOSFET로 구성된 RS플립플롭회로를 포함하는 회로구조를 가지게 되기때문에, 영상센서내에서 제 1 및 제 2비교기의 온칩실행이 실현될 수 있다. 또한, JK플립플롭회로는 주요성분으로서 일예로 CMOS 트랜지스터를 포함하는 회로구조를 가짐으로써 JK플립플롭을 포함하는 2진화회로의 영상센서내에서 온칩실행이 실현될 수 있다.
따라서, 본 발명에 따른 2진회로를 가지는 영상센서가 일예로 바코드리더등에 사용되는 경우에, 바코드리더는 컴팩트하게 만들어지고, 그 신뢰성이 향상된다.
영상센서에서의 촬상정보가 2진정보로 가능하게 하는 일예가 상기 실시예에 도시되는 반면, 이러한 2진화방법은 직렬로 전달된 입력신호가 보통의 신호처리에서 2진정보가 되는 경우예 실현될 수 있다.
실제로, 본 발명의 제 5실시예를 나타내는 제 31도에 나타낸 것처럼, 시스템에 적합한 지연을 실행하는 지연회로(174)는 입력단자(ψin173)의 연속단에 연결되고, 입력단자(ψin173)에서의 입력신호(Vin)는 제 1 및 제 2비교기(171a, 171b)의 +측입력단자에 입력되고, 지연회로(174)에서의 지연신호(dVin)는 제 1 및 제 2비교기(171a, 171b)의 -측입력단자에 입력되고, 제 1비교기(171a)의 반전Q단자에서의 출력신호(S21)는 JK플립플롭회로(172)의 J단자에 입력되고, 제 2비교기(171b)의 Q단자에서의 출력신호(S22)는 JK플립플롭회로(172)의 K단자에 입력된다.
또한, 제 5실시예에서는 또한 제 1실시예와 유사하게, 제 1비교기(171a)에서 +측입력단자의 전위가 -측입력단자의 전위보다 전압(V21)만큼 높도록 세팅이 되고, 제 2비교기(171b)에서 +측입력단자의 전위가 -측입력단자의 전위보다 전압(V22)만큼 낮도록 세팅이 된다.
제 31도에 나타낸 2진회로에서, 제 1실시예와 유사하게 입력신호(Vin)를 매우 정확하게 2진화(디지탈화)할 수 있다. 일예로 원판형 기록매체인 광디스크로부터 읽기피트정보의 재생시스템의 복조기예 결합된 2진회로에 인가될때, 피트정보는 매우 정확하게 2진정보가 될 수 있다. 그래서, 광디스크의 재생특성이 향상된다.
상기와 같이, 본 발명의 2진회로에 따라, 지연수단에서 입력신호와 출력신호가 공급되고 그들사이의 레벨비교를 행하는 비교수단과 비교수단에서 출력신호가 공급되고 출력신호의 레벨변화점을 검지하는 2진신호발생수단이 설치된다. 따라서, 여러가지 입력신호의 2진정보를 얻는 것이 가능하다. 그래서, 부품수의 감소와 전력소비의 감소를 얻을 수 있다. 특히, 이러한 2진회로가 CCD영상센서에서 2진회로로 기능하는 경우에, CCD영상센서로부터 촬상신호의 2진정보를 간단한 회로구조에 의해 매우 정확하게 얻을 수 있다. 그래서, 2진회로는 CCD영상센서내에서 온칩구조가 실현가능하다.
또한, 또 다른 발명에서의 CCD 고체촬상장치에 따르면, 입사광을 그 광량에 대응하는 신호전하량으로 변환하는 다수의 수광부가 배열된 촬상영역과, 촬상영역으로부터 신호전하를 일정방향으로 전송하는 CCD에 의한 전하전송부와, 히스테리시스 특징을 가지고 전하전송부에서 서로 다른 지연량을 가지는 신호출력부에서의 촬상신호사이에서 레벨비교를 실행하는 비교수단과 비교수단에서의 출력신호의 레벨변화점을 검지하여 2진신호를 만드는 2진신호발생수단을 포함하는 2진회로가 제공된다.
따라서, 촬상신호의 2진정보를 매우 정확하게 간단한 회로구조로 얻을 수 있다. 그 결과, 부품수의 감소와 전력소비의 감소를 얻을 수 있는 2진회로가 온칩구조로서 실현가능하다. 그래서, CCD 고체촬상장치는 그 자체가 컴팩트하게 될 수 있고, 그 신뢰성이 향상될 수 있다.

Claims (9)

  1. 입력신호가 공급되는 입력단자와,
    입력단자로부터 입력신호가 인가되고 입력신호를 지연시키는 지연수단과,
    입력신호와 지연수단에서의 출력신호가 공급되고 레벨을 비교하는 비교수단과, 비교수단의 출력신호가 공급되고 출력신호의 레벨의 변화점을 검지하는 2진회로 발생수단으로 구성되어 있는 것을 특징으로 하는 2진회로.
  2. 제 1항에 있어서,
    비교수단은 한개의 입력에 오프셋전위를 동일하게 더하여 입력신호의 레벨비교를 행하는 제 1비교기와 한개의 입력에서 오프셋전위를 동일하게 감산하여 입력신호의 레벨비교를 행하는 제 2비교기로 구성되어 있는 것을 특징으로 하는 2진회로.
  3. 제 1항에 있어서,
    상기 비교수단은, 입력신호가 공급되는 2개의 입력단자의 전위가 동일하지 않게 설정되고 동일한 전위의 신호가 2개의 입력단자에 입력되는 제 1비교기로 구성되고, 그 제 1비교기는 고레벨의 신호를 출력하고, 입력신호가 공급된 2개의 입력단자의 전위가 동일하지 않게 세트되고 동일 전위의 신호가 두개의 입력단자로 입력되는 제 2비교기로 구성되고, 그 제 2비교기는 제레벨 신호를 출력하고,
    상기 2진신호발생수단은 플립플롭회로로 구성되어 제 1비교기에서의 저레벨신호의 입력에 의해 세트되고 제 2비교기에서의 고레벨의 신호입력에 의해 리세트되도록 구성되어 있는 것을 특징으로 하는 2진회로.
  4. 제 1항 내지 제 3항중 어느 한항에 있어서,
    CCD에 의해 전하전송부에서 서로 다른 지연량을 가지는 신호가 입력신호가 되도록 구성되어 있는 것을 특징으로 하는 2진회로.
  5. 입사광을 그 광량에 대응하는 신호전하량으로 변환하는 다수의 수광부가 구성되어 있는 촬상영역과,
    CCD에 의해 촬상영역에서 신호전하를 일정방향으로 전송하는 전하전송부와,
    히스테레시스특징을 가지고 전하전송부에서 서로 다른 지연량을 가지는 촬상신호사이에서 레벨비교를 행하는 2진회로와,
    비교수단으로부터 출력신호의 레벨변화점을 검지하여 2진신호를 준비하는 2진신호발생수단으로 구성되어 있는 것을 특징으로 하는 CCD고체촬상장치.
  6. 제 5항에 있어서,
    상기 비교수단은 한개의 입력에 오프셋전위를 동일하게 더하여 촬상신호사이의 레벨비교를 행하는 제 1비교기와, 한개의 입력에 오프셋전위를 동일하게 감산하여 촬상신호사이의 레벨비교를 행하는 제 2비교기로 구성되어 있는 것을 특징으로 하는 CCD고체촬상장치.
  7. 제 5항 또는 제 6항에 있어서,
    상기 비교수단은 서로다른 지연량을, 가지는 촬상신호가 공급되는 2개의 입력단자의 전위가 동일하지 않게 세트되고, 동일 전위의 신호가 2개의 입력단자로 입력될때 제 1비교기는 고레벨의 신호를 출력하고, 서로다른 지연량을 가지는 촬상신호가 공급되는 2개의 입력단자의 전위가 동일하지 않게 세트되고, 동일 전위의 신호가 두개의 입력단자로 입력될때 제 2비교기는 저레벨의 신호를 출력하도록 구성되어 있고,
    상기 2진신호발생수단은 플립플롭회로로 구성되어 제 1비교기에서의 저레벨신호의 입력에 의해 세트되고 제 2비교기에서의 고레벨의 신호입력에 의해 리세트되도록 구성되어 있는 것을 특징으로 하는 CCD고체촬상장치.
  8. 제 7항에 있어서,
    신호출력부의 각각의 독출전극에서의 각각의 촬상신호를 전류증폭하는 증폭기는 전하전송부의 플로텅게이트로 각각 구성되어 있는 것을 특징으로 하는 CCD고체촬상장치.
  9. 제 7항에 있어서,
    전하전송부의 플로팅게이트로 각각 구성된 신호출력부에 서로 근접하는 4개의 독출전극의 전단측에서 2개의 독출전극에서의 각각의 촬상신호가 제 1비교기로 전달되고, 후단측에서 2개의 독출전극에서의 각각의 촬상신호가 제 2비교기로 전달되고,
    제 1비교기에서의 출력신호는 지연수단에 의해 지연되므로 출력시각이 제 2비교, 기의 출력신호의 시각과 일치합으로써 제 1 및 제 2비교기의 각각의 출력신호가 플립플립회로로 전달되도록 구성되어 있는 것을 특징으로 하는 CCD고체촬상장치.
KR1019940012541A 1993-06-03 1994-06-03 2진회로및ccd고체촬상장치 KR100310353B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13334793A JP3240750B2 (ja) 1993-06-03 1993-06-03 二値化回路及び固体撮像装置
JP93-133347 1993-06-03

Publications (2)

Publication Number Publication Date
KR950002411A KR950002411A (ko) 1995-01-04
KR100310353B1 true KR100310353B1 (ko) 2001-12-15

Family

ID=15102603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012541A KR100310353B1 (ko) 1993-06-03 1994-06-03 2진회로및ccd고체촬상장치

Country Status (5)

Country Link
US (1) US5453604A (ko)
EP (1) EP0628924B1 (ko)
JP (1) JP3240750B2 (ko)
KR (1) KR100310353B1 (ko)
DE (1) DE69429890T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393967A (en) * 1993-07-21 1995-02-28 Sensis Corporation Method and apparatus for non-contact reading of a relief pattern
JP3482689B2 (ja) * 1994-05-27 2003-12-22 ソニー株式会社 固体撮像装置及びこれを用いたバーコード読取り装置
JP3292635B2 (ja) * 1995-09-05 2002-06-17 富士通株式会社 バーコード読取装置
US5835984A (en) * 1996-01-25 1998-11-10 Symbol Technologies, Inc. Optical scanner employing smart pixel array
US6935564B2 (en) * 2001-07-30 2005-08-30 Bayer Healthcare Llc Circuit and method for correcting influence of AC coupling
US6714070B1 (en) * 2002-02-07 2004-03-30 Bei Technologies, Inc. Differential charge amplifier with built-in testing for rotation rate sensor
JP2016076283A (ja) * 2014-10-06 2016-05-12 富士通株式会社 データ判定装置，ライブラリ装置，及びデータ判定方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892949A (en) * 1974-04-22 1975-07-01 Rca Corp Circuit for determining the time of transitions in an alternating signal
JPS6260074A (ja) * 1985-09-10 1987-03-16 Tokyo Electric Co Ltd バ−コ−ドスキヤナ−
US4740675A (en) * 1986-04-10 1988-04-26 Hewlett-Packard Company Digital bar code slot reader with threshold comparison of the differentiated bar code signal
JPS63165979A (ja) * 1986-12-26 1988-07-09 Tokyo Electric Co Ltd バ−コ−ド信号２値化回路
JPH07101429B2 (ja) * 1989-05-30 1995-11-01 富士通株式会社 バーコードリーダーのアナログ信号処理方式
JP2729088B2 (ja) * 1989-09-22 1998-03-18 富士通株式会社 バーコードリーダ処理装置
FR2673739B1 (fr) * 1991-03-05 1994-04-08 Digital Vision Procede et dispositif de traitement d'un signal electrique analogique issu d'un capteur d'images a balayage electronique.

Also Published As

Publication number Publication date
DE69429890D1 (de) 2002-03-28
EP0628924B1 (en) 2002-02-20
DE69429890T2 (de) 2002-09-26
JPH06348877A (ja) 1994-12-22
KR950002411A (ko) 1995-01-04
JP3240750B2 (ja) 2001-12-25
EP0628924A2 (en) 1994-12-14
US5453604A (en) 1995-09-26
EP0628924A3 (en) 1996-05-08

Similar Documents

Publication Publication Date Title
US5479208A (en) Image sensors and driving method thereof
US7297925B2 (en) Photoelectric conversion device having holding circuits for temporarily holding the readouts from amplification circuits
JP4274533B2 (ja) 固体撮像装置及びその駆動方法
KR100732299B1 (ko) 고체 촬상 장치 및 샘플링 회로
JPH06235658A (ja) 光電変換回路
JPH04268866A (ja) イメージセンサ
KR100310353B1 (ko) 2진회로및ccd고체촬상장치
US6498332B2 (en) Solid-state image sensing device
US6791613B2 (en) Signal processing apparatus
US7869100B2 (en) Image sensor, module and electronic device
KR100342119B1 (ko) 고체영상감지장치및그장치를사용하는바코드판독장치
JPH0365710B2 (ko)
EP0551910B1 (en) Output circuit with offset detection
CN100586148C (zh) 固态成像装置
US6545776B1 (en) Image sensor IC, facsimile apparatus and image scanner apparatus using the image sensor ICS
JPH06311441A (ja) 固体撮像装置
JP3493781B2 (ja) 信号出力回路及びこれを用いた固体撮像装置
JP3470420B2 (ja) ２値化回路を有する出力回路
JPH08163311A (ja) イメージセンサ
JP2989992B2 (ja) イメージセンサ
JP3453896B2 (ja) ２値化回路、これを有する固体撮像装置及びこれを用いたバーコード読取り装置
JP2001157114A (ja) イメージセンサおよびイメージセンサユニット
JP2002176342A (ja) 半導体集積回路装置
JP2534717B2 (ja) クランプ回路
JP2002185702A (ja) イメージセンサおよびイメージセンサユニット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110906

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee