JP3240750B2 - 二値化回路及び固体撮像装置 - Google Patents
二値化回路及び固体撮像装置Info
- Publication number
- JP3240750B2 JP3240750B2 JP13334793A JP13334793A JP3240750B2 JP 3240750 B2 JP3240750 B2 JP 3240750B2 JP 13334793 A JP13334793 A JP 13334793A JP 13334793 A JP13334793 A JP 13334793A JP 3240750 B2 JP3240750 B2 JP 3240750B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- level
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
- G06K7/10544—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum
- G06K7/10821—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum further details of bar or optical code scanning devices
- G06K7/10851—Circuits for pulse shaping, amplifying, eliminating noise signals, checking the function of the sensing device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Artificial Intelligence (AREA)
- Toxicology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、空間的に離れた撮像信
号を二値化信号として出力する二値化回路と、この二値
化回路を具備した固体撮像装置に関し、特に、媒体に付
されたバーコード等のマークを読み取って二値化信号に
変換するバーコード読み取り装置に用いて好適なもので
ある。
号を二値化信号として出力する二値化回路と、この二値
化回路を具備した固体撮像装置に関し、特に、媒体に付
されたバーコード等のマークを読み取って二値化信号に
変換するバーコード読み取り装置に用いて好適なもので
ある。
【０００２】
【従来の技術】一般に、バーコードは、製造業者名や商
品名などの情報を、太さの異なる線の組み合せで媒体な
どに表示したものであり、光学的な検知手段により読み
取ることにより商品の売り上げ集計、流通の分析などに
利用されている。
品名などの情報を、太さの異なる線の組み合せで媒体な
どに表示したものであり、光学的な検知手段により読み
取ることにより商品の売り上げ集計、流通の分析などに
利用されている。
【０００３】バーコードを光学的な検知方法で読み取る
装置としては、ＣＣＤイメージセンサが主に用いられ、
このＣＣＤイメージセンサによって検出された信号を二
値化回路に供給して太さの異なる線の組み合せを二値化
情報として取り出し、この取り出した二値化情報をバー
コード情報として検出するようにしている。この場合、
コンパレータにて撮像信号の電圧レベルをスレッショル
ド電圧と比較しながら二値化情報を得る方法が一般的で
ある。
装置としては、ＣＣＤイメージセンサが主に用いられ、
このＣＣＤイメージセンサによって検出された信号を二
値化回路に供給して太さの異なる線の組み合せを二値化
情報として取り出し、この取り出した二値化情報をバー
コード情報として検出するようにしている。この場合、
コンパレータにて撮像信号の電圧レベルをスレッショル
ド電圧と比較しながら二値化情報を得る方法が一般的で
ある。
【０００４】ＣＣＤイメージセンサからの出力を二値化
する際、バーコードが印刷されている媒体の面の凹凸
や、外来光の影響により、バーコードの印刷面の反射が
均一でないため、スレッショルド電圧を一定に保って２
値化することがは困難である。そこで、直前の撮像信号
からある一定の絶対値以上、信号レベルが変化した場合
に反転させる回路を、ＣＣＤイメージセンサの外部に設
けている。
する際、バーコードが印刷されている媒体の面の凹凸
や、外来光の影響により、バーコードの印刷面の反射が
均一でないため、スレッショルド電圧を一定に保って２
値化することがは困難である。そこで、直前の撮像信号
からある一定の絶対値以上、信号レベルが変化した場合
に反転させる回路を、ＣＣＤイメージセンサの外部に設
けている。
【０００５】ここで、従来のバーコード読み取り装置
を、図３０に基づいて説明すると、まず、ＣＣＤイメー
ジセンサは、入射光の光量に応じた信号電荷量に変換す
る受光部１０１が多数配列された撮像領域１０２と、こ
の撮像領域１０２からの信号電荷を一方向に転送するＣ
ＣＤによる電荷転送段１０３とを有する。ＣＣＤイメー
ジセンサの上記電荷転送段１０３における最終段近傍に
形成された例えばフローティング・ゲートからなる電荷
電圧変換部１０４の後段には、この電圧変換部１０４か
らの撮像信号Ｖａを電流増幅する例えばソースフォロア
回路からなるアンプ１０５が同一基板上に形成されてい
る。
を、図３０に基づいて説明すると、まず、ＣＣＤイメー
ジセンサは、入射光の光量に応じた信号電荷量に変換す
る受光部１０１が多数配列された撮像領域１０２と、こ
の撮像領域１０２からの信号電荷を一方向に転送するＣ
ＣＤによる電荷転送段１０３とを有する。ＣＣＤイメー
ジセンサの上記電荷転送段１０３における最終段近傍に
形成された例えばフローティング・ゲートからなる電荷
電圧変換部１０４の後段には、この電圧変換部１０４か
らの撮像信号Ｖａを電流増幅する例えばソースフォロア
回路からなるアンプ１０５が同一基板上に形成されてい
る。
【０００６】このアンプ１０５から外部に導出された外
部端子φに、アンプ１０５にて電流増幅された撮像信号
Ｖａをレベル増幅する増幅器１０６と、直前の撮像信号
からある一定の絶対値以上信号レベルが変化した場合に
反転させる二値化回路１０７を接続してバーコード読み
取り装置を構成するようにしている。
部端子φに、アンプ１０５にて電流増幅された撮像信号
Ｖａをレベル増幅する増幅器１０６と、直前の撮像信号
からある一定の絶対値以上信号レベルが変化した場合に
反転させる二値化回路１０７を接続してバーコード読み
取り装置を構成するようにしている。
【０００７】このバーコード読み取り装置は、図３０に
示すように、外部の増幅器１０６に増幅度の高いものが
選定され、外部に接続される二値化回路１０７としてダ
イオードＤ１及びＤ２を用いた論理回路を使用してい
る。この二値化回路１０７の入出力特性は、図３１に示
すように、入力電圧Ｖｉｎが例えば０Ｖのとき出力電圧
Ｖｏｕｔが電源電圧である例えば５Ｖであったとき、入
力電圧Ｖｉｎが０ＶからダイオードＤ１及びＤ２の電圧
降下レベルである０．８Ｖほど高くなったときに出力電
圧Ｖｏｕｔが０Ｖに反転し、逆に入力電圧Ｖｉｎが例え
ば５Ｖのとき出力電圧Ｖｏｕｔが０Ｖであったとき、入
力電圧Ｖｉｎが５ＶからダイオードＤ１及びＤ２の電圧
降下レベルである０．８Ｖほど低くなったときに出力電
圧Ｖｏｕｔが５Ｖに反転するというヒステリシス特性を
有する。
示すように、外部の増幅器１０６に増幅度の高いものが
選定され、外部に接続される二値化回路１０７としてダ
イオードＤ１及びＤ２を用いた論理回路を使用してい
る。この二値化回路１０７の入出力特性は、図３１に示
すように、入力電圧Ｖｉｎが例えば０Ｖのとき出力電圧
Ｖｏｕｔが電源電圧である例えば５Ｖであったとき、入
力電圧Ｖｉｎが０ＶからダイオードＤ１及びＤ２の電圧
降下レベルである０．８Ｖほど高くなったときに出力電
圧Ｖｏｕｔが０Ｖに反転し、逆に入力電圧Ｖｉｎが例え
ば５Ｖのとき出力電圧Ｖｏｕｔが０Ｖであったとき、入
力電圧Ｖｉｎが５ＶからダイオードＤ１及びＤ２の電圧
降下レベルである０．８Ｖほど低くなったときに出力電
圧Ｖｏｕｔが５Ｖに反転するというヒステリシス特性を
有する。
【０００８】今回の撮像信号Ｖａの信号レベルが、前回
の撮像信号Ｖａの信号レベルよりも±０．８Ｖ以上変化
したときに、出力が反転することになり、この反転出力
を二値化情報として取り出すことができる。
の撮像信号Ｖａの信号レベルよりも±０．８Ｖ以上変化
したときに、出力が反転することになり、この反転出力
を二値化情報として取り出すことができる。
【０００９】
【発明が解決しようとする課題】従来の上記バーコード
読み取り装置に用いられる二値化回路１０７は、増幅度
の高い増幅器１０６やダイオードＤ１及びＤ２を用いた
論理回路が必要であるため、回路構成が複雑になり、Ｃ
ＣＤイメージセンサ内に作製すること、即ちオンチップ
することが困難であり、特に、電源電圧３Ｖなどの低電
圧駆動のＣＣＤイメージセンサにオンチップすることは
一層困難である。
読み取り装置に用いられる二値化回路１０７は、増幅度
の高い増幅器１０６やダイオードＤ１及びＤ２を用いた
論理回路が必要であるため、回路構成が複雑になり、Ｃ
ＣＤイメージセンサ内に作製すること、即ちオンチップ
することが困難であり、特に、電源電圧３Ｖなどの低電
圧駆動のＣＣＤイメージセンサにオンチップすることは
一層困難である。
【００１０】すなわち、ダイオードＤ１及びＤ２を用い
た論理回路を使用した場合、ダイオードＤ１及びＤ２の
電圧降下レベルＶBEに相当する０．８Ｖ程度がヒステリ
シス特性上の不感帯になるためである。従って、ＣＣＤ
イメージセンサ内部の信号振幅として０．８Ｖ以上の２
Ｖ〜３Ｖより大きな電圧が必要となり、このような大き
な信号振幅を３Ｖ電源のＣＣＤイメージセンサで取り扱
うことは極めて困難である。
た論理回路を使用した場合、ダイオードＤ１及びＤ２の
電圧降下レベルＶBEに相当する０．８Ｖ程度がヒステリ
シス特性上の不感帯になるためである。従って、ＣＣＤ
イメージセンサ内部の信号振幅として０．８Ｖ以上の２
Ｖ〜３Ｖより大きな電圧が必要となり、このような大き
な信号振幅を３Ｖ電源のＣＣＤイメージセンサで取り扱
うことは極めて困難である。
【００１１】この二値化回路１０７にて高精度に二値化
情報を得るには、図３０で示す回路構成では不十分であ
り、増幅器１０６と二値化回路１０７間にオフセット回
路を挿入し、二値化回路１０７からの出力を外部に接続
したマイクロコンピュータ（以下、マイコンと記す）に
供給し、このマイコンにて上記オフセット回路をフィー
ドバック制御し、更に増幅器１０６のゲインを制御する
ことが必要となることもある。
情報を得るには、図３０で示す回路構成では不十分であ
り、増幅器１０６と二値化回路１０７間にオフセット回
路を挿入し、二値化回路１０７からの出力を外部に接続
したマイクロコンピュータ（以下、マイコンと記す）に
供給し、このマイコンにて上記オフセット回路をフィー
ドバック制御し、更に増幅器１０６のゲインを制御する
ことが必要となることもある。
【００１２】このように、従来のバーコード読み取り装
置にて使用される二値化回路１０７は、回路構成が非常
に複雑であり、しかも部品点数が多く、ＣＣＤイメージ
センサへのオンチップ化を行うことが困難であり、バー
コード読み取り装置自体のサイズの小型化に限界が生じ
る。また、消費電力も大きくなり、電源電圧の一層の低
レベル化を図る頃が困難である。
置にて使用される二値化回路１０７は、回路構成が非常
に複雑であり、しかも部品点数が多く、ＣＣＤイメージ
センサへのオンチップ化を行うことが困難であり、バー
コード読み取り装置自体のサイズの小型化に限界が生じ
る。また、消費電力も大きくなり、電源電圧の一層の低
レベル化を図る頃が困難である。
【００１３】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、空間的に離れた撮像信
号の二値化情報を簡単な回路構成で高精度に実現し、部
品点数の削減、低消費電力化を達成させることができる
二値化回路を提供することにある。
ので、その目的とするところは、空間的に離れた撮像信
号の二値化情報を簡単な回路構成で高精度に実現し、部
品点数の削減、低消費電力化を達成させることができる
二値化回路を提供することにある。
【００１４】また、本発明の他の目的は、ＣＣＤイメー
ジセンサからの撮像信号の二値化情報を簡単な回路構成
で高精度に実現し、ＣＣＤイメージセンサへのオンチッ
プ化を実現させることができる二値化回路を提供するこ
とにある。
ジセンサからの撮像信号の二値化情報を簡単な回路構成
で高精度に実現し、ＣＣＤイメージセンサへのオンチッ
プ化を実現させることができる二値化回路を提供するこ
とにある。
【００１５】また、他の発明の目的は、撮像信号の二値
化情報を簡単な回路構成で高精度に実現し、部品点数の
削減、低消費電力化を図ることができる固体撮像装置を
提供することにある。
化情報を簡単な回路構成で高精度に実現し、部品点数の
削減、低消費電力化を図ることができる固体撮像装置を
提供することにある。
【００１６】また、他の発明の目的は、撮像信号の二値
化情報を簡単な回路構成で高精度に実現できる二値化回
路をオンチップ化した固体撮像装置を提供することにあ
る。
化情報を簡単な回路構成で高精度に実現できる二値化回
路をオンチップ化した固体撮像装置を提供することにあ
る。
【００１７】
【課題を解決するための手段】本発明に係る二値化回路
は、ヒステリシス特性を有し空間的に離れた複数の撮像
信号がＣＣＤの電荷転送段の複数の読出し電極より入力
され、これら撮像信号のレベル比較を行う比較手段と、
比較手段からの出力信号のレベル変化点を検出して二値
化信号を作成する検出手段とを有する。
は、ヒステリシス特性を有し空間的に離れた複数の撮像
信号がＣＣＤの電荷転送段の複数の読出し電極より入力
され、これら撮像信号のレベル比較を行う比較手段と、
比較手段からの出力信号のレベル変化点を検出して二値
化信号を作成する検出手段とを有する。
【００１８】この場合、比較手段は、一方の入力に等価
的にオフセット電位を加算して、撮像信号のレベル比較
を行う第１の比較回路と、一方の入力に等価的にオフセ
ット電位を減算して撮像信号のレベル比較を行う第２の
比較回路とで構成することができる。
的にオフセット電位を加算して、撮像信号のレベル比較
を行う第１の比較回路と、一方の入力に等価的にオフセ
ット電位を減算して撮像信号のレベル比較を行う第２の
比較回路とで構成することができる。
【００１９】また、上記比較手段は、空間的に離れた撮
像信号が入力される２つの入力端子が電位的に不均一に
設定され、２つの入力端子に同電位の信号が入力された
とき高レベルの信号を出力する第１の比較回路と、空間
的に離れた撮像信号が入力される２つの入力端子が電位
的に不均一に設定され、２つの入力端子に同電位の信号
が入力されたとき低レベルの信号を出力する第２の比較
回路とで構成され、上記検出手段は、第１の比較回路か
らの低レベルの信号の入力に基づいてレベル変化し、第
２の比較回路からの高レベルの信号の入力に基づいてレ
ベル復帰するフリップフロップ回路にて構成される。
像信号が入力される２つの入力端子が電位的に不均一に
設定され、２つの入力端子に同電位の信号が入力された
とき高レベルの信号を出力する第１の比較回路と、空間
的に離れた撮像信号が入力される２つの入力端子が電位
的に不均一に設定され、２つの入力端子に同電位の信号
が入力されたとき低レベルの信号を出力する第２の比較
回路とで構成され、上記検出手段は、第１の比較回路か
らの低レベルの信号の入力に基づいてレベル変化し、第
２の比較回路からの高レベルの信号の入力に基づいてレ
ベル復帰するフリップフロップ回路にて構成される。
【００２０】また、ＣＣＤイメージセンサにおける二値
化回路として機能させる場合、上記空間的に離れた撮像
信号としては、ＣＣＤによる電荷転送段における互いに
遅延量の異なる信号である。
化回路として機能させる場合、上記空間的に離れた撮像
信号としては、ＣＣＤによる電荷転送段における互いに
遅延量の異なる信号である。
【００２１】また、本発明に係る固体撮像装置は、入射
光の光量に応じた信号電荷量に変換する受光部が多数配
列された撮像領域と、撮像領域からの信号電荷を一方向
に転送するＣＣＤによる電荷転送段と、ヒステリシス特
性を有し、電荷転送段の複数の読出し電極より入力され
る電荷転送段における互いに遅延量の異なる撮像信号の
レベル比較を行う比較手段と、この比較手段からの出力
信号のレベル変化点を検出して二値化信号を作成する検
出手段を具備した二値化回路とを有する。
光の光量に応じた信号電荷量に変換する受光部が多数配
列された撮像領域と、撮像領域からの信号電荷を一方向
に転送するＣＣＤによる電荷転送段と、ヒステリシス特
性を有し、電荷転送段の複数の読出し電極より入力され
る電荷転送段における互いに遅延量の異なる撮像信号の
レベル比較を行う比較手段と、この比較手段からの出力
信号のレベル変化点を検出して二値化信号を作成する検
出手段を具備した二値化回路とを有する。
【００２２】この場合、比較手段は、一方の入力に等価
的にオフセット電位を加算して撮像信号のレベル比較を
行う第１の比較回路と、一方の入力に等価的にオフセッ
ト電位を減算して撮像信号のレベル比較を行う第２の比
較回路とから構成される。
的にオフセット電位を加算して撮像信号のレベル比較を
行う第１の比較回路と、一方の入力に等価的にオフセッ
ト電位を減算して撮像信号のレベル比較を行う第２の比
較回路とから構成される。
【００２３】また、上記比較手段は、互いに遅延量の異
なる撮像信号が入力される２つの入力端子が電位的に不
均一に設定され、２つの入力端子に同電位の信号が入力
されたとき高レベルの信号を出力する第１の比較回路
と、互いに隣接する転送電極からの撮像信号が入力され
る２つの入力端子が電位的に不均一に設定され２つの入
力端子に同電位の信号が入力されたとき、低レベルの信
号を出力する第２の比較回路とで構成され、上記検出手
段は、第１の比較回路からの低レベルの信号の入力に基
づいてレベル変化し、第２の比較回路からの高レベルの
信号の入力に基づいてレベル復帰するフリップフロップ
回路にて構成される。
なる撮像信号が入力される２つの入力端子が電位的に不
均一に設定され、２つの入力端子に同電位の信号が入力
されたとき高レベルの信号を出力する第１の比較回路
と、互いに隣接する転送電極からの撮像信号が入力され
る２つの入力端子が電位的に不均一に設定され２つの入
力端子に同電位の信号が入力されたとき、低レベルの信
号を出力する第２の比較回路とで構成され、上記検出手
段は、第１の比較回路からの低レベルの信号の入力に基
づいてレベル変化し、第２の比較回路からの高レベルの
信号の入力に基づいてレベル復帰するフリップフロップ
回路にて構成される。
【００２４】
【作用】本発明に係る二値化回路は、まず、空間的に離
れた複数の撮像信号がＣＣＤの電荷転送段の複数の読出
し電極より比較手段に入力される。この比較手段は、ヒ
ステリシス特性を有することから、入力された各サンプ
リング信号間のレベル変化がある一定レベル以上になる
とその出力が変化することになる。
れた複数の撮像信号がＣＣＤの電荷転送段の複数の読出
し電極より比較手段に入力される。この比較手段は、ヒ
ステリシス特性を有することから、入力された各サンプ
リング信号間のレベル変化がある一定レベル以上になる
とその出力が変化することになる。
【００２５】具体的には、比較手段を構成する第１の比
較回路にて、空間的に離れた複数の撮像信号のうち、一
方の入力に供給される撮像信号に等価的にオフセット電
位を加算して、入力される各撮像信号のレベル比較を行
い、比較手段を構成する第２の比較回路にて、空間的に
離れた複数の撮像信号のうち一方の入力に供給される撮
像信号に等価的にオフセット電位を減算して入力される
各撮像信号のレベル比較を行う。これにより、比較手段
にヒステリシス特性が等価的に付加される。
較回路にて、空間的に離れた複数の撮像信号のうち、一
方の入力に供給される撮像信号に等価的にオフセット電
位を加算して、入力される各撮像信号のレベル比較を行
い、比較手段を構成する第２の比較回路にて、空間的に
離れた複数の撮像信号のうち一方の入力に供給される撮
像信号に等価的にオフセット電位を減算して入力される
各撮像信号のレベル比較を行う。これにより、比較手段
にヒステリシス特性が等価的に付加される。
【００２６】他の構成の比較手段においては、第１の比
較回路が２つの入力端子に同電位の信号が入力された場
合、高レベルの信号を出力するように各入力端子が電位
的に不均一に設定され、第２の比較回路が２つの入力端
子に同電位の信号が入力されたとき、低レベルの信号を
出力するように各入力端子が電位的に不均一に設定され
ていることから、これらの比較回路にて構成される比較
手段は、ヒステリシス特性を有することになる。
較回路が２つの入力端子に同電位の信号が入力された場
合、高レベルの信号を出力するように各入力端子が電位
的に不均一に設定され、第２の比較回路が２つの入力端
子に同電位の信号が入力されたとき、低レベルの信号を
出力するように各入力端子が電位的に不均一に設定され
ていることから、これらの比較回路にて構成される比較
手段は、ヒステリシス特性を有することになる。
【００２７】検出手段は、比較手段からの出力信号のレ
ベル変化点を検出して二値化信号を作成する。具体的に
は、第１の比較回路からの低レベルの信号の入力に基づ
いてレベル変化し、第２の比較回路からの高レベルの信
号の入力に基づいてレベル復帰するフリップフロップ回
路にて構成され、比較手段からの出力信号のレベル変化
点に基づいて二値化信号が作成されて出力される。
ベル変化点を検出して二値化信号を作成する。具体的に
は、第１の比較回路からの低レベルの信号の入力に基づ
いてレベル変化し、第２の比較回路からの高レベルの信
号の入力に基づいてレベル復帰するフリップフロップ回
路にて構成され、比較手段からの出力信号のレベル変化
点に基づいて二値化信号が作成されて出力される。
【００２８】このように、本発明に係る二値化回路は、
比較手段と検出手段のみで構成することができることか
ら、二値化回路の回路構成が簡単になる。しかも高精度
に二値化情報を得ることができる。
比較手段と検出手段のみで構成することができることか
ら、二値化回路の回路構成が簡単になる。しかも高精度
に二値化情報を得ることができる。
【００２９】特に、空間的に離れた複数の撮像信号とし
てＣＣＤイメージセンサの電荷転送段における互いに隣
接する読出し電極からの出力とした場合、ＣＣＤイメー
ジセンサからの撮像信号の二値化情報を簡単な回路構成
で高精度に得ることができ、ＣＣＤイメージセンサへの
オンチップ化を実現することができる。
てＣＣＤイメージセンサの電荷転送段における互いに隣
接する読出し電極からの出力とした場合、ＣＣＤイメー
ジセンサからの撮像信号の二値化情報を簡単な回路構成
で高精度に得ることができ、ＣＣＤイメージセンサへの
オンチップ化を実現することができる。
【００３０】また、本発明に係る固体撮像装置において
は、上述のような構成の二値化回路を有することから、
まず、電荷転送段における互いに隣接する読出し電極か
らの撮像信号が比較手段に入力される。この比較手段
は、ヒステリシス特性を有することから、入力された各
撮像信号間のレベル変化がある一定レベル以上になると
その出力が変化することになる。
は、上述のような構成の二値化回路を有することから、
まず、電荷転送段における互いに隣接する読出し電極か
らの撮像信号が比較手段に入力される。この比較手段
は、ヒステリシス特性を有することから、入力された各
撮像信号間のレベル変化がある一定レベル以上になると
その出力が変化することになる。
【００３１】具体的には、比較手段を構成する第１の比
較回路にて、互いに隣接する読出し電極からの撮像信号
のうち一方の入力に供給される撮像信号に等価的にオフ
セット電位を加算して入力される各撮像信号のレベル比
較を行い、比較手段を構成する第２の比較回路にて、互
いに隣接する読出し電極からの撮像信号のうち一方の入
力に供給される撮像信号に等価的にオフセット電位を減
算して入力される各撮像信号のレベル比較を行うことに
より、比較手段にヒステリシス特性が等価的に付加され
る。
較回路にて、互いに隣接する読出し電極からの撮像信号
のうち一方の入力に供給される撮像信号に等価的にオフ
セット電位を加算して入力される各撮像信号のレベル比
較を行い、比較手段を構成する第２の比較回路にて、互
いに隣接する読出し電極からの撮像信号のうち一方の入
力に供給される撮像信号に等価的にオフセット電位を減
算して入力される各撮像信号のレベル比較を行うことに
より、比較手段にヒステリシス特性が等価的に付加され
る。
【００３２】他の構成の比較手段においては、第１の比
較回路が、２つの入力端子に同電位の信号が入力された
場合、高レベルの信号を出力するように各入力端子が電
位的に不均一に設定され、第２の比較回路が、２つの入
力端子に同電位の信号が入力されたときに低レベルの信
号を出力するように各入力端子が電位的に不均一に設定
されていることから、これらの比較回路にて構成される
比較手段はヒステリシス特性を有することになる。
較回路が、２つの入力端子に同電位の信号が入力された
場合、高レベルの信号を出力するように各入力端子が電
位的に不均一に設定され、第２の比較回路が、２つの入
力端子に同電位の信号が入力されたときに低レベルの信
号を出力するように各入力端子が電位的に不均一に設定
されていることから、これらの比較回路にて構成される
比較手段はヒステリシス特性を有することになる。
【００３３】検出手段は、比較手段からの出力信号のレ
ベル変化点を検出して二値化信号を作成する。具体的に
は、第１の比較回路からの低レベルの信号の入力に基づ
いてレベル変化し、第２の比較回路からの高レベルの信
号の入力に基づいてレベル復帰するフリップフロップ回
路にて構成され、比較手段からの出力信号のレベル変化
点に基づいて二値化信号が作成されて出力されることに
なる。
ベル変化点を検出して二値化信号を作成する。具体的に
は、第１の比較回路からの低レベルの信号の入力に基づ
いてレベル変化し、第２の比較回路からの高レベルの信
号の入力に基づいてレベル復帰するフリップフロップ回
路にて構成され、比較手段からの出力信号のレベル変化
点に基づいて二値化信号が作成されて出力されることに
なる。
【００３４】このように、本発明に係る固体撮像装置
は、ＣＣＤによる電荷転送段の後段に接続される二値化
回路を比較手段と検出手段のみで構成することができる
ことから、その二値化回路の回路構成が簡単になり、し
かも高精度に二値化情報を得ることができる。
は、ＣＣＤによる電荷転送段の後段に接続される二値化
回路を比較手段と検出手段のみで構成することができる
ことから、その二値化回路の回路構成が簡単になり、し
かも高精度に二値化情報を得ることができる。
【００３５】
【実施例】以下、本発明に係る二値化回路及びこの二値
化回路を用いた固体撮像装置を、バーコード読み取り装
置の二値化回路及びＣＣＤイメージセンサに適用した例
を図１〜図２９を参照して説明する。
化回路を用いた固体撮像装置を、バーコード読み取り装
置の二値化回路及びＣＣＤイメージセンサに適用した例
を図１〜図２９を参照して説明する。
【００３６】ここに示すイメージセンサは、図１に示す
ように、入射光の光量に応じた電荷量の信号電荷に変換
して蓄積する受光部（画素）１が一列に配列された撮像
領域２と、転送クロック信号Ｐｃの印加によって、撮像
領域２からの信号電荷を一方向に転送するＣＣＤによる
電荷転送段３と、読出しパルスＰｒの印加によって撮像
領域２の各画素１に蓄積されている信号電荷を電荷転送
段３に転送する読出しゲート４とを有する。
ように、入射光の光量に応じた電荷量の信号電荷に変換
して蓄積する受光部（画素）１が一列に配列された撮像
領域２と、転送クロック信号Ｐｃの印加によって、撮像
領域２からの信号電荷を一方向に転送するＣＣＤによる
電荷転送段３と、読出しパルスＰｒの印加によって撮像
領域２の各画素１に蓄積されている信号電荷を電荷転送
段３に転送する読出しゲート４とを有する。
【００３７】電荷転送段３における最終段の互いに隣接
する２つの転送電極５ａ及び５ｂは、それぞれフローテ
ィング・ゲートからなる電荷電圧変換部を構成してお
り、それぞれ前段の転送電極から転送されてきた信号電
荷を撮像信号Ｖａ及びＶｂとして取り出す読出し電極と
して機能している。以下の説明では、電荷電圧変換部を
構成する互いに隣接する２つの転送電極５ａ及び５ｂを
それぞれ第１の読出し電極５ａ及び第２の読出し電極５
ｂとして記載する。
する２つの転送電極５ａ及び５ｂは、それぞれフローテ
ィング・ゲートからなる電荷電圧変換部を構成してお
り、それぞれ前段の転送電極から転送されてきた信号電
荷を撮像信号Ｖａ及びＶｂとして取り出す読出し電極と
して機能している。以下の説明では、電荷電圧変換部を
構成する互いに隣接する２つの転送電極５ａ及び５ｂを
それぞれ第１の読出し電極５ａ及び第２の読出し電極５
ｂとして記載する。
【００３８】この場合、第１及び第２の読出し電極５ａ
及び５ｂからの第１及び第２の撮像信号Ｖａ及びＶｂ
中、第２の読出し電極５ｂからの第２の撮像信号Ｖｂ
は、第１の読出し電極５ａからの第１の撮像信号Ｖａを
１ビット分、即ち、１転送クロック分遅延した撮像信号
となる。なお、第２の撮像信号Ｖｂは、第１の撮像信号
Ｖａを２ビット遅延させた撮像信号としてもよい。
及び５ｂからの第１及び第２の撮像信号Ｖａ及びＶｂ
中、第２の読出し電極５ｂからの第２の撮像信号Ｖｂ
は、第１の読出し電極５ａからの第１の撮像信号Ｖａを
１ビット分、即ち、１転送クロック分遅延した撮像信号
となる。なお、第２の撮像信号Ｖｂは、第１の撮像信号
Ｖａを２ビット遅延させた撮像信号としてもよい。
【００３９】本実施例のイメージセンサは、第１及び第
２の読出し電極５ａ及び５ｂの後段に、本発明に係る二
値化回路が接続されている。
２の読出し電極５ａ及び５ｂの後段に、本発明に係る二
値化回路が接続されている。
【００４０】この実施例に係る二値化回路は、２つの第
１の比較回路１１ａ及び第２の比較回路１１ｂと１つの
フリップフロップ回路１２とから構成されている。第１
及び第２の比較回路１１ａ及び１１ｂとも、第１の読出
し電極５ａからの第１の撮像信号Ｖａが＋側入力端子に
入力され、第２の読出し電極５ｂからの第２の撮像信号
Ｖｂが−側入力端子に入力されるように配線されてい
る。
１の比較回路１１ａ及び第２の比較回路１１ｂと１つの
フリップフロップ回路１２とから構成されている。第１
及び第２の比較回路１１ａ及び１１ｂとも、第１の読出
し電極５ａからの第１の撮像信号Ｖａが＋側入力端子に
入力され、第２の読出し電極５ｂからの第２の撮像信号
Ｖｂが−側入力端子に入力されるように配線されてい
る。
【００４１】フリップフロップ回路１２は、この例で
は、クロック端子ＣＬに転送クロック信号Ｐｃが供給さ
れるＪＫフリップフロップ回路にて構成され、第１の比
較回路１１ａからの第１の出力信号Ｓ１がＪ端子に入力
され、第２の比較回路１１ｂからの第２の出力信号Ｓ２
がＫ端子に入力されるように配線されている。この二値
化回路の出力信号Ｓは、ＪＫフリップフロップ回路１２
のＱ端子より取り出される。このＪＫフリップフロップ
回路１２は、例えばＣＭＯＳトランジスタを主体として
構成することが可能であり、イメージセンサの撮像領域
２及び電荷転送段３と同時に同一基板上に形成すること
ができる。
は、クロック端子ＣＬに転送クロック信号Ｐｃが供給さ
れるＪＫフリップフロップ回路にて構成され、第１の比
較回路１１ａからの第１の出力信号Ｓ１がＪ端子に入力
され、第２の比較回路１１ｂからの第２の出力信号Ｓ２
がＫ端子に入力されるように配線されている。この二値
化回路の出力信号Ｓは、ＪＫフリップフロップ回路１２
のＱ端子より取り出される。このＪＫフリップフロップ
回路１２は、例えばＣＭＯＳトランジスタを主体として
構成することが可能であり、イメージセンサの撮像領域
２及び電荷転送段３と同時に同一基板上に形成すること
ができる。
【００４２】この実施例において、第１の比較回路１１
ａは、第１の撮像信号Ｖａが第２の撮像信号Ｖｂよりも
電位的に下がったときに出力を得ることを目的として構
成され、第２の比較回路１１ｂは、第１の撮像信号Ｖａ
が第２の撮像信号Ｖｂよりも電位的に上がったときに出
力を得ることを目的として構成されている。
ａは、第１の撮像信号Ｖａが第２の撮像信号Ｖｂよりも
電位的に下がったときに出力を得ることを目的として構
成され、第２の比較回路１１ｂは、第１の撮像信号Ｖａ
が第２の撮像信号Ｖｂよりも電位的に上がったときに出
力を得ることを目的として構成されている。
【００４３】第１の比較回路１１ａは、＋側入力端子及
び−側入力端子に同電位の信号が入力した場合に、高レ
ベルの出力信号が出力されるように＋側入力端子の電位
が−側入力端子の電位よりも電圧Ｖ１だけ高くなるよう
に設定されている。この電圧Ｖ１は、必ずしも電源を接
続する必要はなく、一定電位である必要はない。従っ
て、第１の比較回路１１ａの＋側入力端子及び−側入力
端子をアンバランスに設計することで実現することがで
きる。
び−側入力端子に同電位の信号が入力した場合に、高レ
ベルの出力信号が出力されるように＋側入力端子の電位
が−側入力端子の電位よりも電圧Ｖ１だけ高くなるよう
に設定されている。この電圧Ｖ１は、必ずしも電源を接
続する必要はなく、一定電位である必要はない。従っ
て、第１の比較回路１１ａの＋側入力端子及び−側入力
端子をアンバランスに設計することで実現することがで
きる。
【００４４】なお、第１の比較回路１１ａは、第１の撮
像信号Ｖａの信号レベルがＶｓ−Ｖ１で、第２の撮像信
号Ｖｂの信号レベルがＶｓのときには出力は不定とな
る。ここで、Ｖｓは、撮像信号の信号レベルを示す。
像信号Ｖａの信号レベルがＶｓ−Ｖ１で、第２の撮像信
号Ｖｂの信号レベルがＶｓのときには出力は不定とな
る。ここで、Ｖｓは、撮像信号の信号レベルを示す。
【００４５】次に、第１の比較回路１１ａにおける具体
的回路構成のいくつかを図２〜図１２に基づいて説明す
る。
的回路構成のいくつかを図２〜図１２に基づいて説明す
る。
【００４６】第１の例は、図２に示すように、ドレイン
端子を共通とする２つのｎチャネル形ＭＯＳＦＥＴ（以
下、単に第１及び第２のトランジスタＴｒ１及びＴｒ２
と記す）と、各トランジスタＴｒ１及びＴｒ２とそれぞ
れ直列に接続された２つのｎチャネル形ＭＯＳＦＥＴ
（以下、単に第３及び第４のトランジスタＴｒ３及びＴ
ｒ４と記す）とを有し、第１及び第３のトランジスタＴ
ｒ１及びＴｒ３の共通接点ａ１が、Ｑ端子として導出さ
れると共に、第４のトランジスタＴｒ４のゲート電極に
接続され、第２及び第４のトランジスタＴｒ２及びＴｒ
４の共通接点ａ２が、反転Ｑ端子として導出されると共
に、第３のトランジスタＴｒ３のゲート電極に接続され
て構成されたＲＳフリップフロップ回路を主体として構
成されている。
端子を共通とする２つのｎチャネル形ＭＯＳＦＥＴ（以
下、単に第１及び第２のトランジスタＴｒ１及びＴｒ２
と記す）と、各トランジスタＴｒ１及びＴｒ２とそれぞ
れ直列に接続された２つのｎチャネル形ＭＯＳＦＥＴ
（以下、単に第３及び第４のトランジスタＴｒ３及びＴ
ｒ４と記す）とを有し、第１及び第３のトランジスタＴ
ｒ１及びＴｒ３の共通接点ａ１が、Ｑ端子として導出さ
れると共に、第４のトランジスタＴｒ４のゲート電極に
接続され、第２及び第４のトランジスタＴｒ２及びＴｒ
４の共通接点ａ２が、反転Ｑ端子として導出されると共
に、第３のトランジスタＴｒ３のゲート電極に接続され
て構成されたＲＳフリップフロップ回路を主体として構
成されている。
【００４７】この例では、第１及び第２のトランジスタ
Ｔｒ１及びＴｒ２における共通のドレイン端子に転送ク
ロック発生源１３が接続され、第１のトランジスタＴｒ
１のゲート電極と＋側入力端子φ(+) の間に電圧Ｖ１の
電源１４がゲート電極に対して正電圧が印加されるよう
に接続されて第１の比較回路１１ａを構成している。こ
の場合、第２のトランジスタＴｒ２のゲート電極が−側
入力端子φ(-) として導出されており、第３及び第４の
ソース端子は接地されている。
Ｔｒ１及びＴｒ２における共通のドレイン端子に転送ク
ロック発生源１３が接続され、第１のトランジスタＴｒ
１のゲート電極と＋側入力端子φ(+) の間に電圧Ｖ１の
電源１４がゲート電極に対して正電圧が印加されるよう
に接続されて第１の比較回路１１ａを構成している。こ
の場合、第２のトランジスタＴｒ２のゲート電極が−側
入力端子φ(-) として導出されており、第３及び第４の
ソース端子は接地されている。
【００４８】この第１の比較回路１１ａは、第２及び第
４のトランジスタＴｒ２及びＴｒ４における共通接点ａ
２から導出された反転Ｑ端子から出力を取り出すように
している。この例では、＋側入力端子φ(+) に電源１４
が接続されることにより、＋側入力端子φ(-) に入力さ
れる信号のレベルに等価的に電源電圧Ｖ１が加算され
る。
４のトランジスタＴｒ２及びＴｒ４における共通接点ａ
２から導出された反転Ｑ端子から出力を取り出すように
している。この例では、＋側入力端子φ(+) に電源１４
が接続されることにより、＋側入力端子φ(-) に入力さ
れる信号のレベルに等価的に電源電圧Ｖ１が加算され
る。
【００４９】次に、第１の比較回路１１ａの第２の例
は、図３に示すように、図２で示す第１の例とほぼ同じ
構成を有するが、＋側入力端子φ(+) と第１のトランジ
スタＴｒ１のゲート電極の間に挿入されていた電源１４
に代えて、第２及び第４のトランジスタＴｒ２及びＴｒ
４の共通接点ａ２と反転Ｑ端子間における出力ラインと
接地間にコンデンサＣを接続している。この例では、第
２のトランジスタＴｒ２の閾値電圧が、コンデンサＣに
蓄積された電荷によって高くなる。即ち、第１の撮像信
号Ｖａが入力される第１のトランジスタＴｒ１と第２の
撮像信号Ｖｂが入力される第２のトランジスタＴｒ２の
各閾値電圧がアンバランスになり、＋側入力端子φ(+)
に入力される信号のレベルに第２のトランジスタＴｒ２
に付加された閾値電圧に相当する電源電圧Ｖ１が等価的
に加算されることになる。
は、図３に示すように、図２で示す第１の例とほぼ同じ
構成を有するが、＋側入力端子φ(+) と第１のトランジ
スタＴｒ１のゲート電極の間に挿入されていた電源１４
に代えて、第２及び第４のトランジスタＴｒ２及びＴｒ
４の共通接点ａ２と反転Ｑ端子間における出力ラインと
接地間にコンデンサＣを接続している。この例では、第
２のトランジスタＴｒ２の閾値電圧が、コンデンサＣに
蓄積された電荷によって高くなる。即ち、第１の撮像信
号Ｖａが入力される第１のトランジスタＴｒ１と第２の
撮像信号Ｖｂが入力される第２のトランジスタＴｒ２の
各閾値電圧がアンバランスになり、＋側入力端子φ(+)
に入力される信号のレベルに第２のトランジスタＴｒ２
に付加された閾値電圧に相当する電源電圧Ｖ１が等価的
に加算されることになる。
【００５０】この第２の例の変形例としては、図４に示
すように、複数個のそれぞれ容量値の異なるコンデンサ
Ｃ1及びＣ2を形成し、各コンデンサＣ1及びＣ2の出力ラ
イン側端子と出力ラインとをスイッチング回路２１にて
選択的に接続するように構成してもよい。この場合のス
イッチング回路２１としては、等価的に例えば各コンデ
ンサＣ1及びＣ2の出力ライン側端子を固定接点とし、出
力ラインを可動接点としたスイッチにて構成することが
できる。そして、スイッチング回路２１をイメージセン
サと共に同一基板上に形成する場合には、例えば複数個
のｎチャネル形ＭＯＳＦＥＴにて簡単に形成することが
できる。
すように、複数個のそれぞれ容量値の異なるコンデンサ
Ｃ1及びＣ2を形成し、各コンデンサＣ1及びＣ2の出力ラ
イン側端子と出力ラインとをスイッチング回路２１にて
選択的に接続するように構成してもよい。この場合のス
イッチング回路２１としては、等価的に例えば各コンデ
ンサＣ1及びＣ2の出力ライン側端子を固定接点とし、出
力ラインを可動接点としたスイッチにて構成することが
できる。そして、スイッチング回路２１をイメージセン
サと共に同一基板上に形成する場合には、例えば複数個
のｎチャネル形ＭＯＳＦＥＴにて簡単に形成することが
できる。
【００５１】次に、第１の比較回路１１ａの第３の例
は、図５に示すように、図２で示す第１の例とほぼ同じ
構成を有するが、＋側入力端子φ(+) と第１のトランジ
スタＴｒ１のゲート電極の間に挿入されていた電源１４
を除き、代わりに第２及び第４のトランジスタＴｒ２及
びＴｒ４の共通接点ａ２と第２のトランジスタＴｒ２の
間に抵抗Ｒを挿入したものである。
は、図５に示すように、図２で示す第１の例とほぼ同じ
構成を有するが、＋側入力端子φ(+) と第１のトランジ
スタＴｒ１のゲート電極の間に挿入されていた電源１４
を除き、代わりに第２及び第４のトランジスタＴｒ２及
びＴｒ４の共通接点ａ２と第２のトランジスタＴｒ２の
間に抵抗Ｒを挿入したものである。
【００５２】この例においても、第１の撮像信号Ｖａが
入力される第１のトランジスタＴｒ１と第２の撮像信号
Ｖｂが入力される第２のトランジスタＴｒ２の各閾値電
圧がアンバランスになり、＋側入力端子φ(+) に入力さ
れる信号のレベルに、第２のトランジスタＴｒ２に付加
された閾値電圧に相当する電源電圧Ｖ１が等価的に加算
されることになる。
入力される第１のトランジスタＴｒ１と第２の撮像信号
Ｖｂが入力される第２のトランジスタＴｒ２の各閾値電
圧がアンバランスになり、＋側入力端子φ(+) に入力さ
れる信号のレベルに、第２のトランジスタＴｒ２に付加
された閾値電圧に相当する電源電圧Ｖ１が等価的に加算
されることになる。
【００５３】この第３の例の変形例としては、図６に示
すように、抵抗として例えばｎチャネル形ＭＯＳＦＥＴ
からなるトランジスタＴｒを挿入し、このトランジスタ
Ｔｒのゲート電極に複数のそれぞれ電圧レベルが異なる
電源ＶA ，ＶB 及びＶC をスイッチング回路２２を介し
て選択的に接続するように構成してもよい。この場合の
スイッチング回路２２としては、等価的に例えば各電源
ＶA ，ＶB 及びＶC の出力端子を固定接点とし、ゲート
電極を可動接点としたスイッチにて構成することができ
る。そして、スイッチング回路２２をイメージセンサと
共に同一基板上に形成する場合は、例えば複数個のｎチ
ャネル形ＭＯＳＦＥＴにて簡単に形成することができ
る。
すように、抵抗として例えばｎチャネル形ＭＯＳＦＥＴ
からなるトランジスタＴｒを挿入し、このトランジスタ
Ｔｒのゲート電極に複数のそれぞれ電圧レベルが異なる
電源ＶA ，ＶB 及びＶC をスイッチング回路２２を介し
て選択的に接続するように構成してもよい。この場合の
スイッチング回路２２としては、等価的に例えば各電源
ＶA ，ＶB 及びＶC の出力端子を固定接点とし、ゲート
電極を可動接点としたスイッチにて構成することができ
る。そして、スイッチング回路２２をイメージセンサと
共に同一基板上に形成する場合は、例えば複数個のｎチ
ャネル形ＭＯＳＦＥＴにて簡単に形成することができ
る。
【００５４】次に、第１の比較回路の第４の例は、図７
に示すように、図５で示す第３の例とほぼ同じ構成を有
するが、第２のトランジスタＴｒ２のドレイン側に抵抗
Ｒを挿入した点で異なる。この例においても、結果的に
第１の撮像信号Ｖａが入力される第１のトランジスタＴ
ｒ１と第２の撮像信号Ｖｂが入力される第２のトランジ
スタＴｒ２の各閾値電圧がアンバランスになり、＋側入
力端子φ(+) に入力される信号のレベルに、第２のトラ
ンジスタＴｒ２に付加された閾値電圧に相当する電源電
圧Ｖ１が等価的に加算されることになる。
に示すように、図５で示す第３の例とほぼ同じ構成を有
するが、第２のトランジスタＴｒ２のドレイン側に抵抗
Ｒを挿入した点で異なる。この例においても、結果的に
第１の撮像信号Ｖａが入力される第１のトランジスタＴ
ｒ１と第２の撮像信号Ｖｂが入力される第２のトランジ
スタＴｒ２の各閾値電圧がアンバランスになり、＋側入
力端子φ(+) に入力される信号のレベルに、第２のトラ
ンジスタＴｒ２に付加された閾値電圧に相当する電源電
圧Ｖ１が等価的に加算されることになる。
【００５５】この第４の例の変形例としては、図８に示
すように、図６で示す第３の例の変形例と同様に、抵抗
Ｒとして例えばｎチャネル形ＭＯＳＦＥＴからなるトラ
ンジスタＴｒを挿入し、このトランジスタＴｒのゲート
電極に複数のそれぞれ電圧レベルが異なる電源ＶA ，Ｖ
B 及びＶC をスイッチング回路２２を介して選択的に接
続するように構成してもよい。
すように、図６で示す第３の例の変形例と同様に、抵抗
Ｒとして例えばｎチャネル形ＭＯＳＦＥＴからなるトラ
ンジスタＴｒを挿入し、このトランジスタＴｒのゲート
電極に複数のそれぞれ電圧レベルが異なる電源ＶA ，Ｖ
B 及びＶC をスイッチング回路２２を介して選択的に接
続するように構成してもよい。
【００５６】次に、第１の比較回路の第５の例は、図９
に示すように、図２で示す第１の例とほぼ同じ構成を有
するが、＋側入力端子φ(+) と第１のトランジスタＴｒ
１のゲート電極の間に挿入されていた電源１４を除去
し、代わりに第１のトランジスタＴｒ１におけるチャネ
ル幅Ｗ1とチャネル長Ｌ1の比Ｗ1／Ｌ1と、第２のトラン
ジスタＴｒ２におけるチャネル幅Ｗ2とチャネル長Ｌ2の
比Ｗ2／Ｌ2をずらして、第１の撮像信号Ｖａが入力され
る第１のトランジスタＴｒ１と第２の撮像信号Ｖｂが入
力される第２のトランジスタＴｒ２の各閾値電圧をアン
バランスにしたものである。この例においても、結果的
に、＋側入力端子φ(+) に入力される信号のレベルに、
第２のトランジスタＴｒ２に付加された閾値電圧に相当
する電源電圧Ｖ１が等価的に加算されることになる。
に示すように、図２で示す第１の例とほぼ同じ構成を有
するが、＋側入力端子φ(+) と第１のトランジスタＴｒ
１のゲート電極の間に挿入されていた電源１４を除去
し、代わりに第１のトランジスタＴｒ１におけるチャネ
ル幅Ｗ1とチャネル長Ｌ1の比Ｗ1／Ｌ1と、第２のトラン
ジスタＴｒ２におけるチャネル幅Ｗ2とチャネル長Ｌ2の
比Ｗ2／Ｌ2をずらして、第１の撮像信号Ｖａが入力され
る第１のトランジスタＴｒ１と第２の撮像信号Ｖｂが入
力される第２のトランジスタＴｒ２の各閾値電圧をアン
バランスにしたものである。この例においても、結果的
に、＋側入力端子φ(+) に入力される信号のレベルに、
第２のトランジスタＴｒ２に付加された閾値電圧に相当
する電源電圧Ｖ１が等価的に加算されることになる。
【００５７】この第５の例の変形例としては、図１０に
示すように、第２のトランジスタＴｒ２の代わりに、そ
れぞれチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを異に
し、ドレイン端子及びソース端子がそれぞれ共通とされ
た複数個のトランジスタ（いずれもｎチャネル形ＭＯＳ
ＦＥＴにて構成される）Ｔｒａ，Ｔｒｂ及びＴｒｃを形
成し、各トランジスタＴｒａ，Ｔｒｂ及びＴｒｃのゲー
ト電極と−側入力端子φ(-) とをスイッチング回路２３
にて選択的に接続するように構成してもよい。
示すように、第２のトランジスタＴｒ２の代わりに、そ
れぞれチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを異に
し、ドレイン端子及びソース端子がそれぞれ共通とされ
た複数個のトランジスタ（いずれもｎチャネル形ＭＯＳ
ＦＥＴにて構成される）Ｔｒａ，Ｔｒｂ及びＴｒｃを形
成し、各トランジスタＴｒａ，Ｔｒｂ及びＴｒｃのゲー
ト電極と−側入力端子φ(-) とをスイッチング回路２３
にて選択的に接続するように構成してもよい。
【００５８】この場合のスイッチング回路２３として
は、等価的に例えば各トランジスタＴｒａ，Ｔｒｂ及び
Ｔｒｃのゲート電極を可動接点とし、−側入力端子φ
(-) から各可動接点側に共通接点ａを介して延び、その
延長端をそれぞれ第１の固定接点とし、接地ラインから
各可動接点側に延び、その延長端を第２の固定接点とし
た複数のスイッチにて構成することができる。そして、
スイッチング回路２３をイメージセンサと共に同一基板
上に形成する場合は、例えば複数個のｎチャネル形ＭＯ
ＳＦＥＴにて簡単に形成することができる。
は、等価的に例えば各トランジスタＴｒａ，Ｔｒｂ及び
Ｔｒｃのゲート電極を可動接点とし、−側入力端子φ
(-) から各可動接点側に共通接点ａを介して延び、その
延長端をそれぞれ第１の固定接点とし、接地ラインから
各可動接点側に延び、その延長端を第２の固定接点とし
た複数のスイッチにて構成することができる。そして、
スイッチング回路２３をイメージセンサと共に同一基板
上に形成する場合は、例えば複数個のｎチャネル形ＭＯ
ＳＦＥＴにて簡単に形成することができる。
【００５９】次に、第１の比較回路の第６の例は、図１
１に示すように、図２で示す第１の例とほぼ同じ構成を
有するが、＋側入力端子φ(+) と第１のトランジスタＴ
ｒ１のゲート電極の間に挿入されていた電源１４を除去
し、代わりに第３のトランジスタＴｒ３におけるチャネ
ル幅Ｗ3とチャネル長Ｌ3の比Ｗ3／Ｌ3と、第４のトラン
ジスタＴｒ４におけるチャネル幅Ｗ4とチャネル長Ｌ4の
比Ｗ4／Ｌ4をずらして、第１の撮像信号Ｖａが入力され
る第１のトランジスタＴｒ１と第２の撮像信号Ｖｂが入
力される第２のトランジスタＴｒ２の各閾値電圧をアン
バランスにしたものである。この例においても、結果的
に、＋側入力端子φ(+) に入力される信号のレベルに、
第２のトランジスタＴｒ２に付加された閾値電圧に相当
する電源電圧Ｖ１が等価的に加算されることになる。
１に示すように、図２で示す第１の例とほぼ同じ構成を
有するが、＋側入力端子φ(+) と第１のトランジスタＴ
ｒ１のゲート電極の間に挿入されていた電源１４を除去
し、代わりに第３のトランジスタＴｒ３におけるチャネ
ル幅Ｗ3とチャネル長Ｌ3の比Ｗ3／Ｌ3と、第４のトラン
ジスタＴｒ４におけるチャネル幅Ｗ4とチャネル長Ｌ4の
比Ｗ4／Ｌ4をずらして、第１の撮像信号Ｖａが入力され
る第１のトランジスタＴｒ１と第２の撮像信号Ｖｂが入
力される第２のトランジスタＴｒ２の各閾値電圧をアン
バランスにしたものである。この例においても、結果的
に、＋側入力端子φ(+) に入力される信号のレベルに、
第２のトランジスタＴｒ２に付加された閾値電圧に相当
する電源電圧Ｖ１が等価的に加算されることになる。
【００６０】この第６の例の変形例としては、図１２に
示すように、第４のトランジスタＴｒ４の代わりに、そ
れぞれチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを異に
し、ドレイン端子及びソース端子がそれぞれ共通とされ
た複数個のトランジスタ（いずれもｎチャネル形ＭＯＳ
ＦＥＴにて構成される）Ｔｒａ，Ｔｒｂ及びＴｒｃを形
成し、各トランジスタＴｒａ，Ｔｒｂ及びＴｒｃのゲー
ト電極と−側入力端子φ(-) とをスイッチング回路２４
にて選択的に接続するように構成してもよい。
示すように、第４のトランジスタＴｒ４の代わりに、そ
れぞれチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを異に
し、ドレイン端子及びソース端子がそれぞれ共通とされ
た複数個のトランジスタ（いずれもｎチャネル形ＭＯＳ
ＦＥＴにて構成される）Ｔｒａ，Ｔｒｂ及びＴｒｃを形
成し、各トランジスタＴｒａ，Ｔｒｂ及びＴｒｃのゲー
ト電極と−側入力端子φ(-) とをスイッチング回路２４
にて選択的に接続するように構成してもよい。
【００６１】この場合のスイッチング回路２４として
は、等価的に例えば各トランジスタＴｒａ，Ｔｒｂ及び
Ｔｒｃのゲート電極を可動接点とし、第１及び第３のト
ランジスタＴｒ１及びＴｒ３間の共通接点ａ１から各可
動接点側に共通接点ａを介して延び、その延長端をそれ
ぞれ第１の固定接点とし、接地ラインから各可動接点側
に延び、その延長端を第２の固定接点とした複数のスイ
ッチにて構成することができる。そして、スイッチング
回路２４をイメージセンサと共に同一基板上に形成する
場合は、例えば複数個のｎチャネル形ＭＯＳＦＥＴにて
簡単に形成することができる。
は、等価的に例えば各トランジスタＴｒａ，Ｔｒｂ及び
Ｔｒｃのゲート電極を可動接点とし、第１及び第３のト
ランジスタＴｒ１及びＴｒ３間の共通接点ａ１から各可
動接点側に共通接点ａを介して延び、その延長端をそれ
ぞれ第１の固定接点とし、接地ラインから各可動接点側
に延び、その延長端を第２の固定接点とした複数のスイ
ッチにて構成することができる。そして、スイッチング
回路２４をイメージセンサと共に同一基板上に形成する
場合は、例えば複数個のｎチャネル形ＭＯＳＦＥＴにて
簡単に形成することができる。
【００６２】一方、第２の比較回路１１ｂは、図１に示
すように、＋側入力端子φ(+) 及び−側入力端子φ(-)
に同電位の信号が入力した場合に、低レベルの出力信号
が出力されるように＋側入力端子φ(+) の電位が−側入
力端子φ(-) の電位よりも電圧Ｖ２だけ低くなるように
設定されている。この場合も、第１の比較回路１１ａと
同様に、上記電圧Ｖ２は、必ずしも電源を接続する必要
はなく、一定電位である必要はない。従って、第２の比
較回路１１ｂの＋側入力端子φ(+) 及び−側入力端子φ
(-) を故意にアンバランスに設計することで実現するこ
とができる。なお、この第２の比較回路１１ｂにおいて
は、第１の撮像信号Ｖａの信号レベルがＶｓ＋Ｖ２で、
第２の撮像信号Ｖｂの信号レベルがＶｓのときには出力
は不定となる。
すように、＋側入力端子φ(+) 及び−側入力端子φ(-)
に同電位の信号が入力した場合に、低レベルの出力信号
が出力されるように＋側入力端子φ(+) の電位が−側入
力端子φ(-) の電位よりも電圧Ｖ２だけ低くなるように
設定されている。この場合も、第１の比較回路１１ａと
同様に、上記電圧Ｖ２は、必ずしも電源を接続する必要
はなく、一定電位である必要はない。従って、第２の比
較回路１１ｂの＋側入力端子φ(+) 及び−側入力端子φ
(-) を故意にアンバランスに設計することで実現するこ
とができる。なお、この第２の比較回路１１ｂにおいて
は、第１の撮像信号Ｖａの信号レベルがＶｓ＋Ｖ２で、
第２の撮像信号Ｖｂの信号レベルがＶｓのときには出力
は不定となる。
【００６３】この第２の比較回路１１ｂにおける具体的
回路構成のいくつかの例を図１３〜図２３に基づいて説
明すると、まず、第１の例は、図１３に示すように、図
２で示す第１の比較回路１１ａにおける第１の例とほぼ
同じ構成を有するが、第１のトランジスタＴｒ１のゲー
ト電極と＋側入力端子φ(+) の間に電圧Ｖ２の電源３１
が、ゲート電極に対して負電圧が印加されるように接続
されて第２の比較回路１１ｂが構成されている点で異な
る。この第２の比較回路１１ｂは、第１及び第３のトラ
ンジスタＴｒ１及びＴｒ３における共通接点ａ１から導
出されたＱ端子から出力を取り出すようにしている。こ
の例では、＋側入力端子φ(+) に負電源３１が接続され
ることにより、＋側入力端子φ(+) に入力される信号の
レベルに等価的に電源電圧Ｖ２が減算されることにな
る。
回路構成のいくつかの例を図１３〜図２３に基づいて説
明すると、まず、第１の例は、図１３に示すように、図
２で示す第１の比較回路１１ａにおける第１の例とほぼ
同じ構成を有するが、第１のトランジスタＴｒ１のゲー
ト電極と＋側入力端子φ(+) の間に電圧Ｖ２の電源３１
が、ゲート電極に対して負電圧が印加されるように接続
されて第２の比較回路１１ｂが構成されている点で異な
る。この第２の比較回路１１ｂは、第１及び第３のトラ
ンジスタＴｒ１及びＴｒ３における共通接点ａ１から導
出されたＱ端子から出力を取り出すようにしている。こ
の例では、＋側入力端子φ(+) に負電源３１が接続され
ることにより、＋側入力端子φ(+) に入力される信号の
レベルに等価的に電源電圧Ｖ２が減算されることにな
る。
【００６４】次に、第２の比較回路１１ｂの第２の例
は、図１４に示すように、図３で示す第１の比較回路１
１ａの第２の例とほぼ同じ構成を有するが、第１及び第
３のトランジスタＴｒ１及びＴｒ３の共通接点ａ１とＱ
端子の間における出力ラインと接地間にコンデンサＣを
接続した点で異なる。この例では、第１のトランジスタ
Ｔｒ１の閾値がコンデンサＣに蓄積された電荷によって
高くなる。即ち、第１の撮像信号Ｖａが入力される第１
のトランジスタＴｒ１と第２の撮像信号Ｖｂが入力され
る第２のトランジスタＴｒ２の各閾値電圧がアンバラン
スになり、＋側入力端子φ(+) に入力される信号のレベ
ルに、第１のトランジスタＴｒ１に付加された閾値電圧
に相当する電源電圧Ｖ２が等価的に減算されることにな
る。
は、図１４に示すように、図３で示す第１の比較回路１
１ａの第２の例とほぼ同じ構成を有するが、第１及び第
３のトランジスタＴｒ１及びＴｒ３の共通接点ａ１とＱ
端子の間における出力ラインと接地間にコンデンサＣを
接続した点で異なる。この例では、第１のトランジスタ
Ｔｒ１の閾値がコンデンサＣに蓄積された電荷によって
高くなる。即ち、第１の撮像信号Ｖａが入力される第１
のトランジスタＴｒ１と第２の撮像信号Ｖｂが入力され
る第２のトランジスタＴｒ２の各閾値電圧がアンバラン
スになり、＋側入力端子φ(+) に入力される信号のレベ
ルに、第１のトランジスタＴｒ１に付加された閾値電圧
に相当する電源電圧Ｖ２が等価的に減算されることにな
る。
【００６５】この第２の例の変形例としては、図１５に
示すように、図４で示す第１の比較回路１１ａにおける
第２の例の変形例と同様に、複数個のそれぞれ容量値の
異なるコンデンサＣ1及びＣ2を形成し、各コンデンサＣ
1及びＣ2の出力ライン側端子と出力ラインとをスイッチ
ング回路２１にて選択的に接続するように構成してもよ
い。
示すように、図４で示す第１の比較回路１１ａにおける
第２の例の変形例と同様に、複数個のそれぞれ容量値の
異なるコンデンサＣ1及びＣ2を形成し、各コンデンサＣ
1及びＣ2の出力ライン側端子と出力ラインとをスイッチ
ング回路２１にて選択的に接続するように構成してもよ
い。
【００６６】次に、第２の比較回路の第３の例は、図１
６に示すように、図５で示す第１の比較回路１１ａにお
ける第３の例とほぼ同じ構成を有するが、第１及び第３
のトランジスタＴｒ１及びＴｒ３の共通接点ａ１と第１
のトランジスタＴｒ１の間に抵抗Ｒを挿入した点で異な
る。この例においても、第１のトランジスタＴｒ１と第
２のトランジスタＴｒ２の各閾値電圧がアンバランスに
なり、＋側入力端子φ(+) に入力される信号のレベル
に、第１のトランジスタＴｒ１に付加された閾値電圧に
相当する電源電圧Ｖ２が等価的に減算されることにな
る。
６に示すように、図５で示す第１の比較回路１１ａにお
ける第３の例とほぼ同じ構成を有するが、第１及び第３
のトランジスタＴｒ１及びＴｒ３の共通接点ａ１と第１
のトランジスタＴｒ１の間に抵抗Ｒを挿入した点で異な
る。この例においても、第１のトランジスタＴｒ１と第
２のトランジスタＴｒ２の各閾値電圧がアンバランスに
なり、＋側入力端子φ(+) に入力される信号のレベル
に、第１のトランジスタＴｒ１に付加された閾値電圧に
相当する電源電圧Ｖ２が等価的に減算されることにな
る。
【００６７】この第３の例の変形例としては、図１７に
示すように、図６で示す第１の比較回路１１ａにおける
第３の例の変形例と同様に、抵抗Ｒとして例えばｎチャ
ネル形ＭＯＳＦＥＴからなるトランジスタＴｒを挿入
し、このトランジスタＴｒのゲート電極に複数のそれぞ
れ電圧レベルが異なる電源ＶA ，ＶB 及びＶC をスイッ
チング回路２２を介して選択的に接続するように構成し
てもよい。
示すように、図６で示す第１の比較回路１１ａにおける
第３の例の変形例と同様に、抵抗Ｒとして例えばｎチャ
ネル形ＭＯＳＦＥＴからなるトランジスタＴｒを挿入
し、このトランジスタＴｒのゲート電極に複数のそれぞ
れ電圧レベルが異なる電源ＶA ，ＶB 及びＶC をスイッ
チング回路２２を介して選択的に接続するように構成し
てもよい。
【００６８】次に、第２の比較回路１１ｂの第４の例
は、図１８に示すように、図７で示す第１の比較回路１
１ａにおける第３の例とほぼ同じ構成を有するが、第１
のトランジスタＴｒ１のドレイン側に抵抗Ｒを挿入した
点で異なる。この例においても、第１のトランジスタＴ
ｒ１と第２のトランジスタＴｒ２の各閾値電圧がアンバ
ランスになり、＋側入力端子φ(+) に入力される信号の
レベルに、第１のトランジスタＴｒ１に付加された閾値
電圧に相当する電源電圧Ｖ２が等価的に減算されること
になる。
は、図１８に示すように、図７で示す第１の比較回路１
１ａにおける第３の例とほぼ同じ構成を有するが、第１
のトランジスタＴｒ１のドレイン側に抵抗Ｒを挿入した
点で異なる。この例においても、第１のトランジスタＴ
ｒ１と第２のトランジスタＴｒ２の各閾値電圧がアンバ
ランスになり、＋側入力端子φ(+) に入力される信号の
レベルに、第１のトランジスタＴｒ１に付加された閾値
電圧に相当する電源電圧Ｖ２が等価的に減算されること
になる。
【００６９】この第４の例の変形例としては、図１９に
示すように、図８で示す第１の比較回路１１ａにおける
第４の例の変形例と同様に、抵抗Ｒとして例えばｎチャ
ネル形ＭＯＳＦＥＴからなるトランジスタＴｒを挿入
し、このトランジスタＴｒのゲート電極に複数のそれぞ
れ電圧レベルが異なる電源ＶA ，ＶB 及びＶC をスイッ
チング回路２２を介して選択的に接続するように構成し
てもよい。
示すように、図８で示す第１の比較回路１１ａにおける
第４の例の変形例と同様に、抵抗Ｒとして例えばｎチャ
ネル形ＭＯＳＦＥＴからなるトランジスタＴｒを挿入
し、このトランジスタＴｒのゲート電極に複数のそれぞ
れ電圧レベルが異なる電源ＶA ，ＶB 及びＶC をスイッ
チング回路２２を介して選択的に接続するように構成し
てもよい。
【００７１】次に、上記第２の比較回路１１ｂの第５の
例は、図２０に示すように、上記図９で示す第１の比較
回路における第５の例とほぼ同じ構成を有するが、第１
のトランジスタＴｒ１におけるチャネル幅Ｗ1とチャネ
ル長Ｌ1の比Ｗ1／Ｌ1と、第２のトランジスタＴｒ２に
おけるチャネル幅Ｗ2とチャネル長Ｌ2の比Ｗ2／Ｌ2を故
意にずらして、＋側入力端子φ(+) に入力される信号の
レベルに、第１のトランジスタＴｒ１に付加された閾値
電圧に相当する電源電圧Ｖ２が等価的に減算されるよう
に構成した点で異なる。
例は、図２０に示すように、上記図９で示す第１の比較
回路における第５の例とほぼ同じ構成を有するが、第１
のトランジスタＴｒ１におけるチャネル幅Ｗ1とチャネ
ル長Ｌ1の比Ｗ1／Ｌ1と、第２のトランジスタＴｒ２に
おけるチャネル幅Ｗ2とチャネル長Ｌ2の比Ｗ2／Ｌ2を故
意にずらして、＋側入力端子φ(+) に入力される信号の
レベルに、第１のトランジスタＴｒ１に付加された閾値
電圧に相当する電源電圧Ｖ２が等価的に減算されるよう
に構成した点で異なる。
【００７０】この第５の例の変形例としては、図２１に
示すように、図１０で示す第１の比較回路１１ａにおけ
る第５の例の変形例と同様に、第１のトランジスタＴｒ
１の代わりに、それぞれチャネル幅Ｗとチャネル長Ｌの
比Ｗ／Ｌが異なり、ドレイン端子及びソース端子がそれ
ぞれ共通とされた複数個のトランジスタ（いずれもｎチ
ャネル形ＭＯＳＦＥＴにて構成される）Ｔｒａ，Ｔｒｂ
及びＴｒｃを形成し、各トランジスタＴｒａ，Ｔｒｂ及
びＴｒｃのゲート電極と−側入力端子φ(-) とをスイッ
チング回路２３にて選択的に接続するように構成しても
よい。
示すように、図１０で示す第１の比較回路１１ａにおけ
る第５の例の変形例と同様に、第１のトランジスタＴｒ
１の代わりに、それぞれチャネル幅Ｗとチャネル長Ｌの
比Ｗ／Ｌが異なり、ドレイン端子及びソース端子がそれ
ぞれ共通とされた複数個のトランジスタ（いずれもｎチ
ャネル形ＭＯＳＦＥＴにて構成される）Ｔｒａ，Ｔｒｂ
及びＴｒｃを形成し、各トランジスタＴｒａ，Ｔｒｂ及
びＴｒｃのゲート電極と−側入力端子φ(-) とをスイッ
チング回路２３にて選択的に接続するように構成しても
よい。
【００７１】次に、第２の比較回路の第６の例は、図２
２に示すように、図１１で示す第１の比較回路１１ａに
おける第６の例とほぼ同じ構成を有するが、第３のトラ
ンジスタＴｒ３におけるチャネル幅Ｗ3とチャネル長Ｌ3
の比Ｗ3／Ｌ3と、第４のトランジスタＴｒ４におけるチ
ャネル幅Ｗ4とチャネル長Ｌ4の比Ｗ4／Ｌ4をずらして、
＋側入力端子φ(+) に入力される信号のレベルに、第１
のトランジスタＴｒ１に付加された閾値電圧に相当する
電源電圧Ｖ２が等価的に減算されるように構成した点で
異なる。
２に示すように、図１１で示す第１の比較回路１１ａに
おける第６の例とほぼ同じ構成を有するが、第３のトラ
ンジスタＴｒ３におけるチャネル幅Ｗ3とチャネル長Ｌ3
の比Ｗ3／Ｌ3と、第４のトランジスタＴｒ４におけるチ
ャネル幅Ｗ4とチャネル長Ｌ4の比Ｗ4／Ｌ4をずらして、
＋側入力端子φ(+) に入力される信号のレベルに、第１
のトランジスタＴｒ１に付加された閾値電圧に相当する
電源電圧Ｖ２が等価的に減算されるように構成した点で
異なる。
【００７２】この第６の例の変形例としては、図２３に
示すように、図１２で示す第１の比較回路１１ａにおけ
る第６の例の変形例と同様に、第３のトランジスタＴｒ
３の代わりに、それぞれチャネル幅Ｗとチャネル長Ｌの
比Ｗ／Ｌが異なり、ドレイン端子及びソース端子がそれ
ぞれ共通とされた複数個のトランジスタ（いずれもｎチ
ャネル形ＭＯＳＦＥＴにて構成される）Ｔｒａ，Ｔｒｂ
及びＴｒｃを形成し、各トランジスタＴｒａ，Ｔｒｂ及
びＴｒｃのゲート電極と−側入力端子φ(-) とをスイッ
チング回路２４にて選択的に接続するように構成しても
よい。
示すように、図１２で示す第１の比較回路１１ａにおけ
る第６の例の変形例と同様に、第３のトランジスタＴｒ
３の代わりに、それぞれチャネル幅Ｗとチャネル長Ｌの
比Ｗ／Ｌが異なり、ドレイン端子及びソース端子がそれ
ぞれ共通とされた複数個のトランジスタ（いずれもｎチ
ャネル形ＭＯＳＦＥＴにて構成される）Ｔｒａ，Ｔｒｂ
及びＴｒｃを形成し、各トランジスタＴｒａ，Ｔｒｂ及
びＴｒｃのゲート電極と−側入力端子φ(-) とをスイッ
チング回路２４にて選択的に接続するように構成しても
よい。
【００７３】次に、上記実施例の二値化回路の信号処理
動作を図２４のタイミングチャートを参照しながら説明
する。
動作を図２４のタイミングチャートを参照しながら説明
する。
【００７４】まず、図１において、第２の読出し電極５
ｂから出力される第２の撮像信号Ｖｂの信号波形は、そ
の前段に隣接する第１の読出し電極５ａから出力される
第１の撮像信号Ｖａの信号波形に対して１ビット（即
ち、１転送クロック）分遅延した信号波形となってい
る。これらの撮像信号Ｖａ及びＶｂにおいて、区間Ｔｂ
が黒情報を示し、区間Ｔｗが白情報を示す。
ｂから出力される第２の撮像信号Ｖｂの信号波形は、そ
の前段に隣接する第１の読出し電極５ａから出力される
第１の撮像信号Ｖａの信号波形に対して１ビット（即
ち、１転送クロック）分遅延した信号波形となってい
る。これらの撮像信号Ｖａ及びＶｂにおいて、区間Ｔｂ
が黒情報を示し、区間Ｔｗが白情報を示す。
【００７５】そして、第１の比較回路１１ａから出力さ
れる第１の出力信号（第１の比較回路１１ａの反転Ｑ端
子からの出力信号）Ｓ１の波形は、第１の撮像信号Ｖａ
の信号レベルが第２の撮像信号Ｖｂの信号レベルに対し
て電圧Ｖ１以上に降下したときに高レベルとなり、それ
以外はすべて低レベルとなる。
れる第１の出力信号（第１の比較回路１１ａの反転Ｑ端
子からの出力信号）Ｓ１の波形は、第１の撮像信号Ｖａ
の信号レベルが第２の撮像信号Ｖｂの信号レベルに対し
て電圧Ｖ１以上に降下したときに高レベルとなり、それ
以外はすべて低レベルとなる。
【００７６】一方、第２の比較回路１１ｂから出力され
る第２の出力信号（第２の比較回路１１ｂのＱ端子から
の出力信号）Ｓ２の波形は、第２の撮像信号Ｖｂの信号
レベルが第１の撮像信号Ｖａの信号レベルに対して電圧
Ｖ２以上に上昇したときに高レベルとなり、それ以外は
すべて低レベルとなる。
る第２の出力信号（第２の比較回路１１ｂのＱ端子から
の出力信号）Ｓ２の波形は、第２の撮像信号Ｖｂの信号
レベルが第１の撮像信号Ｖａの信号レベルに対して電圧
Ｖ２以上に上昇したときに高レベルとなり、それ以外は
すべて低レベルとなる。
【００７７】ＪＫフリップフロップ回路１２からの出力
信号Ｓは、第１の比較回路１１ａからの出力信号Ｓ１が
高レベルとなり、更に転送クロック信号Ｐｃが立ち下が
った時点で立ち上がり、第２の比較回路１１ｂからの出
力信号Ｓ２が高レベルとなり、更に転送クロック信号Ｐ
ｃが立ち下がった時点で立ち下がるという信号波形とな
る。即ち、転送クロック信号Ｐｃの立ち下がり時のＪ端
子及びＫ端子に入力される信号Ｓ１及びＳ２のレベル状
態で、このＪＫフリップフロップ回路１２の出力が決定
される。このＪＫフリップフロップ回路１２から出力さ
れる出力信号Ｓの信号波形と、第１及び第２の撮像信号
Ｖａ及びＶｂの信号波形から、イメージセンサの撮像領
域２にて読み取った情報に相当する白黒が高精度に判別
できていることがわかる。
信号Ｓは、第１の比較回路１１ａからの出力信号Ｓ１が
高レベルとなり、更に転送クロック信号Ｐｃが立ち下が
った時点で立ち上がり、第２の比較回路１１ｂからの出
力信号Ｓ２が高レベルとなり、更に転送クロック信号Ｐ
ｃが立ち下がった時点で立ち下がるという信号波形とな
る。即ち、転送クロック信号Ｐｃの立ち下がり時のＪ端
子及びＫ端子に入力される信号Ｓ１及びＳ２のレベル状
態で、このＪＫフリップフロップ回路１２の出力が決定
される。このＪＫフリップフロップ回路１２から出力さ
れる出力信号Ｓの信号波形と、第１及び第２の撮像信号
Ｖａ及びＶｂの信号波形から、イメージセンサの撮像領
域２にて読み取った情報に相当する白黒が高精度に判別
できていることがわかる。
【００７８】また、バーコードが印刷された媒体（原稿
等）の表面の凹凸や、光源の影響などで、イメージセン
サにて読み取った情報が大きくレベル変動した場合にお
いても、図２５のタイミングチャートに示すように、白
情報として読み取った区間Ｔｗにおいて、ＪＫフリップ
フロップ回路１２からの出力信号Ｓが高レベルとなり、
黒情報として読み取った区間Ｔｂにおいて、ＪＫフリッ
プフロップ回路１２からの出力信号Ｓが低レベルとな
り、イメージセンサの撮像領域２にて読み取った情報に
相当する白黒が高精度に判別できていることがわかる。
等）の表面の凹凸や、光源の影響などで、イメージセン
サにて読み取った情報が大きくレベル変動した場合にお
いても、図２５のタイミングチャートに示すように、白
情報として読み取った区間Ｔｗにおいて、ＪＫフリップ
フロップ回路１２からの出力信号Ｓが高レベルとなり、
黒情報として読み取った区間Ｔｂにおいて、ＪＫフリッ
プフロップ回路１２からの出力信号Ｓが低レベルとな
り、イメージセンサの撮像領域２にて読み取った情報に
相当する白黒が高精度に判別できていることがわかる。
【００７９】次に、上記実施例に係るイメージセンサ並
びに二値化回路のいくつかの変形例を図２６〜図２８に
基づいて説明する。なお、図１と対応するものについて
は同符号を記す。
びに二値化回路のいくつかの変形例を図２６〜図２８に
基づいて説明する。なお、図１と対応するものについて
は同符号を記す。
【００８０】図２６は、第１の変形例に係るイメージセ
ンサ及び二値化回路を示すもので、上記図１で示す実施
例に係るイメージセンサ及び二値化回路とほぼ同じ構成
を有するが、以下の点で異なる。即ち、イメージセンサ
の電荷転送段３における最終段に形成される互いに隣接
する読出し電極を、それぞれ隣接する４つの読出し電極
（以下、便宜的に、前段から第１，第２，第３及び第４
の読出し電極５ａ，５ｂ，５ｃ及び５ｄとして記す）と
した点と、第１の比較回路１１ａの＋側入力端子に第１
の読出し電極５ａからの第１の撮像信号Ｖａを入力さ
せ、−側入力端子に第２の読出し電極５ｂからの第２の
撮像信号Ｖｂを入力させた点と、第２の比較回路１１ｂ
の＋側入力端子に第３の読出し電極５ｃからの第３の撮
像信号Ｖｃを入力させ、−側入力端子に第４の読出し電
極５ｄからの第４の撮像信号Ｖｄを入力させた点と、第
１の比較回路１１ａの反転Ｑ端子とＪＫフリップフロッ
プ回路１２のＪ端子間に２転送クロック分遅延させる遅
延回路４１を挿入した点で異なる。この遅延回路４１
は、第１の比較回路１１ａからの出力信号Ｓ１と第２の
比較回路１１ｂからの出力信号Ｓ２との同時化を図った
ものである。
ンサ及び二値化回路を示すもので、上記図１で示す実施
例に係るイメージセンサ及び二値化回路とほぼ同じ構成
を有するが、以下の点で異なる。即ち、イメージセンサ
の電荷転送段３における最終段に形成される互いに隣接
する読出し電極を、それぞれ隣接する４つの読出し電極
（以下、便宜的に、前段から第１，第２，第３及び第４
の読出し電極５ａ，５ｂ，５ｃ及び５ｄとして記す）と
した点と、第１の比較回路１１ａの＋側入力端子に第１
の読出し電極５ａからの第１の撮像信号Ｖａを入力さ
せ、−側入力端子に第２の読出し電極５ｂからの第２の
撮像信号Ｖｂを入力させた点と、第２の比較回路１１ｂ
の＋側入力端子に第３の読出し電極５ｃからの第３の撮
像信号Ｖｃを入力させ、−側入力端子に第４の読出し電
極５ｄからの第４の撮像信号Ｖｄを入力させた点と、第
１の比較回路１１ａの反転Ｑ端子とＪＫフリップフロッ
プ回路１２のＪ端子間に２転送クロック分遅延させる遅
延回路４１を挿入した点で異なる。この遅延回路４１
は、第１の比較回路１１ａからの出力信号Ｓ１と第２の
比較回路１１ｂからの出力信号Ｓ２との同時化を図った
ものである。
【００８１】この第１の変形例においても、上記実施例
と同様に、第１の比較回路１１ａにおける＋側入力端子
の電位が−側入力端子の電位よりも電圧Ｖ１だけ高くな
るように設定され、第２の比較回路１１ｂにおける＋側
入力端子の電位が−側入力端子の電位よりも電圧Ｖ２だ
け低くなるように設定されている。
と同様に、第１の比較回路１１ａにおける＋側入力端子
の電位が−側入力端子の電位よりも電圧Ｖ１だけ高くな
るように設定され、第２の比較回路１１ｂにおける＋側
入力端子の電位が−側入力端子の電位よりも電圧Ｖ２だ
け低くなるように設定されている。
【００８２】そして、第１及び第２の撮像信号Ｖａ及び
Ｖｂのペアが第１の比較回路１１ａに入力され、また、
第３及び第４の撮像信号Ｖｃ及びＶｄのペアが第２の比
較回路１１ｂに入力され、更に、第１の比較回路１１ａ
の後段に接続された遅延回路４１にて第１の比較回路１
１ａからの出力信号Ｓ１と第２の比較回路１１ｂからの
出力信号Ｓ２の同時化が図られて、それぞれＪＫフリッ
プフロップ回路１２のＪ端子及びＫ端子に供給される。
Ｖｂのペアが第１の比較回路１１ａに入力され、また、
第３及び第４の撮像信号Ｖｃ及びＶｄのペアが第２の比
較回路１１ｂに入力され、更に、第１の比較回路１１ａ
の後段に接続された遅延回路４１にて第１の比較回路１
１ａからの出力信号Ｓ１と第２の比較回路１１ｂからの
出力信号Ｓ２の同時化が図られて、それぞれＪＫフリッ
プフロップ回路１２のＪ端子及びＫ端子に供給される。
【００８３】この第１の変形例における遅延回路４１か
らの出力信号ｄＳ１及び第２の比較回路１１ｂからの出
力信号Ｓ２は、図２４及び図２５のタイミングチャート
における出力信号Ｓ１及びＳ２にそれぞれ対応し、ＪＫ
フリップフロップ回路１２のＱ端子からの出力信号Ｓ
は、図２４及び図２５のタイミングチャートにおける出
力信号Ｓに対応することになる。
らの出力信号ｄＳ１及び第２の比較回路１１ｂからの出
力信号Ｓ２は、図２４及び図２５のタイミングチャート
における出力信号Ｓ１及びＳ２にそれぞれ対応し、ＪＫ
フリップフロップ回路１２のＱ端子からの出力信号Ｓ
は、図２４及び図２５のタイミングチャートにおける出
力信号Ｓに対応することになる。
【００８４】この第１の変形例においても、上記実施例
と同様に、イメージセンサの撮像領域２にて読み取った
情報に相当する白黒が高精度に判別することができる。
特に、この第１の変形例においては、第１〜第４の読出
し電極５ａ〜５ｄからの各撮像信号Ｖａ〜Ｖｄが個別の
入力端子に供給されることから、上記実施例と比して、
各撮像信号Ｖａ〜Ｖｄの負荷が減少し精度が向上する。
と同様に、イメージセンサの撮像領域２にて読み取った
情報に相当する白黒が高精度に判別することができる。
特に、この第１の変形例においては、第１〜第４の読出
し電極５ａ〜５ｄからの各撮像信号Ｖａ〜Ｖｄが個別の
入力端子に供給されることから、上記実施例と比して、
各撮像信号Ｖａ〜Ｖｄの負荷が減少し精度が向上する。
【００８５】次に、図２７は、第２の変形例に係るイメ
ージセンサ並びに二値化回路を示すもので、上記図１で
示す実施例に係るイメージセンサ及び二値化回路とほぼ
同じ構成を有するが、第１及び第２の読出し電極５ａ及
び５ｂの直後に、それぞれ第１及び第２の撮像信号Ｖａ
及びＶｂを電流増幅する例えばソースフォロア回路から
なるアンプ４２ａ及び４２ｂを接続している点で異な
る。
ージセンサ並びに二値化回路を示すもので、上記図１で
示す実施例に係るイメージセンサ及び二値化回路とほぼ
同じ構成を有するが、第１及び第２の読出し電極５ａ及
び５ｂの直後に、それぞれ第１及び第２の撮像信号Ｖａ
及びＶｂを電流増幅する例えばソースフォロア回路から
なるアンプ４２ａ及び４２ｂを接続している点で異な
る。
【００８６】この第２の変形例における信号処理動作
は、実施例と同様に、図２４及び図２５のタイミングチ
ャートで示す信号処理動作と同じになる。
は、実施例と同様に、図２４及び図２５のタイミングチ
ャートで示す信号処理動作と同じになる。
【００８７】この第２の変形例においても、上記実施例
と同様に、イメージセンサの撮像領域２にて読み取った
情報に相当する白黒が高精度に判別することができる。
特に、この第２の変形例においては、第１及び第２の読
出し電極５ａ及び５ｂからの各撮像信号Ｖａ及びＶｂが
それぞれアンプ４２ａ及び４２ｂにて電流増幅されるこ
とから、上記実施例と比して、各撮像信号Ｖａ及びＶｂ
の負荷が減少し、精度が向上する。
と同様に、イメージセンサの撮像領域２にて読み取った
情報に相当する白黒が高精度に判別することができる。
特に、この第２の変形例においては、第１及び第２の読
出し電極５ａ及び５ｂからの各撮像信号Ｖａ及びＶｂが
それぞれアンプ４２ａ及び４２ｂにて電流増幅されるこ
とから、上記実施例と比して、各撮像信号Ｖａ及びＶｂ
の負荷が減少し、精度が向上する。
【００８８】次に、図２８は、第３の変形例に係るイメ
ージセンサ並びに二値化回路を示すもので、上記図１で
示す実施例に係るイメージセンサ及び二値化回路とほぼ
同じ構成を有するが、第１の読出し電極５ａの直後に、
２つの例えばソースフォロア回路からなるアンプ（以
下、便宜的に、第１及び第２のアンプ４３ａ及び４３ｂ
と記す）を接続し、第２の読出し電極５ｂの直後に、２
つの例えばソースフォロア回路からなるアンプ（以下、
便宜的に、第３及び第４のアンプ４３ｃ及び４３ｄと記
す）を接続し、更に、第１のアンプ４３ａからの出力信
号Ｖａ１を第１の比較回路１１ａの＋側入力端子に入力
させ、第２のアンプ４３ｂからの出力信号Ｖａ２を第２
の比較回路１１ｂの＋側入力端子に入力させ、第３のア
ンプ４３ｃからの出力信号Ｖｂ１を第１の比較回路１１
ａの−側入力端子に入力させ、第４のアンプ４３ｄから
の出力信号Ｖｂ２を第２の比較回路１１ｂの−側入力端
子に入力させた点で異なる。
ージセンサ並びに二値化回路を示すもので、上記図１で
示す実施例に係るイメージセンサ及び二値化回路とほぼ
同じ構成を有するが、第１の読出し電極５ａの直後に、
２つの例えばソースフォロア回路からなるアンプ（以
下、便宜的に、第１及び第２のアンプ４３ａ及び４３ｂ
と記す）を接続し、第２の読出し電極５ｂの直後に、２
つの例えばソースフォロア回路からなるアンプ（以下、
便宜的に、第３及び第４のアンプ４３ｃ及び４３ｄと記
す）を接続し、更に、第１のアンプ４３ａからの出力信
号Ｖａ１を第１の比較回路１１ａの＋側入力端子に入力
させ、第２のアンプ４３ｂからの出力信号Ｖａ２を第２
の比較回路１１ｂの＋側入力端子に入力させ、第３のア
ンプ４３ｃからの出力信号Ｖｂ１を第１の比較回路１１
ａの−側入力端子に入力させ、第４のアンプ４３ｄから
の出力信号Ｖｂ２を第２の比較回路１１ｂの−側入力端
子に入力させた点で異なる。
【００８９】この第３の変形例における信号処理動作
も、上記実施例と同様に、上記図２４及び図２５のタイ
ミングチャートで示す信号処理動作と同じになる。
も、上記実施例と同様に、上記図２４及び図２５のタイ
ミングチャートで示す信号処理動作と同じになる。
【００９０】この第３の変形例においても、上記実施例
と同様に、イメージセンサの撮像領域２にて読み取った
情報に相当する白黒が高精度に判別することができる。
この場合も、第１及び第２の読出し電極５ａ及び５ｂか
らの各撮像信号Ｖａ及びＶｂが第１〜第４のアンプ４３
ａ〜４３ｄにてそれぞれ個別に電流増幅されることか
ら、上記実施例と比して、各撮像信号Ｖａ及びＶｂの負
荷が減少し、精度が向上する。特に、この第３の変形例
においては、第１及び第２の読出し電極５ａ及び５ｂか
らの第１及び第２の撮像信号Ｖａ及びＶｂを、第１の比
較回路１１ａ及び第２の比較回路１１ｂにてそれぞれ独
立に比較させることができ、第１及び第２の比較回路１
１ａ及び１１ｂの相互作用による誤動作を防止すること
ができる。
と同様に、イメージセンサの撮像領域２にて読み取った
情報に相当する白黒が高精度に判別することができる。
この場合も、第１及び第２の読出し電極５ａ及び５ｂか
らの各撮像信号Ｖａ及びＶｂが第１〜第４のアンプ４３
ａ〜４３ｄにてそれぞれ個別に電流増幅されることか
ら、上記実施例と比して、各撮像信号Ｖａ及びＶｂの負
荷が減少し、精度が向上する。特に、この第３の変形例
においては、第１及び第２の読出し電極５ａ及び５ｂか
らの第１及び第２の撮像信号Ｖａ及びＶｂを、第１の比
較回路１１ａ及び第２の比較回路１１ｂにてそれぞれ独
立に比較させることができ、第１及び第２の比較回路１
１ａ及び１１ｂの相互作用による誤動作を防止すること
ができる。
【００９１】このように、上記実施例及び各種変形例に
係る二値化回路においては、バーコードのように、スレ
ッショルド電圧を画素毎に変えていく必要のある情報を
イメージセンサで読み取った場合に、その読み取った情
報を二値化（ディジタル化）して出力することが可能と
なる。
係る二値化回路においては、バーコードのように、スレ
ッショルド電圧を画素毎に変えていく必要のある情報を
イメージセンサで読み取った場合に、その読み取った情
報を二値化（ディジタル化）して出力することが可能と
なる。
【００９２】また、イメージセンサの特長を活かした方
式、即ち、ある撮像信号Ｖａと、このある撮像信号Ｖａ
を１転送クロック分遅延させた撮像信号Ｖｂとの差を検
出し、更にその差の検出において、ヒステリシス特性を
もたせて二値化するようにしたので情報に対する二値化
の精度を向上させることができる。
式、即ち、ある撮像信号Ｖａと、このある撮像信号Ｖａ
を１転送クロック分遅延させた撮像信号Ｖｂとの差を検
出し、更にその差の検出において、ヒステリシス特性を
もたせて二値化するようにしたので情報に対する二値化
の精度を向上させることができる。
【００９３】また、第１及び第２の比較回路１１ａ及び
１１ｂとＪＫフリップフロップ回路１２のみで構成する
ことができることから、二値化回路の回路構成が簡単に
なり、しかも高精度に二値化情報を得ることができる。
従って、部品点数の削減化、低消費電力化を達成させる
ことができると共に、二値化回路としての高信頼性を実
現させることができる。
１１ｂとＪＫフリップフロップ回路１２のみで構成する
ことができることから、二値化回路の回路構成が簡単に
なり、しかも高精度に二値化情報を得ることができる。
従って、部品点数の削減化、低消費電力化を達成させる
ことができると共に、二値化回路としての高信頼性を実
現させることができる。
【００９４】また、第１及び第２の比較回路１１ａ及び
１１ｂを４つのｎチャネル形ＭＯＳＦＥＴ（第１〜第４
のトランジスタＴｒ１〜Ｔｒ４）にて構成されたＲＳフ
リップフロップ回路を主体とした回路構成としているた
め、第１及び第２の比較回路１１ａ及び１１ｂのイメー
ジセンサへのオンチップ化が実現できる。ＪＫフリップ
フロップ回路１２を、例えばＣＭＯＳトランジスタを主
体とする回路構成とすることにより、第１及び第２の比
較回路１１ａ及び１１ｂからＪＫフリップフロップ回路
１２を含めた二値化回路のイメージセンサへのオンチッ
プ化を実現させることができる。
１１ｂを４つのｎチャネル形ＭＯＳＦＥＴ（第１〜第４
のトランジスタＴｒ１〜Ｔｒ４）にて構成されたＲＳフ
リップフロップ回路を主体とした回路構成としているた
め、第１及び第２の比較回路１１ａ及び１１ｂのイメー
ジセンサへのオンチップ化が実現できる。ＪＫフリップ
フロップ回路１２を、例えばＣＭＯＳトランジスタを主
体とする回路構成とすることにより、第１及び第２の比
較回路１１ａ及び１１ｂからＪＫフリップフロップ回路
１２を含めた二値化回路のイメージセンサへのオンチッ
プ化を実現させることができる。
【００９５】この実施例に係る二値化回路を有するイメ
ージセンサを例えばバーコード読み取り装置等に利用し
た場合に、このバーコード読み取り装置の小型化及び信
頼性を向上させることが可能となる。
ージセンサを例えばバーコード読み取り装置等に利用し
た場合に、このバーコード読み取り装置の小型化及び信
頼性を向上させることが可能となる。
【００９６】上記例では、イメージセンサからの撮像情
報を二値化する例について説明したが、その他、通常の
信号処理において、シリーズに供給される入力信号を二
値化する場合にも適用させることができる。
報を二値化する例について説明したが、その他、通常の
信号処理において、シリーズに供給される入力信号を二
値化する場合にも適用させることができる。
【００９７】具体的には、図２９に示すように、入力端
子φｉｎの後段に接点ａを介して例えば１クロック分の
遅延を行う遅延回路５１を接続し、入力端子φｉｎから
の入力信号Ｖｉｎを第１及び第２の比較回路１１ａ及び
１１ｂの各＋側入力端子に入力させ、遅延回路５１から
の遅延信号ｄＶｉｎを第１及び第２の比較回路１１ａ及
び１１ｂの各−側入力端子に入力させ、更に第１の比較
回路１１ａの反転Ｑ端子からの出力信号Ｓ１をＪＫフリ
ップフロップ回路１２のＪ端子に入力させ、第２の比較
回路１１ｂのＱ端子からの出力信号Ｓ２をＪＫフリップ
フロップ回路１２のＫ端子に入力させて構成させるよう
にしてもよい。
子φｉｎの後段に接点ａを介して例えば１クロック分の
遅延を行う遅延回路５１を接続し、入力端子φｉｎから
の入力信号Ｖｉｎを第１及び第２の比較回路１１ａ及び
１１ｂの各＋側入力端子に入力させ、遅延回路５１から
の遅延信号ｄＶｉｎを第１及び第２の比較回路１１ａ及
び１１ｂの各−側入力端子に入力させ、更に第１の比較
回路１１ａの反転Ｑ端子からの出力信号Ｓ１をＪＫフリ
ップフロップ回路１２のＪ端子に入力させ、第２の比較
回路１１ｂのＱ端子からの出力信号Ｓ２をＪＫフリップ
フロップ回路１２のＫ端子に入力させて構成させるよう
にしてもよい。
【００９８】この場合においても、上記実施例と同様
に、第１の比較回路１１ａにおける＋側入力端子の電位
が−側入力端子の電位よりも電圧Ｖ１だけ高くなるよう
に設定され、第２の比較回路１１ｂにおける＋側入力端
子の電位が−側入力端子の電位よりも電圧Ｖ２だけ低く
なるように設定される。
に、第１の比較回路１１ａにおける＋側入力端子の電位
が−側入力端子の電位よりも電圧Ｖ１だけ高くなるよう
に設定され、第２の比較回路１１ｂにおける＋側入力端
子の電位が−側入力端子の電位よりも電圧Ｖ２だけ低く
なるように設定される。
【００９９】この図２９で示す二値化回路においては、
上記実施例と同様に、入力信号Ｖｉｎを高精度に二値化
（ディジタル化）することができ、例えば円盤状記録媒
体としての光ディスクからピット情報を読み取る再生系
の復調回路に組み込まれる二値化回路に適用させた場
合、ピット情報を高精度に二値化することができ、光デ
ィスクの再生特性を向上させることが可能となる。
上記実施例と同様に、入力信号Ｖｉｎを高精度に二値化
（ディジタル化）することができ、例えば円盤状記録媒
体としての光ディスクからピット情報を読み取る再生系
の復調回路に組み込まれる二値化回路に適用させた場
合、ピット情報を高精度に二値化することができ、光デ
ィスクの再生特性を向上させることが可能となる。
【０１００】
【発明の効果】上述のように、本発明に係る二値化回路
は、ヒステリシス特性を有し、空間的に離間した撮像信
号がＣＣＤの電荷転送段の複数の読出し電極より入力さ
れ、これら撮像信号のレベル比較を行う比較手段と、こ
の比較手段からの出力信号のレベル変化点を検出して二
値化信号を作成する検出手段とを設けるようにしたの
で、空間的に離間した撮像信号の二値化情報を簡単な回
路構成で高精度に得ることができ、部品点数の削減化、
低消費電力を図ることができる。特に、ＣＣＤイメージ
センサにおける二値化回路として機能させた場合、ＣＣ
Ｄイメージセンサからの撮像信号の二値化情報を簡単な
回路構成で高精度に得ることができ、ＣＣＤイメージセ
ンサへのオンチップ化を実現することができる。
は、ヒステリシス特性を有し、空間的に離間した撮像信
号がＣＣＤの電荷転送段の複数の読出し電極より入力さ
れ、これら撮像信号のレベル比較を行う比較手段と、こ
の比較手段からの出力信号のレベル変化点を検出して二
値化信号を作成する検出手段とを設けるようにしたの
で、空間的に離間した撮像信号の二値化情報を簡単な回
路構成で高精度に得ることができ、部品点数の削減化、
低消費電力を図ることができる。特に、ＣＣＤイメージ
センサにおける二値化回路として機能させた場合、ＣＣ
Ｄイメージセンサからの撮像信号の二値化情報を簡単な
回路構成で高精度に得ることができ、ＣＣＤイメージセ
ンサへのオンチップ化を実現することができる。
【０１０１】また、本発明に係るＣＣＤ固体撮像装置
は、入射光の光量に応じた信号電荷量に変換する受光部
が多数配列された撮像領域と、撮像領域からの信号電荷
を一方向に転送するＣＣＤによる電荷転送段と、ヒステ
リシス特性を有し、電荷転送段の複数の読出し電極より
入力される電荷転送段における互いに遅延量の異なる撮
像信号のレベル比較を行う比較手段とこの比較手段から
の出力信号のレベル変化点を検出して二値化信号を作成
する検出手段を具備した二値化回路とを設けるようにし
たので、撮像信号の二値化情報を簡単な回路構成で高精
度に得ることができ、部品点数の削減化、低消費電力化
を達成させることができる二値化回路をオンチップ化す
ることが可能となり、装置自体の小型化及び高信頼性を
図ることができる。
は、入射光の光量に応じた信号電荷量に変換する受光部
が多数配列された撮像領域と、撮像領域からの信号電荷
を一方向に転送するＣＣＤによる電荷転送段と、ヒステ
リシス特性を有し、電荷転送段の複数の読出し電極より
入力される電荷転送段における互いに遅延量の異なる撮
像信号のレベル比較を行う比較手段とこの比較手段から
の出力信号のレベル変化点を検出して二値化信号を作成
する検出手段を具備した二値化回路とを設けるようにし
たので、撮像信号の二値化情報を簡単な回路構成で高精
度に得ることができ、部品点数の削減化、低消費電力化
を達成させることができる二値化回路をオンチップ化す
ることが可能となり、装置自体の小型化及び高信頼性を
図ることができる。
【図１】本発明に係る二値化回路及びこの二値化回路を
用いた固体撮像装置をバーコード読み取り装置の二値化
回路及びＣＣＤイメージセンサに適用した例を示すブロ
ック回路図である。
用いた固体撮像装置をバーコード読み取り装置の二値化
回路及びＣＣＤイメージセンサに適用した例を示すブロ
ック回路図である。
【図２】本発明に係る二値化回路を構成する第１の比較
回路の第１の例を示す回路図である。
回路の第１の例を示す回路図である。
【図３】本発明に係る二値化回路を構成する第１の比較
回路の第２の例を示す回路図である。
回路の第２の例を示す回路図である。
【図４】本発明に係る二値化回路を構成する第１の比較
回路の第２の例の変形例を示す回路図である。
回路の第２の例の変形例を示す回路図である。
【図５】本発明に係る二値化回路を構成する第１の比較
回路の第３の例を示す回路図である。
回路の第３の例を示す回路図である。
【図６】本発明に係る二値化回路を構成する第１の比較
回路の第３の例の変形例を示す回路図である。
回路の第３の例の変形例を示す回路図である。
【図７】本発明に係る二値化回路を構成する第１の比較
回路の第４の例を示す回路図である。
回路の第４の例を示す回路図である。
【図８】本発明に係る二値化回路を構成する第１の比較
回路の第４の例の変形例を示す回路図である。
回路の第４の例の変形例を示す回路図である。
【図９】本発明に係る二値化回路を構成する第１の比較
回路の第５の例を示す回路図である。
回路の第５の例を示す回路図である。
【図１０】本発明に係る二値化回路を構成する第１の比
較回路の第５の例の変形例を示す回路図である。
較回路の第５の例の変形例を示す回路図である。
【図１１】本発明に係る二値化回路を構成する第１の比
較回路の第６の例を示す回路図である。
較回路の第６の例を示す回路図である。
【図１２】本発明に係る二値化回路を構成する第１の比
較回路の第６の例の変形例を示す回路図である。
較回路の第６の例の変形例を示す回路図である。
【図１３】本発明に係る二値化回路を構成する第２の比
較回路の第１の例を示す回路図である。
較回路の第１の例を示す回路図である。
【図１４】本発明に係る二値化回路を構成する第２の比
較回路の第２の例を示す回路図である。
較回路の第２の例を示す回路図である。
【図１５】本発明に係る二値化回路を構成する第２の比
較回路の第２の例の変形例を示す回路図である。
較回路の第２の例の変形例を示す回路図である。
【図１６】本発明に係る二値化回路を構成する第２の比
較回路の第３の例を示す回路図である。
較回路の第３の例を示す回路図である。
【図１７】本発明に係る二値化回路を構成する第２の比
較回路の第３の例の変形例を示す回路図である。
較回路の第３の例の変形例を示す回路図である。
【図１８】本発明に係る二値化回路を構成する第２の比
較回路の第４の例を示す回路図である。
較回路の第４の例を示す回路図である。
【図１９】本発明に係る二値化回路を構成する第２の比
較回路の第４の例の変形例を示す回路図である。
較回路の第４の例の変形例を示す回路図である。
【図２０】本発明に係る二値化回路を構成する第２の比
較回路の第５の例を示す回路図である。
較回路の第５の例を示す回路図である。
【図２１】本発明に係る二値化回路を構成する第２の比
較回路の第５の例の変形例を示す回路図である。
較回路の第５の例の変形例を示す回路図である。
【図２２】本発明に係る二値化回路を構成する第２の比
較回路の第６の例を示す回路図である。
較回路の第６の例を示す回路図である。
【図２３】本発明に係る二値化回路を構成する第２の比
較回路の第６の例の変形例を示す回路図である。
較回路の第６の例の変形例を示す回路図である。
【図２４】本発明に係る二値化回路の信号処理動作を示
すタイミングチャートである。
すタイミングチャートである。
【図２５】本発明に係るイメージセンサにて読み取った
情報が大きくレベル変動した場合における本発明に係る
二値化回路の信号処理動作を示すタイミングチャートで
ある。
情報が大きくレベル変動した場合における本発明に係る
二値化回路の信号処理動作を示すタイミングチャートで
ある。
【図２６】本発明に係るイメージセンサ並びに二値化回
路の第１の変形例を示す構成図である。
路の第１の変形例を示す構成図である。
【図２７】本発明に係るイメージセンサ並びに二値化回
路の第２の変形例を示す構成図である。
路の第２の変形例を示す構成図である。
【図２８】本発明に係るイメージセンサ並びに二値化回
路の第３の変形例を示す構成図である。
路の第３の変形例を示す構成図である。
【図２９】本発明に係る二値化回路を通常の信号処理に
おいて、シリーズに供給される入力信号を二値化する場
合に適用した回路構成を示す回路図である。
おいて、シリーズに供給される入力信号を二値化する場
合に適用した回路構成を示す回路図である。
【図３０】従来のイメージセンサ並びに二値化回路を示
す構成図である。
す構成図である。
【図３１】従来の二値化回路のヒステリシス特性を示す
特性図である。
特性図である。
１ 受光部（画素）、 ２ 撮像領域、 ３ 電荷転送
段、 ４ 読出しゲート、 ５ａ，５ｂ 第１及び第２
の読出し電極、 ５ｃ，５ｄ 第３及び第４の読出し電
極、 １１ａ，１１ｂ 第１及び第２の比較回路、 １
２ ＪＫフリップフロップ回路、 １３ 転送クロック
発生源、 １４，３１ 電源、 Ｔｒ１〜Ｔｒ４ 第１
〜第４のトランジスタ、 Ｃ1，Ｃ2，Ｃ3 コンデン
サ、 Ｒ抵抗、 Ｔｒ，Ｔｒａ，Ｔｒｂ，Ｔｒｃ トラ
ンジスタ、 ２１，２２，２３，２４ スイッチング回
路。
段、 ４ 読出しゲート、 ５ａ，５ｂ 第１及び第２
の読出し電極、 ５ｃ，５ｄ 第３及び第４の読出し電
極、 １１ａ，１１ｂ 第１及び第２の比較回路、 １
２ ＪＫフリップフロップ回路、 １３ 転送クロック
発生源、 １４，３１ 電源、 Ｔｒ１〜Ｔｒ４ 第１
〜第４のトランジスタ、 Ｃ1，Ｃ2，Ｃ3 コンデン
サ、 Ｒ抵抗、 Ｔｒ，Ｔｒａ，Ｔｒｂ，Ｔｒｃ トラ
ンジスタ、 ２１，２２，２３，２４ スイッチング回
路。
Claims (7)
- 【請求項１】 ヒステリシス特性を有し空間的に離れた
複数の撮像信号がＣＣＤの電荷転送段の複数の読出し電
極より入力され、これら撮像信号のレベル比較を行う比
較手段と、 上記比較手段からの出力信号のレベル変化点を検出して
二値化信号を作成する検出手段とを有する二値化回路。 - 【請求項２】 上記比較手段は、一方の入力に等価的に
オフセット電位を加算して、上記撮像信号のレベル比較
を行う第１の比較回路と、一方の入力に等価的にオフセ
ット電位を減算して、上記撮像信号のレベル比較を行う
第２の比較回路から構成されていることを特徴とする請
求項１記載の二値化回路。 - 【請求項３】 上記比較手段は、上記空間的に離れた撮
像信号が入力される２つの入力端子が電位的に不均一に
設定され、上記２つの入力端子に同電位の信号が入力さ
れたときに高レベルの信号を出力する第１の比較回路
と、上記空間的に離れた撮像信号が入力される２つの入
力端子が電位的に不均一に設定され、上記２つの入力端
子に同電位の信号が入力されたときに低レベルの信号を
出力する第２の比較回路とで構成され、 上記検出手段は、上記第１の比較回路からの低レベルの
信号の入力に基づいてレベル変化し、上記第２の比較回
路からの高レベルの信号の入力に基づいてレベル復帰す
るフリップフロップ回路にて構成されていることを特徴
とする請求項１又は２記載の二値化回路。 - 【請求項４】 上記空間的に離れた撮像信号は、ＣＣＤ
による電荷転送段における互いに遅延量の異なる信号で
あることを特徴とする請求項１〜３のいずれか１記載の
二値化回路。 - 【請求項５】 入射光の光量に応じた信号電荷量に変換
する受光部が多数配列された撮像領域と、 上記撮像領域からの信号電荷を一方向に転送するＣＣＤ
による電荷転送段と、 ヒステリシス特性を有し、上記電荷転送段の複数の読出
し電極より入力される該電荷転送段における互いに遅延
量の異なる撮像信号のレベル比較を行う比較手段と、こ
の比較手段からの出力信号のレベル変化点を検出して二
値化信号を作成する検出手段を具備した二値化回路とを
有する固体撮像装置。 - 【請求項６】 上記比較手段は、一方の入力に等価的に
オフセット電位を加算して上記撮像信号のレベル比較を
行う第１の比較回路と、一方の入力に等価的にオフセッ
ト電位を減算して上記撮像信号のレベル比較を行う第２
の比較回路から構成されていることを特徴とする請求項
５記載の固体撮像装置。 - 【請求項７】 上記比較手段は、上記互いに遅延量の異
なる撮像信号が入力される２つの入力端子が電位的に不
均一に設定され、上記２つの入力端子に同電位の信号が
入力されたときに高レベルの信号を出力する第１の比較
回路と、上記互いに隣接する転送電極からの撮像信号が
入力される２つの入力端子が電位的に不均一に設定さ
れ、上記２つの入力端子に同電位の信号が入力されたと
きに低レベルの信号を出力する第２の比較回路とで構成
され、 上記検出手段は、上記第１の比較回路からの低レベルの
信号の入力に基づいてレベル変化し、上記第２の比較回
路からの高レベルの信号の入力に基づいてレベル復帰す
るフリップフロップ回路にて構成されていることを特徴
とする請求項５又は６記載の固体撮像装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13334793A JP3240750B2 (ja) | 1993-06-03 | 1993-06-03 | 二値化回路及び固体撮像装置 |
| US08/252,568 US5453604A (en) | 1993-06-03 | 1994-05-31 | Binary circuit and image pick-up apparatus including such binary circuit |
| DE69429890T DE69429890T2 (de) | 1993-06-03 | 1994-06-03 | Bildaufnahmevorrichtung mit einer Binärschaltung |
| KR1019940012541A KR100310353B1 (ko) | 1993-06-03 | 1994-06-03 | 2진회로및ccd고체촬상장치 |
| EP94401231A EP0628924B1 (en) | 1993-06-03 | 1994-06-03 | Image pick-up apparatus including a binary circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13334793A JP3240750B2 (ja) | 1993-06-03 | 1993-06-03 | 二値化回路及び固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06348877A JPH06348877A (ja) | 1994-12-22 |
| JP3240750B2 true JP3240750B2 (ja) | 2001-12-25 |
Family
ID=15102603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13334793A Expired - Fee Related JP3240750B2 (ja) | 1993-06-03 | 1993-06-03 | 二値化回路及び固体撮像装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5453604A (ja) |
| EP (1) | EP0628924B1 (ja) |
| JP (1) | JP3240750B2 (ja) |
| KR (1) | KR100310353B1 (ja) |
| DE (1) | DE69429890T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393967A (en) * | 1993-07-21 | 1995-02-28 | Sensis Corporation | Method and apparatus for non-contact reading of a relief pattern |
| JP3482689B2 (ja) * | 1994-05-27 | 2003-12-22 | ソニー株式会社 | 固体撮像装置及びこれを用いたバーコード読取り装置 |
| JP3292635B2 (ja) * | 1995-09-05 | 2002-06-17 | 富士通株式会社 | バーコード読取装置 |
| US5835984A (en) * | 1996-01-25 | 1998-11-10 | Symbol Technologies, Inc. | Optical scanner employing smart pixel array |
| US6935564B2 (en) * | 2001-07-30 | 2005-08-30 | Bayer Healthcare Llc | Circuit and method for correcting influence of AC coupling |
| US6714070B1 (en) * | 2002-02-07 | 2004-03-30 | Bei Technologies, Inc. | Differential charge amplifier with built-in testing for rotation rate sensor |
| JP2016076283A (ja) * | 2014-10-06 | 2016-05-12 | 富士通株式会社 | データ判定装置，ライブラリ装置，及びデータ判定方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3892949A (en) * | 1974-04-22 | 1975-07-01 | Rca Corp | Circuit for determining the time of transitions in an alternating signal |
| JPS6260074A (ja) * | 1985-09-10 | 1987-03-16 | Tokyo Electric Co Ltd | バ−コ−ドスキヤナ− |
| US4740675A (en) * | 1986-04-10 | 1988-04-26 | Hewlett-Packard Company | Digital bar code slot reader with threshold comparison of the differentiated bar code signal |
| JPS63165979A (ja) * | 1986-12-26 | 1988-07-09 | Tokyo Electric Co Ltd | バ−コ−ド信号２値化回路 |
| JPH07101429B2 (ja) * | 1989-05-30 | 1995-11-01 | 富士通株式会社 | バーコードリーダーのアナログ信号処理方式 |
| JP2729088B2 (ja) * | 1989-09-22 | 1998-03-18 | 富士通株式会社 | バーコードリーダ処理装置 |
| FR2673739B1 (fr) * | 1991-03-05 | 1994-04-08 | Digital Vision | Procede et dispositif de traitement d'un signal electrique analogique issu d'un capteur d'images a balayage electronique. |
-
1993
- 1993-06-03 JP JP13334793A patent/JP3240750B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-31 US US08/252,568 patent/US5453604A/en not_active Expired - Lifetime
- 1994-06-03 KR KR1019940012541A patent/KR100310353B1/ko not_active IP Right Cessation
- 1994-06-03 EP EP94401231A patent/EP0628924B1/en not_active Expired - Lifetime
- 1994-06-03 DE DE69429890T patent/DE69429890T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0628924A3 (en) | 1996-05-08 |
| EP0628924B1 (en) | 2002-02-20 |
| DE69429890D1 (de) | 2002-03-28 |
| KR950002411A (ko) | 1995-01-04 |
| JPH06348877A (ja) | 1994-12-22 |
| EP0628924A2 (en) | 1994-12-14 |
| DE69429890T2 (de) | 2002-09-26 |
| KR100310353B1 (ko) | 2001-12-15 |
| US5453604A (en) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7297925B2 (en) | Photoelectric conversion device having holding circuits for temporarily holding the readouts from amplification circuits | |
| JP4555103B2 (ja) | ランプ信号発生回路 | |
| KR100732299B1 (ko) | 고체 촬상 장치 및 샘플링 회로 | |
| JP3240750B2 (ja) | 二値化回路及び固体撮像装置 | |
| US7869100B2 (en) | Image sensor, module and electronic device | |
| US11528441B2 (en) | Solid-state imaging device, AD-converter circuit and current compensation circuit | |
| US10212369B2 (en) | Solid-state imaging apparatus and electronic device | |
| JP3482689B2 (ja) | 固体撮像装置及びこれを用いたバーコード読取り装置 | |
| JP4330791B2 (ja) | 半導体集積回路装置および半導体集積回路装置の制御方法 | |
| EP0377959A2 (en) | A method of driving a charge detection circuit | |
| US5986702A (en) | Solid state image pickup device | |
| US6291810B1 (en) | Image sensor | |
| US20070035648A1 (en) | Solid-state imaging apparatus | |
| US6452151B1 (en) | Image-sensing semiconductor device and image-sensing device | |
| US6545776B1 (en) | Image sensor IC, facsimile apparatus and image scanner apparatus using the image sensor ICS | |
| JP3470420B2 (ja) | ２値化回路を有する出力回路 | |
| JP6949738B2 (ja) | 逐次比較型ａ／ｄ変換装置、撮像装置および内視鏡 | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
| JP2002101261A (ja) | 画像読み取り装置 | |
| JP3856735B2 (ja) | 画像読み取り装置 | |
| JP3453896B2 (ja) | ２値化回路、これを有する固体撮像装置及びこれを用いたバーコード読取り装置 | |
| JP2001077973A (ja) | 画像読み取り用半導体装置およびこれを用いた画像読み取り装置 | |
| JPH08163311A (ja) | イメージセンサ | |
| JP2002118718A (ja) | 画像読み取り装置 | |
| JPH04280567A (ja) | イメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |