JPS58161364A - 電荷転送素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電荷転送素子に関し、特に、転送電荷。

量が少ない時の電荷転送効率の改善を図ったもの。

である。

従来の電荷転送素子において、動作周波数の上。

限は蓄積ゲート下の電荷が５ｅｌｆ−１ｎｄｕｃｅｄ　
ｄｒｉｆｔ効果１゜によって転送される速度により制限
されている。。

」二記効果による電荷の転送効率ηは、次の（１）式及
び（２）式で表わされる。

ただし、ｔｏは転送時間、Ｌは蓄積ゲートのチャ・ネル
長、μは移動度、Ｃは蓄積ゲートの容量、Ｑ。

は転送電荷量である。

即ち、従来素子では転送電荷量Ｑの大、小によ。

って電荷転送効率ηが左右され、特に、転送電荷。

量Ｑの小さい時に電荷転送効率ηが悪（なるという欠点
があった。

本発明の１」的は、従来技術での上記した問題点１゜を
解決し、特に転送電荷量の小さい時の電荷転送。

効率を改善できる電荷転送素子を提供することに。

ある。

例えば、ＭＯ８方式の画素部と、垂直走査回路　。

及び埋込みチャネル形電荷転送素子（Ｂｕｒｉｅｄ　Ｃ
ｈａ−。

ｎｎｅｌ　Ｃｈａｒｇｅ　Ｔｒａｎｓｆｅｒ　Ｄｅｖｉ
ｃｅ、以下ＢＣＤと略記する）で構成する水平読出し回
路とから成る２次元固体撮像素子における電荷転送動作
は、ＢＣＤ内のバイアス電荷をいったん垂直信号線上に
転送し、再び信号電荷とともにＢＣＤ内に取り込む方式
によつて行なわれる。本発明はこの電荷転送時のＢＣＤ
　　・からの電荷転送効率、特に転送電荷量が少ない時
・の転送効率を改善しようとするものである。　　　・
」二記した２次元固体撮像素子において、ＢＣＤ　　・
内のバイアス電荷ＱＢを垂直信号線に転送する時５の電
荷転送効率ηＢは次の（３）式及び（４）式で決まる。

・ただし、ｔＢは転送時間、ＷはＢＣＤのチャネル。

幅、μは移動度、Ｃ）３はＢＣＤの蓄積ゲー］・容量で
。

ある。一方、ＢＣＤのチャネル幅Ｗとして、少な　。

くともバイアス電荷ＱＢと信号電荷Ｑｓとを転送す。

るために（５）式で決定されるものが必要である。　１
゜ただし、ＣＢｏはＢＣＤ蓄積ゲートの単位面積当　。

りの容量、ＬはＢＣＤ蓄積ゲートのチャネル長、■。

はＢＣＤ蓄積ゲートと転送ゲートとの電位レベル２゜差
である。

従来のＢＣＤでは、チャネル幅を（５）式で決定す　・
ると（３）式及び（４）式で決まる転送効率ηＢが劣化
し　・てしまうという問題があった。

そこで、本発明では、電荷転送素子の電荷転送５方向と
直交する電荷転送チャネル幅方向の少なく・とも２領域
以」二の領域にそれぞれ異なるレベルの・チャネル電位
を持ち、転送電荷量の少ない時、即。

ちバイアス電荷を運ぶ時、は電位レベルの高い領。

域を転送させ、転送電荷量の多い時、即ちバイア１゜ス
ミ荷と信号電荷とが加わった総電荷を運ぶ時は、電位レ
ベルの高い複数個の領域、あるいは電位レベルの高い領
域と低い領域の両領域を転送させる制御手段を備えた構
成とすることにより、実効的。

にＣＢを小さく、Ｗを短かくして転送効率ηＢを改、５
善するという目的を達成するものである。

以下図面により本発明を説明する。

第１図は本発明の電荷移送素子（Ｃｈａｒｇｅ　Ｔｒａ
ｎｓｆ−ｅｒ　Ｄｅｖｉｃｅ、以下ＣＴＤと略記する）
を２次元固体撮像素子に適用した一実施例であり、第２
図はその、。

・　３　・ 駆動パルスのタイミングチャートである。第１図・にお
いて、５１はｐｎ接合からなるホトダイオード、・５２
はＶＭＯ３）ランジスタ（以下ＶＭＯ３Ｔと略す）、。

５３はこのＶＭＯ３ＴＫクロックφＶで順次スイッチン
・グする走査回路、５４は垂直ゲート線、５５は垂直信
５号線、５６は転送用ＭＯＳトランジスタ（ＭＯ８Ｔと
　。

略す）、５７はリセット用ＭＯ３Ｔ、５８は５Ｍ０３Ｔ
、５９・は水平読出し回路として用いているＣＴＤ、６
０は　。

ＣＴＤ５９に接続するプリアンプである。６１は、転　
。

送用ＭＯ３Ｔ５６．リセット用ＩＶＯ３Ｔ　５７．　Ｓ
］ＶｆＯ８Ｔ　５８　、。

を接続する端子を示す。第１図のＢＬＤＡライン及びＴ
Ｘ２Ａラインには一定の直流高電位が印加されて、　・
おり、第２図のＨＢＬは水平ブランキングパルス　。

である。電位関係は次式を満たすようにする。　。

ＶＰ−〔ＴＸ２Ａ′３Ｈ２ＶＴ（Ｔ×２Ａ）〈〔ＶＢＬ
ＧＡ〕Ｈ−ＶＴ（ＢＬＧＡ）１゜・・・・・・５２が非
飽和動作の場合 Ｖｐ＜（Ｔ＝ｃＡ）ＨＶＴ（ＴＸ２Ａ）　＜　［ＶＢＬ
ＧＡ）ＨＶＴ（ＢＬＧＡ）・・・・・・５２が飽和動作
の場合 ここで、■はホトダイオード充電電圧、〔η２Ａ）Ｈ。

はＴＸ２Ａラインの直流電位、［ＶＢｒａａ、：ＩＨは
１３ＬＧＡライ２「）・　４　・ ンの高レベル電位、ＶＴ（ＴＸ２Ａ）はＴｘ２Ａライン
に連・ナルＭＯ８Ｔノシキイ電圧、ＶＴ（ＢＬＧＡ）　
ハＢＬＧＡ　ラ。

インに連なるＭＯ３Ｔのしきい電圧である。

ＢＬＧＡラインは信号読出し期間中高レベルであ。

す、垂直出力線５５を［ＴＸ２Ａ：ＩＨＶＴ（ＴＸ２Ａ
）に充電し５ている。垂直信号線５５は常にリフレッシ
ュされて。

いる。次に水平ブランキング期間に入り、ＢＬＧＡう・
インが低レベルになった後、ある垂直ゲート線■鳶。

が高レベル、及びＴＸＩＡラインが高レベルとなり、。

ホトダイオードからの信号電荷をＣＴＤ　５９に読出す
、。

その後ＢＬＧＡラインを高レベルとし、垂直信号線５５
の電位は［Ｔｘ２Ａｌａ　　ＶＴ（ＴＸ２Ａ）に戻る。

この動作において、本実施例では、第２図の昂期間に、
まずＣＴＤ　５９内のバイアス電荷ＱＢを垂直信号線に
効率よく転送し、第２図のｔｒ切期間、信号電荷とと、
。

もに再びＣＴＤ　５９内に呼び戻す方法を採用している
。これにより、ホトダイオード５１から垂直信号線５５
に移された信号電荷が、効率よ（ＣＴＤ　５９に転送さ
れることになる。その結果、垂直信号線に転送される実
効的なバイアス電荷が各列ごとでばら、。

つくために発生する固定パターン雑音（撮像素子・で撮
したモニタ画面上に薄い縦縞となって現われ。

る）を大幅に低減できるようになる。

第３図及び第４図は、第１図のＡ−Ａ’部の等価。

回路及びポテンシャル図である。第４図（ａ）は第２５
図のｔｓ期間のボテンソヤル図であり、垂直信号線。

５５は信号電荷Ｑｓを蓄積している。ＣＴＤ　５９は内
部。

にポテンシャルがあり、チャネル幅はＷであるが、バイ
アス電荷ＱＢはポテンシャルの高い部分のチャ。

ネル幅Ｗ８に蓄積している。次に第４図（ｂ）のｔＢＭ
ｌ。

間にはバイアス電荷ＱＢを垂直信号線に転送する。。

この時のバイアス電荷ＱＢの転送効率ηＢｅは次の（６
）、式、（７）式となる。

ただし、ＣＢｅはＣＴＤ内のポテンシャルの高いチ。

ヤネル幅Ｗ８部の蓄積容量である。従来の転送効率η□
と比較すると（８）式となる。　　　　　　　　２．。

例えば、ｔＢ−１μｓ２μｍ４００ｃｆｔＡＩ−Ｂ、　
ＱＢ＝０．１ｐＣ，。

Ｗ−１００μｍ　、　ＣＢ　＝　０．２　ｐＦとし、Ｗ
ｏ−３０μｍとする。

とＣＢｏは０．０６ＰＦとなり、その結果、従来の転送
　５効率ηＢ−０７６に対して本実施例による転送効率
は。

ηＢ。−０９９と、大きく改善される。次の第４図（Ｃ
）。

のｔｒ期間には信号電荷Ｑｓとバイアス電荷ＱＢを再。

びＣＴＤ　５９に呼び戻す。この時の蓄積容量はチャネ
。

ル幅Ｗで決まる容量に蓄積可能であり、電荷を士、。

分に蓄積できる。

次に本発明ＣＴＤのチャネル幅方向のデバイス断面構造
及びポテンシャル図の一実施例を第５図（ａｌ　、　（
ｂ）に示す。これは埋込み形ＣＴＤの場合であり、５は
Ｐ形Ｓ１基板（これはＮ形基板上に形成した　１５形ウ
工ル層でもよい）、６はフィールド酸化膜、７はゲート
酸化膜、８はＣＴＤの蓄積ゲート電極である。また、９
はＣＴＤのチャネル幅Ｗの部分に形成するＮ一層であり
、１０はバイアス電荷転送時のチャネルとなる幅Ｗ。の
部分のＮ一層であり、例・　７　・ えば９の不純物濃度３　Ｘ　１．．０１６ｃｍ−３に対
して１０の不・鈍物濃度４　Ｘ　１０１６ｃｍ　”のよ
うに、１０の方が９よりも・不純物濃度が高い。その結
果、ゲート電極に電圧・を印加することにより、第５図
（ｂ）のようなポテン・シャルを形成できる。

第６図（ａｔ、　（ｂ）は、本発明ＣＴＤのチャネル幅
方向・のデバイス断面構造及びポテンシャル図の他の実
・雄側を示す。第６図（ａ）の１０′は、Ｎ一層９内に
形成。

したＰ＋層であり、第６図（ｂ）のようにこの部分の。

みのポテンシャルを少し低レベルとしたものであ、１゜
る。この場合も、バイアス電荷はチャネル幅Ｗ。。

の部分を転送するが、第５図実施例に比較して、。

転送可能電荷量を大きくできる利点がある。なお、第６
図（ｂｌ及び第５図（ｂｌのポテンシャル図におけ　。

るＶＴ（ＨＨ）は蓄積ゲート電極８下のポテンシャル１
゜の高い部分（チャネル幅Ｗ８部分）のしきい電圧、Ｖ
Ｔ（ＨＬ）は同じくポテンシャルの低い部分（Ｗ。。

以外のチャネル幅Ｗ部分）のしきい電圧であり、。

［Ｈ）Ｈは電極８に印加するパルスの高レベル電位。

である。なお、第６図に示す低レベル領域１０′の１，
１゜・　８　・ 領域を複数個形成し、バイアス電荷をある第１の・高レ
ベル領域で転送し、バイアス電荷と信号電荷・は第２の
高レベル領域を使用して転送し、さらに・あふれる過剰
型荷分を第３の高レベル領域で転送・するという方式の
実施例も可能である。

第７図は外部電圧を制御することによって、内・部ポテ
ンシャルをチャネル幅方向で連続的に変化・させた実施
例で、これは２相駆動の例である。（ａ）。

は回路図、（ｂ）はポテンシャル図、（ｃ）は駆動パル
　。

スのタイミングチャートを示す。第７図におシ）で、１
０月はチャネル領域、１２．１３はそれぞれ蓄積電極、
転送電極、１４は電荷転送方向、φＩＡＩφｌ］３＋φ
２Ａｌφ２Ｂは。

駆動パルス信号である。図（ａｌのｘ−ｘ’の断面部の
ポテンシャルを示したものが（ｂ）である。駆動パルス
として、図（Ｃ）に示すようにφ１Ａとφ１Ｂとの間、
１゜及びφ２Ａとφ２Ｂとの間にそれぞれ直流電位差Ｖ
Ｂを与えたクロックパルス（振幅は同じものを使う）を
使用することで、図（ｂｌのように直線状に変化するポ
テンシャルを形成できる。この場合には本発明の効果が
さらに大きくなる。

以」−説明したように、本発明によれば、２次元・固体
撮像素子に適用して、水平走査回路を構成す・るＢＣＤ
内のバイアス電荷をほぼ完全に垂直信号線。

に転送することが可能となり、その結果、バイア。

スミ荷注入ばらつさに起因すると考えられる固定５パタ
ーン雑音を大幅に低減でき、また、本発明の電荷転送素
子をそのものたけで、遅延素子、一時・記憶素子として
用いた場合はその転送速度を速く。

することが可能であり、かつ、出力回路を電荷量。

に応じて使いわけるとランダム雑音を低減できる。Ｉｌ
ｌさらに、ホトダイオードと組合せて１次元撮像素子、
２次元撮１象素子としても用いることがｉｉＪ能である
。

【図面の簡単な説明】

第１図は本発明を２次元面体撮像素子に適用し１．７’
、：　実施例図、第２図はその駆動パルスのタイミング
チャート、第３図は第１図のＡ−Ａ’部の等価回路、第
４図はそのポテンシャル図、第５図は本発明素子の断面
構造の一実施例図とそのポテンシャル図、第６図は本発
明素子の断面構造の他の実施例図とそのポテンシャル図
、第７図は外部電圧・で制御する一実施例の回路図、ポ
テンシャル図、・駆動パルス波形図である。 符号の説明 ５・・・Ｐ形Ｓ】基板　　　６・・・フィールド酸化膜
　　５７・・ゲーｉ・酸化膜　　８・・・蓄積ゲート電
極９．１０・・・Ｎ一層　　　　　１１・・・チャネル
領域１２・・・蓄積電極　　　　１３・・・転送電極５
】・・・ホトダイオードアレー ５３・・・走査回路　　　　５４・・・垂直ゲート線　
　　、。 ５５・・・垂直信号線　　　５６・・・転送用ＭＯ５Ｔ
５７・・・リセット用ＭＯ５Ｔ　　５９・・・ＣＴＤ代
理人弁理士　中村純之助　　１゜ 才１図 才　２　図 、ｔ　５　（￥］ ｌ′６　　図 才　７　図 （ｂ）Ｘ・　　　Ｘ （Ｃ） 第１頁の続き ■発　明　者　尾崎俊文 国分寺市東恋ケ窪−丁目２８０番 地株式会社日立製作所中央研究 所内 、老発　明　者　今出宅哉 横浜市戸塚区吉田町２９２番地株 式会社日立製作所家電研究所内 （跨発　明　者　奥田章秀 横浜市戸塚区吉田町２９２番地株 式会社日立製作所家電研究所内

Claims (1)

1. 【特許請求の範囲】 複数個の電極にそって電荷を順次転送する電荷５転送素
   子において、電極に沿う方向の少なくとも２つの異なる
   レベルのチャネル電位領域を持ち、・転送電荷量に応じ
   て転送領域を制御する手段を備。 えたことを特徴とする電荷転送素子。