JPH06140442A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH06140442A JPH06140442A JP4291071A JP29107192A JPH06140442A JP H06140442 A JPH06140442 A JP H06140442A JP 4291071 A JP4291071 A JP 4291071A JP 29107192 A JP29107192 A JP 29107192A JP H06140442 A JPH06140442 A JP H06140442A
- Authority
- JP
- Japan
- Prior art keywords
- hccd
- charge transfer
- transfer device
- polysilicon
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 61
- 229920005591 polysilicon Polymers 0.000 abstract description 61
- 238000009826 distribution Methods 0.000 abstract description 12
- 239000007772 electrode material Substances 0.000 abstract description 11
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004185 Penicillin G procaine Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 高抵抗型電極の内部電圧降下による滑らかな
電極間電位分布を利用して、高抵抗型電極材料下に滑ら
かなポテンシャル分布を生じさせ、転送効率を劣化させ
ることなく高密度化を図ることを可能とした電荷転送装
置を得ること。 【構成】 半導体基板の上に絶縁膜を介して高抵抗ポリ
シリコン２０３を形成し、高抵抗ポリシリコン２０３に
低抵抗ポリシリコン２０４を直接コンタクトさせて電荷
転送素子を構成する。
電極間電位分布を利用して、高抵抗型電極材料下に滑ら
かなポテンシャル分布を生じさせ、転送効率を劣化させ
ることなく高密度化を図ることを可能とした電荷転送装
置を得ること。 【構成】 半導体基板の上に絶縁膜を介して高抵抗ポリ
シリコン２０３を形成し、高抵抗ポリシリコン２０３に
低抵抗ポリシリコン２０４を直接コンタクトさせて電荷
転送素子を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、１）固体撮像装置に用
いる水平転送用ＣＣＤの転送方向における集積密度を向
上させる目的で、転送電極間の重ね合わせ量削減を可能
とし、２）多ｃｈ-ＨＣＣＤ化を図った場合において
も、従来少なくとも３層以上の電極により構成されてい
た電極構成を２層で実現することを可能とし、３）多ｃ
ｈ-ＨＣＣＤ化を図った場合、隣接ｃｈ間の転送効率向
上を目的として、一定幅を持つ電極を分割、転送方向電
極長を短くした電極構成を持つ事により転送効率を劣化
させる事なく小型高密度化を可能とした電荷転送装置に
関する。
いる水平転送用ＣＣＤの転送方向における集積密度を向
上させる目的で、転送電極間の重ね合わせ量削減を可能
とし、２）多ｃｈ-ＨＣＣＤ化を図った場合において
も、従来少なくとも３層以上の電極により構成されてい
た電極構成を２層で実現することを可能とし、３）多ｃ
ｈ-ＨＣＣＤ化を図った場合、隣接ｃｈ間の転送効率向
上を目的として、一定幅を持つ電極を分割、転送方向電
極長を短くした電極構成を持つ事により転送効率を劣化
させる事なく小型高密度化を可能とした電荷転送装置に
関する。
【０００２】
【従来の技術】従来、ＣＣＤ型固体撮像装置において、
水平方向の電荷転送を行うための手段としては、図６
（Ａ）、（Ｂ）に示すように、２層ポリシリコン電極を
用いた公知の２相ＣＫ-ＨＣＣＤがある。図６（Ａ）に
その断面図を示す。素子は、第２ポリシリコン６０３、
絶縁膜６０７、ポテンシャルバリアを形成する為のＰ層
６０５、ｎ-ｓｕｂ６０６からなり、その電荷転送動作
は、φＨ１６０１およびφＨ２６０２の互いに位相が１
８０度異なる駆動パルスを第１ポリシリコン６０４およ
び第２ポリシリコン６０３に印加することにより行なわ
れる。図６（Ｂ）は（Ａ）に示したＨＣＣＤ部分の上面
図である。第１ポリシリコン６０４の必要最小幅Ｌ１
（６１２）および第２ポリシリコン６０３の必要最小幅
Ｌ２（６１３）は、基本的には各ポリシリコン層のエッ
チィングに必要な幅Ｘetch（６１０）と信号電荷転送効
率を向上させるために、各電極長は、（数１）および
（数２）のように表される条件を満足する必要があっ
た。
水平方向の電荷転送を行うための手段としては、図６
（Ａ）、（Ｂ）に示すように、２層ポリシリコン電極を
用いた公知の２相ＣＫ-ＨＣＣＤがある。図６（Ａ）に
その断面図を示す。素子は、第２ポリシリコン６０３、
絶縁膜６０７、ポテンシャルバリアを形成する為のＰ層
６０５、ｎ-ｓｕｂ６０６からなり、その電荷転送動作
は、φＨ１６０１およびφＨ２６０２の互いに位相が１
８０度異なる駆動パルスを第１ポリシリコン６０４およ
び第２ポリシリコン６０３に印加することにより行なわ
れる。図６（Ｂ）は（Ａ）に示したＨＣＣＤ部分の上面
図である。第１ポリシリコン６０４の必要最小幅Ｌ１
（６１２）および第２ポリシリコン６０３の必要最小幅
Ｌ２（６１３）は、基本的には各ポリシリコン層のエッ
チィングに必要な幅Ｘetch（６１０）と信号電荷転送効
率を向上させるために、各電極長は、（数１）および
（数２）のように表される条件を満足する必要があっ
た。
【０００３】
【数１】
【０００４】
【数２】
【０００５】ここで、Ｘoverlap-E（６１１）は隣接電
極のフリンジング電界を利用するために必要な最小重ね
合わせ幅である。
極のフリンジング電界を利用するために必要な最小重ね
合わせ幅である。
【０００６】
【発明が解決しようとする課題】従来のプロセス技術に
おいては図７（Ａ）に示すように、絶縁膜７００の上に
堆積させた第１ポリシリコン７０１は、酸化を行い酸化
膜７０２を形成した後、酸化膜７０２のポリシリコン下
への潜り込みによるゲート部バーズビーク７０３を生じ
る。さらに、（Ｂ）に示すように、２層目の第２ポリシ
リコン７０４の堆積を行った結果、第１ポリシリコン７
０１と第２ポリシリコン７０３との間に酸化膜７０２に
よるゲート間ギャップ７０６が生じる。両者の影響によ
り隣接する電極から受けるフリンジング電界の影響は少
なくなる。このため、従来設計においては、実効的な電
極間オーバーラップ量Ｘoverlap-E（７０８）による隣
接電極からのフリンジングの効果を得るために、余分な
後退量ΔＸoverlap（７０６）を設けている。仕上がり
時におけるＸoverlap-E（７０８）の電極間オーバーラ
ップ量を確保するための最小電極幅min.（Ｌ２）は（数
３）のように書き改められる。
おいては図７（Ａ）に示すように、絶縁膜７００の上に
堆積させた第１ポリシリコン７０１は、酸化を行い酸化
膜７０２を形成した後、酸化膜７０２のポリシリコン下
への潜り込みによるゲート部バーズビーク７０３を生じ
る。さらに、（Ｂ）に示すように、２層目の第２ポリシ
リコン７０４の堆積を行った結果、第１ポリシリコン７
０１と第２ポリシリコン７０３との間に酸化膜７０２に
よるゲート間ギャップ７０６が生じる。両者の影響によ
り隣接する電極から受けるフリンジング電界の影響は少
なくなる。このため、従来設計においては、実効的な電
極間オーバーラップ量Ｘoverlap-E（７０８）による隣
接電極からのフリンジングの効果を得るために、余分な
後退量ΔＸoverlap（７０６）を設けている。仕上がり
時におけるＸoverlap-E（７０８）の電極間オーバーラ
ップ量を確保するための最小電極幅min.（Ｌ２）は（数
３）のように書き改められる。
【０００７】
【数３】
【０００８】高集積化の為には、まず、余分な後退量Δ
Ｘoverlap（７０６）をなくし、更に、実効的な電極間
オーバーラップ量Ｘoverlap-E（７０８）を削減する必
要がある。
Ｘoverlap（７０６）をなくし、更に、実効的な電極間
オーバーラップ量Ｘoverlap-E（７０８）を削減する必
要がある。
【０００９】さらに、従来技術を用いて図８に示す公知
の２チャンネルＨＣＣＤ、あるいは多チャンネルＨＣＣ
Ｄを構成した場合、第１ＨＣＣＤ８０１からＨＣＣＤ間
転送ゲート８０３への信号電荷転送、さらに、ＨＣＣＤ
間転送ゲート８０３から第２ＨＣＣＤ８０２への信号電
荷転送を行う際もフリンジング電界を利用し、転送効率
を向上させるために、第１ＨＣＣＤ８０１と第２ＨＣＣ
Ｄ８０２の両者とＨＣＣＤ間転送ゲート８０３間の重ね
合わせ量Ｙoverlap（８０７）を設ける必然性があっ
た。このため、ＨＣＣＤ間転送ゲート８０３用には、第
１ポリシリコン８０４、第１ＨＣＣＤ８０１と第２ＨＣ
ＣＤ８０２は第２ポリシリコン８０５、第３ポリシリコ
ン８０６と、最低でも３層のポリシリコンを用いる必要
があった。さらに、第１ＨＣＣＤ８０１から第２ＨＣＣ
Ｄ８０２への電荷転送効率はその転送方向電極長（ここ
では、Ｘorig.（８０８））に依存するため、いきおい
単位時間あたりの転送効率は、水平方向転送効率に比べ
劣化する。
の２チャンネルＨＣＣＤ、あるいは多チャンネルＨＣＣ
Ｄを構成した場合、第１ＨＣＣＤ８０１からＨＣＣＤ間
転送ゲート８０３への信号電荷転送、さらに、ＨＣＣＤ
間転送ゲート８０３から第２ＨＣＣＤ８０２への信号電
荷転送を行う際もフリンジング電界を利用し、転送効率
を向上させるために、第１ＨＣＣＤ８０１と第２ＨＣＣ
Ｄ８０２の両者とＨＣＣＤ間転送ゲート８０３間の重ね
合わせ量Ｙoverlap（８０７）を設ける必然性があっ
た。このため、ＨＣＣＤ間転送ゲート８０３用には、第
１ポリシリコン８０４、第１ＨＣＣＤ８０１と第２ＨＣ
ＣＤ８０２は第２ポリシリコン８０５、第３ポリシリコ
ン８０６と、最低でも３層のポリシリコンを用いる必要
があった。さらに、第１ＨＣＣＤ８０１から第２ＨＣＣ
Ｄ８０２への電荷転送効率はその転送方向電極長（ここ
では、Ｘorig.（８０８））に依存するため、いきおい
単位時間あたりの転送効率は、水平方向転送効率に比べ
劣化する。
【００１０】
【課題を解決するための手段】本発明は上記課題を解決
するもので、高抵抗電極材料の一部に低抵抗電極材料を
直接コンタクトさせることにより、使用電極材料層数、
および、プロセスステップ数を削減し、その結果、余分
な後退量ΔＸoverlap（７０６）をなくす事を可能とす
るが、実効的な電極間オーバーラップ量Ｘ
overlap-E（７０８）を削減した場合にも隣接電極から
のフリンジング電界の効果を得ることを可能とする。
するもので、高抵抗電極材料の一部に低抵抗電極材料を
直接コンタクトさせることにより、使用電極材料層数、
および、プロセスステップ数を削減し、その結果、余分
な後退量ΔＸoverlap（７０６）をなくす事を可能とす
るが、実効的な電極間オーバーラップ量Ｘ
overlap-E（７０８）を削減した場合にも隣接電極から
のフリンジング電界の効果を得ることを可能とする。
【００１１】
【作用】本発明においては、高抵抗型電極材料の異なる
２箇所に互いに異なる電圧を印加した場合に見られる内
部電圧降下による滑らかな電極間電位分布をもって、高
抵抗型電極材料下に滑らかなポテンシャル分布を生じさ
せ、転送効率を劣化させることなく重ね合わせ距離を少
なくすることを可能とする。
２箇所に互いに異なる電圧を印加した場合に見られる内
部電圧降下による滑らかな電極間電位分布をもって、高
抵抗型電極材料下に滑らかなポテンシャル分布を生じさ
せ、転送効率を劣化させることなく重ね合わせ距離を少
なくすることを可能とする。
【００１２】さらに、本発明のもう１つの特徴として、
多チャンネルＨＣＣＤを構成する際にも単チャネルの場
合と同様の手法を用いて、高抵抗型電極材料と低抵抗型
電極材料の２層の電極で構成することを可能とする。
多チャンネルＨＣＣＤを構成する際にも単チャネルの場
合と同様の手法を用いて、高抵抗型電極材料と低抵抗型
電極材料の２層の電極で構成することを可能とする。
【００１３】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１４】（実施例１）図１に本発明の電極構成の製
造方法について説明する。ここでは、電極材料としてポ
リシリコンを例に説明するが、特にポリシリコンに限定
されることはなく、ＩＴＯ等でも可能である。まず、
（Ａ）に示すように、絶縁膜１００の上に第１ポリシリ
コン１０１を堆積、エッチング後、（Ｂ）に示すよう
に、直接第２ポリシリコン１０２を堆積、エッチングを
行なう。続いて、（Ｃ）に示すようにポリシリコン酸化
を行う。これにより、通常は第１ポリシリコン１０１の
酸化を単独に行う際の熱行程を省くことができるため、
内部不純物分布の横方向拡散距離を抑えることができ
る。
造方法について説明する。ここでは、電極材料としてポ
リシリコンを例に説明するが、特にポリシリコンに限定
されることはなく、ＩＴＯ等でも可能である。まず、
（Ａ）に示すように、絶縁膜１００の上に第１ポリシリ
コン１０１を堆積、エッチング後、（Ｂ）に示すよう
に、直接第２ポリシリコン１０２を堆積、エッチングを
行なう。続いて、（Ｃ）に示すようにポリシリコン酸化
を行う。これにより、通常は第１ポリシリコン１０１の
酸化を単独に行う際の熱行程を省くことができるため、
内部不純物分布の横方向拡散距離を抑えることができ
る。
【００１５】図１において、第１ポリシリコン１０１
は、POCL3等のリン拡散、膜厚等を制御することによ
り、１００ｋΩ／□以上のシート抵抗値を持つ高抵抗ポ
リシリコン層を堆積、逆に、第２ポリシリコン１０２に
は１０Ω／□前後の低抵抗ポリシリコン層を堆積するす
るものとして記述しているが、この逆の構成をとること
も可能である。
は、POCL3等のリン拡散、膜厚等を制御することによ
り、１００ｋΩ／□以上のシート抵抗値を持つ高抵抗ポ
リシリコン層を堆積、逆に、第２ポリシリコン１０２に
は１０Ω／□前後の低抵抗ポリシリコン層を堆積するす
るものとして記述しているが、この逆の構成をとること
も可能である。
【００１６】図２（Ａ）に本発明第１の実施例の構成図
（上面図）を示す。本実施例のＨＣＣＤは、コンタクト
２０１、ＡＬ配線２０２、高抵抗ポリシリコン２０３、
低抵抗ポリシリコン２０４よりなる。まず、最初に高抵
抗ポリシリコン２０３をエッチングした状態において、
セルフアラインでもってｎ+を注入、ｎ+層２１２を形成
する。続いて、ポリシリコン酸化を行うことなく低抵抗
ポリシリコン２０４を堆積する。続いて、低抵抗ポリシ
リコン２０４のエッチングを行う。結果、（Ｂ）の断面
図に示す構造を得る。
（上面図）を示す。本実施例のＨＣＣＤは、コンタクト
２０１、ＡＬ配線２０２、高抵抗ポリシリコン２０３、
低抵抗ポリシリコン２０４よりなる。まず、最初に高抵
抗ポリシリコン２０３をエッチングした状態において、
セルフアラインでもってｎ+を注入、ｎ+層２１２を形成
する。続いて、ポリシリコン酸化を行うことなく低抵抗
ポリシリコン２０４を堆積する。続いて、低抵抗ポリシ
リコン２０４のエッチングを行う。結果、（Ｂ）の断面
図に示す構造を得る。
【００１７】その動作について、図２（Ｃ）を用いて説
明する。ここでは、一般的なＣＣＤ固体撮像素子のＨＣ
ＣＤに用いられている動作をもって説明を行う。まず、
φＨ１（２１０）には通常５（Ｖ）前後の電圧を印加、
φＨ２（２１１）には０（Ｖ）を印加する。この時の内
部ポテンシャル分布をｔ＝ｔ１（２２０）に示す。高抵
抗ポリシリコン２０３下のポテンシャル分布は、高抵抗
ポリシリコン２０３下のポテンシャル勾配２２４に示す
ように、隣あう低抵抗ポリシリコン２０４との間に生じ
る約５（Ｖ）の電位差により高抵抗ポリシリコン２０３
内部に生じる電位降下がポテンシャル勾配２２４を生じ
る。続いて、φＨ１（２１０）に０（Ｖ）、φＨ２（２
１１）に５（Ｖ）前後の電圧を印加すれば、信号電荷２
３３はｔ＝ｔ２（２２１）に示すように、高抵抗ポリシ
リコン２０３下のポテンシャル勾配２２６により電荷転
送２２５を円滑に行うことが可能となる。ｔ＝ｔ３（２
２２）に示すように、再びφＨ１（２１０）に５（Ｖ）
前後の電圧を印加、φＨ２（２１１）に０（Ｖ）を印加
するという動作を繰り返すことで、次々と信号電荷の転
送を行うことが可能となる。
明する。ここでは、一般的なＣＣＤ固体撮像素子のＨＣ
ＣＤに用いられている動作をもって説明を行う。まず、
φＨ１（２１０）には通常５（Ｖ）前後の電圧を印加、
φＨ２（２１１）には０（Ｖ）を印加する。この時の内
部ポテンシャル分布をｔ＝ｔ１（２２０）に示す。高抵
抗ポリシリコン２０３下のポテンシャル分布は、高抵抗
ポリシリコン２０３下のポテンシャル勾配２２４に示す
ように、隣あう低抵抗ポリシリコン２０４との間に生じ
る約５（Ｖ）の電位差により高抵抗ポリシリコン２０３
内部に生じる電位降下がポテンシャル勾配２２４を生じ
る。続いて、φＨ１（２１０）に０（Ｖ）、φＨ２（２
１１）に５（Ｖ）前後の電圧を印加すれば、信号電荷２
３３はｔ＝ｔ２（２２１）に示すように、高抵抗ポリシ
リコン２０３下のポテンシャル勾配２２６により電荷転
送２２５を円滑に行うことが可能となる。ｔ＝ｔ３（２
２２）に示すように、再びφＨ１（２１０）に５（Ｖ）
前後の電圧を印加、φＨ２（２１１）に０（Ｖ）を印加
するという動作を繰り返すことで、次々と信号電荷の転
送を行うことが可能となる。
【００１８】（実施例２）図２（Ａ）に本発明第２の実
施例の構成図（上面図）を示す。本実施例のＨＣＣＤ
は、コンタクト３０１、ＡＬ配線３０２、高抵抗ポリシ
リコン３０３、低抵抗ポリシリコン３０４よりなる。ま
ず、最初に高抵抗ポリシリコン３０３をエッチングした
状態において、セルフアラインでもってｐを注入、ｐ層
３１２を形成する。続いて、ポリシリコン酸化を行うこ
となく低抵抗ポリシリコン３０４を堆積する。続いて、
低抵抗ポリシリコン３０４のエッチングを行う。結果、
（Ｂ）の断面図に示す構造を得る。
施例の構成図（上面図）を示す。本実施例のＨＣＣＤ
は、コンタクト３０１、ＡＬ配線３０２、高抵抗ポリシ
リコン３０３、低抵抗ポリシリコン３０４よりなる。ま
ず、最初に高抵抗ポリシリコン３０３をエッチングした
状態において、セルフアラインでもってｐを注入、ｐ層
３１２を形成する。続いて、ポリシリコン酸化を行うこ
となく低抵抗ポリシリコン３０４を堆積する。続いて、
低抵抗ポリシリコン３０４のエッチングを行う。結果、
（Ｂ）の断面図に示す構造を得る。
【００１９】その動作について、図３（Ｃ）を用いて説
明する。ここでは、一般的なＣＣＤ固体撮像素子のＨＣ
ＣＤに用いられている動作をもって説明を行う。まず、
φＨ１（３１０）には通常５（Ｖ）前後の電圧を印加、
φＨ２（３１１）には０（Ｖ）を印加する。この時の内
部ポテンシャル分布をｔ＝ｔ１（３２０）に示す。高抵
抗ポリシリコン（３０３）下のポテンシャル分布は、高
抵抗ポリシリコン（３０３）下のポテンシャル勾配（３
２４）に示すように、隣接する低抵抗ポリシリコン３０
４との間に生じる約５（Ｖ）の電位差により高抵抗ポリ
シリコン３０３内部に生じる電位降下がポテンシャル勾
配３２４を生じる。続いて、φＨ１（３１０）に０
（Ｖ）、φＨ２（３１１）に５（Ｖ）前後の電圧を印加
すれば、信号電荷３３３は１ｔ＝ｔ２（３２１）に示す
ように、高抵抗ポリシリコン（３０３）下のポテンシャ
ル勾配（３２６）により電荷転送３２５を円滑に行うこ
とが可能となる。ｔ＝ｔ３（３２２）に示すように、再
びφＨ１（３１０）に５（Ｖ）前後の電圧を印加、φＨ
２（３１１）に０（Ｖ）を印加するという動作を繰り返
すことで、次々と信号電荷の転送を行うことが可能とな
る。
明する。ここでは、一般的なＣＣＤ固体撮像素子のＨＣ
ＣＤに用いられている動作をもって説明を行う。まず、
φＨ１（３１０）には通常５（Ｖ）前後の電圧を印加、
φＨ２（３１１）には０（Ｖ）を印加する。この時の内
部ポテンシャル分布をｔ＝ｔ１（３２０）に示す。高抵
抗ポリシリコン（３０３）下のポテンシャル分布は、高
抵抗ポリシリコン（３０３）下のポテンシャル勾配（３
２４）に示すように、隣接する低抵抗ポリシリコン３０
４との間に生じる約５（Ｖ）の電位差により高抵抗ポリ
シリコン３０３内部に生じる電位降下がポテンシャル勾
配３２４を生じる。続いて、φＨ１（３１０）に０
（Ｖ）、φＨ２（３１１）に５（Ｖ）前後の電圧を印加
すれば、信号電荷３３３は１ｔ＝ｔ２（３２１）に示す
ように、高抵抗ポリシリコン（３０３）下のポテンシャ
ル勾配（３２６）により電荷転送３２５を円滑に行うこ
とが可能となる。ｔ＝ｔ３（３２２）に示すように、再
びφＨ１（３１０）に５（Ｖ）前後の電圧を印加、φＨ
２（３１１）に０（Ｖ）を印加するという動作を繰り返
すことで、次々と信号電荷の転送を行うことが可能とな
る。
【００２０】（実施例３）図４（Ａ）に本発明第３の実
施例の構成図（上面図）を示す。本実施例のＨＣＣＤ
は、２ｃｈーＨＣＣＤ構成をとっており、第１ＨＣＣＤ
４０１、第２ＨＣＣＤ４０２、ＨＣＣＤ間転送ゲート４
０３、高抵抗ポリシリコン４０４、低抵抗ポリシリコン
４０５、コンタクト４０６、φＨ２-１用ＡＬ配線４０
７、φＨ１-１用ＡＬ配線４０８、φＴ用ＡＬ配線４０
９、φＨ２-２用ＡＬ配線４１０、φＨ１ー２用ＡＬ配
線４１１よりなる。例として示したものは、２ＣＨであ
るが、多ＣＨへの場合にも同様の構成をとることが可能
なことは言うまでもない。
施例の構成図（上面図）を示す。本実施例のＨＣＣＤ
は、２ｃｈーＨＣＣＤ構成をとっており、第１ＨＣＣＤ
４０１、第２ＨＣＣＤ４０２、ＨＣＣＤ間転送ゲート４
０３、高抵抗ポリシリコン４０４、低抵抗ポリシリコン
４０５、コンタクト４０６、φＨ２-１用ＡＬ配線４０
７、φＨ１-１用ＡＬ配線４０８、φＴ用ＡＬ配線４０
９、φＨ２-２用ＡＬ配線４１０、φＨ１ー２用ＡＬ配
線４１１よりなる。例として示したものは、２ＣＨであ
るが、多ＣＨへの場合にも同様の構成をとることが可能
なことは言うまでもない。
【００２１】その断面図とＨＣＣＤ間の電荷転送動作に
関しては、（Ｂ）に示す。ここでは、第１ＨＣＣＤ４２
４下に存在していた信号電荷４３０をＨＣＣＤ間転送ゲ
ート４２５を介して第２ＨＣＣＤ４２６下に転送する動
作方法について説明する。φＨ１-１（４２７）には通
常５（Ｖ）前後の電圧を印加、φＴ（４２８）には−５
（Ｖ）前後の電圧、φＨ１-２（４２６）には０（Ｖ）
を印加する。この時の内部ポテンシャル分布をｔ＝ｔ１
（４２０）に示す。図３でも示したようにφＴ（４２
８）とφＨ１-１（４２７）間には、約５（Ｖ）の電位
差により高抵抗ポリシリコン内部において滑らかなポテ
ンシャル勾配４３１が生じる。続いて、ｔ＝ｔ２（４２
１）に示すように、φＨ１-１とφＨ１-２のそれぞれに
５（Ｖ）、φＴに１０（Ｖ）前後の電圧を印加し、ｔ＝
ｔ３（４２２）に示すように、φＨ１-１に０（Ｖ）、
φＨ１-２に５（Ｖ）、４２８φＴに１０（Ｖ）前後の
電圧を印加、さらにｔ＝ｔ４で、φＨ１-１に０
（Ｖ）、φＨ１-２に５（Ｖ）、４２８φＴに−５
（Ｖ）前後の電圧を印加することにより、信号電荷４３
０は第１ＨＣＣＤ４２４下から第２ＨＣＣＤ４２６下へ
と転送される。
関しては、（Ｂ）に示す。ここでは、第１ＨＣＣＤ４２
４下に存在していた信号電荷４３０をＨＣＣＤ間転送ゲ
ート４２５を介して第２ＨＣＣＤ４２６下に転送する動
作方法について説明する。φＨ１-１（４２７）には通
常５（Ｖ）前後の電圧を印加、φＴ（４２８）には−５
（Ｖ）前後の電圧、φＨ１-２（４２６）には０（Ｖ）
を印加する。この時の内部ポテンシャル分布をｔ＝ｔ１
（４２０）に示す。図３でも示したようにφＴ（４２
８）とφＨ１-１（４２７）間には、約５（Ｖ）の電位
差により高抵抗ポリシリコン内部において滑らかなポテ
ンシャル勾配４３１が生じる。続いて、ｔ＝ｔ２（４２
１）に示すように、φＨ１-１とφＨ１-２のそれぞれに
５（Ｖ）、φＴに１０（Ｖ）前後の電圧を印加し、ｔ＝
ｔ３（４２２）に示すように、φＨ１-１に０（Ｖ）、
φＨ１-２に５（Ｖ）、４２８φＴに１０（Ｖ）前後の
電圧を印加、さらにｔ＝ｔ４で、φＨ１-１に０
（Ｖ）、φＨ１-２に５（Ｖ）、４２８φＴに−５
（Ｖ）前後の電圧を印加することにより、信号電荷４３
０は第１ＨＣＣＤ４２４下から第２ＨＣＣＤ４２６下へ
と転送される。
【００２２】（実施例４）図５（Ａ）に本発明第４の実
施例の構成図（上面図）を示す。本実施例のＨＣＣＤの
基本構成は図４に示したそれと同じ２ｃｈーＨＣＣＤ構
成をとっており、第１ＨＣＣＤ５０１、ＨＣＣＤ間転送
ゲート５０２、第２ＨＣＣＤ５０３からなる。従来、Ｈ
ＣＣＤの電極幅は各ＨＣＣＤ幅を示すＷorg.-ＨＣＣＤ
（５０５）の長さを有するが、本提案例においては、そ
れよりも短いＷdiv.-ＨＣＣＤ（５０４）の長さを持つ
電極に分割してＨＣＣＤ間の転送効率を高めている。同
様の効果を得るためのＷorg.-ＨＣＣＤ（５０５）長さ
の分割数、および分割長は図に示した限りではない。
施例の構成図（上面図）を示す。本実施例のＨＣＣＤの
基本構成は図４に示したそれと同じ２ｃｈーＨＣＣＤ構
成をとっており、第１ＨＣＣＤ５０１、ＨＣＣＤ間転送
ゲート５０２、第２ＨＣＣＤ５０３からなる。従来、Ｈ
ＣＣＤの電極幅は各ＨＣＣＤ幅を示すＷorg.-ＨＣＣＤ
（５０５）の長さを有するが、本提案例においては、そ
れよりも短いＷdiv.-ＨＣＣＤ（５０４）の長さを持つ
電極に分割してＨＣＣＤ間の転送効率を高めている。同
様の効果を得るためのＷorg.-ＨＣＣＤ（５０５）長さ
の分割数、および分割長は図に示した限りではない。
【００２３】
【発明の効果】以上のように本発明により、高抵抗型電
極材料の内部電圧降下による滑らかな電極間電位分布を
利用して、高抵抗型電極材料下に滑らかなポテンシャル
分布を生じさせ、重ね合わせ距離を少なくすることが可
能ため、１）固体撮像装置に用いる水平転送用ＣＣＤの
転送方向における集積密度を向上させる目的で、転送電
極間の重ね合わせ量削減を可能とし、２）多ｃｈ-ＨＣ
ＣＤ化を図った場合においても、従来少なくとも３層以
上の電極により構成されていた電極構成を２層で実現す
ることを可能とし、更に、３）多ｃｈ-ＨＣＣＤ化を図
った場合、隣接ｃｈ間の転送効率向上を目的として、一
定幅を持つ電極を分割、転送方向電極長を短くした電極
構成を持つ事により転送効率を劣化させる事なく小型高
密度化が図られた電荷転送装置の実現を可能とする。
極材料の内部電圧降下による滑らかな電極間電位分布を
利用して、高抵抗型電極材料下に滑らかなポテンシャル
分布を生じさせ、重ね合わせ距離を少なくすることが可
能ため、１）固体撮像装置に用いる水平転送用ＣＣＤの
転送方向における集積密度を向上させる目的で、転送電
極間の重ね合わせ量削減を可能とし、２）多ｃｈ-ＨＣ
ＣＤ化を図った場合においても、従来少なくとも３層以
上の電極により構成されていた電極構成を２層で実現す
ることを可能とし、更に、３）多ｃｈ-ＨＣＣＤ化を図
った場合、隣接ｃｈ間の転送効率向上を目的として、一
定幅を持つ電極を分割、転送方向電極長を短くした電極
構成を持つ事により転送効率を劣化させる事なく小型高
密度化が図られた電荷転送装置の実現を可能とする。
【図１】提案例の基本的製造方法を示す図
【図２】本発明第１の実施例の構成図
【図３】本発明第２の実施例の構成図
【図４】本発明第３の実施例の構成図
【図５】本発明第４の実施例の構成図
【図６】従来のＨＣＣＤの構成図
【図７】従来の電荷転送素子の製造方法を示す図
【図８】従来の２ＣＨ-ＨＣＣＤの構成図
１００、７００ 絶縁膜 １０１、２０３、３０３、４０４ 高抵抗ポリシリコン １０２、２０４、３０４、４０５ 低抵抗ポリシリコン １０３、７０２ 酸化膜 １０４、７０８ Ｘoverlap-E ７０７ ΔＸoverlap ２００、３００ １画素相当 ２０１、３０１、４０６ コンタクト ２０２、３０２ ＡＬ配線 ２１０、３１０ φＨ１ ２１１、３１１ φＨ２ ２１２ ｎ+層 ３１２、６０５ ｐ層 ２２３、３２３、４３０ 信号電荷 ２２４、２２６、３２４、３２６、４３１ ポテンシャ
ル勾配 ２２５、３２５ 電荷転送 ２２０、３２０、４２０ ｔ＝ｔ１ ２２１、３２１、４２１ ｔ＝ｔ２ ２２２、３２２、４２２ ｔ＝ｔ３ ４２３ ｔ＝ｔ４ ４０１、４２４、５０１、５１０、８０１ 第１ＨＣＣ
Ｄ ４０２、４２６、５０３、５１２、８０２ 第２ＨＣＣ
Ｄ ４０３、５０２、５１１、８０３ ＨＣＣＤ間転送ゲー
ト ４０７ φＨ２-１用ＡＬ配線 ４０８ φＨ１-１用ＡＬ配線 ４０９ φＴ用ＡＬ配線 ４１０ φＨ２-２用ＡＬ配線 ４１１ φＨ１-２用ＡＬ配線 ４２５ ＨＣＣＤ間転送ゲート ４２７ φＨ１-１ ４２８ φＴ ４２９ φＨ１-２ ５０４、５１３ Ｗdiv. ５０５、５１４、８０８ Ｗorig. ６０１ φＨ１ ６０２ φＨ２ ６０３、７０４、８０５ 第２ポリシリコン ６０４、７０１、８０４ 第１ポリシリコン ８０６ 第３ポリシリコン ６０６ ｎ-ｓｕｂ ６１０ Ｘetch ６１１ Ｘoverlap-E ６１２ Ｌ１ ６１３ Ｌ２ ６１４ φＨ１用ＡＬ配線 ６１５ φＨ２用ＡＬ配線 ６１６ コンタクト-ホール ７０３ ゲート部バーズビーク ７０５ Ｘoverlap-D ７０６ ゲート間ギャップ ８０７ Ｙoverlap
ル勾配 ２２５、３２５ 電荷転送 ２２０、３２０、４２０ ｔ＝ｔ１ ２２１、３２１、４２１ ｔ＝ｔ２ ２２２、３２２、４２２ ｔ＝ｔ３ ４２３ ｔ＝ｔ４ ４０１、４２４、５０１、５１０、８０１ 第１ＨＣＣ
Ｄ ４０２、４２６、５０３、５１２、８０２ 第２ＨＣＣ
Ｄ ４０３、５０２、５１１、８０３ ＨＣＣＤ間転送ゲー
ト ４０７ φＨ２-１用ＡＬ配線 ４０８ φＨ１-１用ＡＬ配線 ４０９ φＴ用ＡＬ配線 ４１０ φＨ２-２用ＡＬ配線 ４１１ φＨ１-２用ＡＬ配線 ４２５ ＨＣＣＤ間転送ゲート ４２７ φＨ１-１ ４２８ φＴ ４２９ φＨ１-２ ５０４、５１３ Ｗdiv. ５０５、５１４、８０８ Ｗorig. ６０１ φＨ１ ６０２ φＨ２ ６０３、７０４、８０５ 第２ポリシリコン ６０４、７０１、８０４ 第１ポリシリコン ８０６ 第３ポリシリコン ６０６ ｎ-ｓｕｂ ６１０ Ｘetch ６１１ Ｘoverlap-E ６１２ Ｌ１ ６１３ Ｌ２ ６１４ φＨ１用ＡＬ配線 ６１５ φＨ２用ＡＬ配線 ６１６ コンタクト-ホール ７０３ ゲート部バーズビーク ７０５ Ｘoverlap-D ７０６ ゲート間ギャップ ８０７ Ｙoverlap
Claims (7)
- 【請求項１】半導体基板上に絶縁膜を介して、高抵抗電
極を形成し、前記高抵抗電極層に低抵抗電極を直接コン
タクトさせた素子構成を有する電荷転送装置。 - 【請求項２】半導体基板中において、高抵抗電極が形成
されていない領域の一部あるいは全領域に前記半導体基
板とは異なる極性を持つ不純物材料の拡散領域を設けた
ことを特徴とする請求項１記載の電荷転送装置。 - 【請求項３】半導体基板中において、高抵抗電極が形成
されていない領域の一部あるいは全領域に前記半導体基
板とは同じ極性を持つ不純物材料の拡散領域を設けたこ
とを特徴とする請求項１記載の電荷転送装置。 - 【請求項４】請求項２および３記載の電荷転送装置を固
体撮像装置のＨＣＣＤ部あるいはＶＣＣＤ部の一部に用
いた電荷転送装置。 - 【請求項５】少なくとも第１および第２のＨＣＣＤから
なる水平転送部をもち、前記第１のＨＣＣＤから前記第
２のＨＣＣＤとの間に請求項１に示した高抵抗電極層と
低抵抗層を配した素子構成を有する電荷転送装置。 - 【請求項６】第１のＨＣＣＤの一部電極長を少なくとも
２分割以上に分割し、それぞれに対し、独立の駆動パル
ス印加用配線を設けた請求項５記載の電荷転送装置。 - 【請求項７】高抵抗電極層と低抵抗層の上下関係が逆と
なる構成を有する請求項２から６のいづれかに記載の電
荷転送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4291071A JPH06140442A (ja) | 1992-10-29 | 1992-10-29 | 電荷転送装置 |
| US08/145,347 US5451802A (en) | 1992-10-29 | 1993-10-29 | Charge transfer device having a high-resistance electrode and a low-resistance electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4291071A JPH06140442A (ja) | 1992-10-29 | 1992-10-29 | 電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140442A true JPH06140442A (ja) | 1994-05-20 |
Family
ID=17764054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4291071A Pending JPH06140442A (ja) | 1992-10-29 | 1992-10-29 | 電荷転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5451802A (ja) |
| JP (1) | JPH06140442A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078490A (ja) * | 2006-09-22 | 2008-04-03 | Asahi Kasei Electronics Co Ltd | Ｃｃｄイメージセンサ |
| WO2012096051A1 (ja) * | 2011-01-14 | 2012-07-19 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US9419051B2 (en) | 2011-01-20 | 2016-08-16 | Hamamatsu Photonics K.K. | Solid-state imaging device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793070A (en) * | 1996-04-24 | 1998-08-11 | Massachusetts Institute Of Technology | Reduction of trapping effects in charge transfer devices |
| DE602004021251D1 (de) * | 2004-08-04 | 2009-07-09 | Suisse Electronique Microtech | Festkörperbildsensor mit elektronischer Kontrolle der Apertur |
| US20060103299A1 (en) * | 2004-11-15 | 2006-05-18 | The Hong Kong University Of Science And Technology | Polycrystalline silicon as an electrode for a light emitting diode & method of making the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3836409A (en) * | 1972-12-07 | 1974-09-17 | Fairchild Camera Instr Co | Uniplanar ccd structure and method |
| US3853634A (en) * | 1973-05-21 | 1974-12-10 | Fairchild Camera Instr Co | Self-aligned implanted barrier two-phase charge coupled devices |
| US3943545A (en) * | 1975-05-22 | 1976-03-09 | Fairchild Camera And Instrument Corporation | Low interelectrode leakage structure for charge-coupled devices |
| JPS5210083A (en) * | 1975-07-14 | 1977-01-26 | Fujitsu Ltd | Charge connecting device |
| US4156247A (en) * | 1976-12-15 | 1979-05-22 | Electron Memories & Magnetic Corporation | Two-phase continuous poly silicon gate CCD |
| US4206372A (en) * | 1979-02-28 | 1980-06-03 | Rca Corporation | Reduction of sparkle noise in CCD imagers |
| US4319261A (en) * | 1980-05-08 | 1982-03-09 | Westinghouse Electric Corp. | Self-aligned, field aiding double polysilicon CCD electrode structure |
| JPS62104077A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | 電荷結合素子の駆動方法 |
| US4910569A (en) * | 1988-08-29 | 1990-03-20 | Eastman Kodak Company | Charge-coupled device having improved transfer efficiency |
-
1992
- 1992-10-29 JP JP4291071A patent/JPH06140442A/ja active Pending
-
1993
- 1993-10-29 US US08/145,347 patent/US5451802A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078490A (ja) * | 2006-09-22 | 2008-04-03 | Asahi Kasei Electronics Co Ltd | Ｃｃｄイメージセンサ |
| WO2012096051A1 (ja) * | 2011-01-14 | 2012-07-19 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US8841714B2 (en) | 2011-01-14 | 2014-09-23 | Hamamatsu Photonics K.K. | Solid state imaging device |
| US9419051B2 (en) | 2011-01-20 | 2016-08-16 | Hamamatsu Photonics K.K. | Solid-state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5451802A (en) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432363A (en) | Solid-state image pickup device and manufacturing method of the same | |
| JP2001308313A (ja) | 電荷転送装置及びそれを用いた固体撮像装置 | |
| JPH04337670A (ja) | Ｃｃｄシフトレジスタ | |
| JPH06140442A (ja) | 電荷転送装置 | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| US5849605A (en) | Two-phase clock type charge coupled device having electrodes with tapered sidewalls and method for producing the same | |
| JP3119586B2 (ja) | 電荷転送装置及びその製造方法 | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| US5627096A (en) | Manufacturing method of electric charge transferring devices | |
| JP3737466B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP2712847B2 (ja) | 電荷転送素子の製造方法 | |
| JP2936153B2 (ja) | 固体撮像素子の製造方法 | |
| JP2007201319A (ja) | 固体撮像装置およびその製造方法 | |
| JP4295702B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| JPH0888344A (ja) | 固体撮像装置 | |
| JP3119619B2 (ja) | 電荷結合素子及びその製造方法 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| JP2911146B2 (ja) | 半導体装置 | |
| JP3206009B2 (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
| JPH07130989A (ja) | 電荷転送装置 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| US20050036052A1 (en) | Solid-state image pickup device and manufacturing method thereof | |
| JP2747328B2 (ja) | 電荷転送素子 | |
| JPH06112232A (ja) | 電荷転送装置および電荷転送装置の製造方法 |