JPH0449485A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH0449485A JPH0449485A JP2160604A JP16060490A JPH0449485A JP H0449485 A JPH0449485 A JP H0449485A JP 2160604 A JP2160604 A JP 2160604A JP 16060490 A JP16060490 A JP 16060490A JP H0449485 A JPH0449485 A JP H0449485A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switching circuit
- load
- connector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 36
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
- G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
- H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Power Sources (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は内部電源を有するＩＣカー１−に関するもの
であり、特に内部電源使用時とＩＣカードを外部電源て
動作させるときの電源の切換えを行なう改良された電源
切換回路を具えたＩＣカードに関するものである。
であり、特に内部電源使用時とＩＣカードを外部電源て
動作させるときの電源の切換えを行なう改良された電源
切換回路を具えたＩＣカードに関するものである。
電源切換回路を具えた従来のＩＣカードの一例を第２図
に示す。同図において、１０はＩＣカード全体を示し、
その内部にはメモリ、マイコン等を含むＩＣ等の半導体
装置ｌ、２、内部電源３、後程説明する電源切換回路４
等が設けられている。
に示す。同図において、１０はＩＣカード全体を示し、
その内部にはメモリ、マイコン等を含むＩＣ等の半導体
装置ｌ、２、内部電源３、後程説明する電源切換回路４
等が設けられている。
６はＩＣカードＩＯを外部装置（図示せず）に接続する
ためのコネクタで、該コネクタ６には外部電源用線路７
、共通のグランド線路８、半導体装置１．２に共通に接
続されたアドレス線路９、同しく半導体装置ｌ、２に共
通に接続されたコントロール線路ＩＬ半導体装置ｌ中の
メモリと外部装置との間でデータのやりとりを行なうデ
ータ線路１２、半導体装置２中のメモリと外部装置との
間でデータのやりとりを行なうデータ線路１３が接続さ
れている。
ためのコネクタで、該コネクタ６には外部電源用線路７
、共通のグランド線路８、半導体装置１．２に共通に接
続されたアドレス線路９、同しく半導体装置ｌ、２に共
通に接続されたコントロール線路ＩＬ半導体装置ｌ中の
メモリと外部装置との間でデータのやりとりを行なうデ
ータ線路１２、半導体装置２中のメモリと外部装置との
間でデータのやりとりを行なうデータ線路１３が接続さ
れている。
外部電源用線路７は電源切換回路４のスイッチング素子
として動作する第１のタイオート１４のアノードに接続
され、内部電源３は抵抗１５を経て電源切換回路４の同
しくスイッチング素子として動作する第２のダイオード
１Ｂのアノードに接続されている。タイオート１４．１
Ｂの各カソードは半導体装置１．２に動作電圧を供給す
るための共通の内部電源線路１８に接続されている。１
９はコントロール線路】１に対するプルアップ抵抗で、
その一端は電源切換回路４のダイオード１４、】６の相
互接続されたカソードに接続されて、電圧Ｖｃｃか与え
られる。
として動作する第１のタイオート１４のアノードに接続
され、内部電源３は抵抗１５を経て電源切換回路４の同
しくスイッチング素子として動作する第２のダイオード
１Ｂのアノードに接続されている。タイオート１４．１
Ｂの各カソードは半導体装置１．２に動作電圧を供給す
るための共通の内部電源線路１８に接続されている。１
９はコントロール線路】１に対するプルアップ抵抗で、
その一端は電源切換回路４のダイオード１４、】６の相
互接続されたカソードに接続されて、電圧Ｖｃｃか与え
られる。
上記のＩＣカードにおいて、コネクタ６が外部装置に接
続されていないときは、当該ＩＣカード１０は例えば３
ｖの内部電源３より供給される電圧により動作する。す
なわち、コネクタ６か外部装置に接続されていないとき
は、ダイオード１６かオンになり、半導体装置１．２に
は内部電源３より抵抗１５、上記オン状態のタイオート
１［ｉ、内部電源線路１８を経て動作電圧か供給され、
ＩＣカー１〜１０はスタンドハイ状態になる。一方、コ
ネクタ６か外部装置に接続されたときは、外部電源から
に記コネクタ６を経て外部電源用線路７に例えば５ｖの
外部電圧か供給される。これによって電源切換回路４の
ダイオード１４がターンオンし、ダイオード１６はター
ンオフし、各半導体装置には上記外部電源用線路７より
タイオー１”１４．内部電源線路１８を経て動作電圧か
供給され、これらの各半導体装置１．２中のメモリに対
するデータの書込み、読出し等の正規の動作を行なうこ
とができる状態になる。ここて、アドレス線路９にアド
レス信号を１７−え、コン１〜ロール線路１１をアクテ
ィブにすることにより、データ線路１２．１３を介して
各半導体装置中のメモリに対するデータの書込み、読出
しを実行することができる。
続されていないときは、当該ＩＣカード１０は例えば３
ｖの内部電源３より供給される電圧により動作する。す
なわち、コネクタ６か外部装置に接続されていないとき
は、ダイオード１６かオンになり、半導体装置１．２に
は内部電源３より抵抗１５、上記オン状態のタイオート
１［ｉ、内部電源線路１８を経て動作電圧か供給され、
ＩＣカー１〜１０はスタンドハイ状態になる。一方、コ
ネクタ６か外部装置に接続されたときは、外部電源から
に記コネクタ６を経て外部電源用線路７に例えば５ｖの
外部電圧か供給される。これによって電源切換回路４の
ダイオード１４がターンオンし、ダイオード１６はター
ンオフし、各半導体装置には上記外部電源用線路７より
タイオー１”１４．内部電源線路１８を経て動作電圧か
供給され、これらの各半導体装置１．２中のメモリに対
するデータの書込み、読出し等の正規の動作を行なうこ
とができる状態になる。ここて、アドレス線路９にアド
レス信号を１７−え、コン１〜ロール線路１１をアクテ
ィブにすることにより、データ線路１２．１３を介して
各半導体装置中のメモリに対するデータの書込み、読出
しを実行することができる。
（発明が解決しようとする課８）
上記のような従来のＩＣカードては、内部電源３て動作
するときに流れる電流（スタンドハイ電流）■、、はマ
イクロアンペアオーダーであるのて、第３図のダイオー
ドのＶ−１特性から明らかなように、電源切換回路４の
タイオート１６における電圧降下ｖ、、は極めて小さく
、問題にならない。ところかＩＣカード１０を外部電源
て動作させるときは、各半導体装置１．２を流れる電流
は５０＋ｎ八乃至１０［１ｍ八とスタン１〜ハイ時にお
ける電流Ｉ８に比して遥かに大であるのて、第３図に示
すタイオー１へのｖ−■特性から明らかなように、２個
の半導体装置１．２に対する動作電流２Ｉが流れたとき
のタイオート１４の電圧降下■２は例えば０．７ｖ程度
になり、各半導体装置ｌ、２にケえられる動作電圧か低
下して、各半導体装置中のメモリのアクセス時間か長く
なる、−に記メモリに対する書込み、読出しのタイミン
グが適正てなくなる等、半導体装置ｌ、２に関する動作
の諸性性か悪化し、最悪の場合は各゛Ｖ；導体装置ｌ、
２に供給される電圧か適正動作電圧範囲を外れて、ＩＣ
カード自体が動作不能になるといる問題かあった。
するときに流れる電流（スタンドハイ電流）■、、はマ
イクロアンペアオーダーであるのて、第３図のダイオー
ドのＶ−１特性から明らかなように、電源切換回路４の
タイオート１６における電圧降下ｖ、、は極めて小さく
、問題にならない。ところかＩＣカード１０を外部電源
て動作させるときは、各半導体装置１．２を流れる電流
は５０＋ｎ八乃至１０［１ｍ八とスタン１〜ハイ時にお
ける電流Ｉ８に比して遥かに大であるのて、第３図に示
すタイオー１へのｖ−■特性から明らかなように、２個
の半導体装置１．２に対する動作電流２Ｉが流れたとき
のタイオート１４の電圧降下■２は例えば０．７ｖ程度
になり、各半導体装置ｌ、２にケえられる動作電圧か低
下して、各半導体装置中のメモリのアクセス時間か長く
なる、−に記メモリに対する書込み、読出しのタイミン
グが適正てなくなる等、半導体装置ｌ、２に関する動作
の諸性性か悪化し、最悪の場合は各゛Ｖ；導体装置ｌ、
２に供給される電圧か適正動作電圧範囲を外れて、ＩＣ
カード自体が動作不能になるといる問題かあった。
この発明は」二記のような問題を解消することを目的と
したものて、電源切換回路におけるダイオードの電圧降
ドを低く押えて、常に良好な動作特性が得られるＩＣカ
ードを得ることを目的とする。
したものて、電源切換回路におけるダイオードの電圧降
ドを低く押えて、常に良好な動作特性が得られるＩＣカ
ードを得ることを目的とする。
この発明のＩＣカードは、内部の負荷を実質的に均等な
電流か流れる複数の負荷回路に分割し、各負荷回路毎に
内部電源線路を設けると共に、各内部電源線路毎に電源
切換回路を設け、」−記者内部電源線路に接続された各
電源切換回路を流れる負荷電流の大きさを実質的に均等
にしたものである。
電流か流れる複数の負荷回路に分割し、各負荷回路毎に
内部電源線路を設けると共に、各内部電源線路毎に電源
切換回路を設け、」−記者内部電源線路に接続された各
電源切換回路を流れる負荷電流の大きさを実質的に均等
にしたものである。
この構成によれば、各電源切換回路に流れる動作電流、
すなわち負荷電流は実質的に均等になるから、各電源切
換回路における電圧降下か各負荷回路の諸性性に悪影響
を与えないように最小限に押えるように設定することが
でき、ＩＣカードは低い外部電源電圧でも安定に動作す
る。
すなわち負荷電流は実質的に均等になるから、各電源切
換回路における電圧降下か各負荷回路の諸性性に悪影響
を与えないように最小限に押えるように設定することが
でき、ＩＣカードは低い外部電源電圧でも安定に動作す
る。
（実施例）
第１図の２０はこの発明のＩＣカードの一実施例を示ず
図て、メモリ、マイコン等を含むＩＣ等の゛Ｖ；導体装
置１．２は実質的に均等な動作電流か流れるように了・
め設定されている。゛１′−導体装置１は内部電源線路
３５を経て第１の電源切換回路４１に接続され、半導体
装置２は内部電源線路３６を経て第２の′電源切換回路
４２に接続されている。コネクタ６に接続された外部電
源用線路７は第１の電源切換回路４１の第１のスイッチ
ンク素子として作用するタイオート３１のアノード、第
２の電源切換回路４２のｉｌのスイッチンク素子として
作用するタイオート３２のアノ−１＝’にそれぞれ接続
されている。
図て、メモリ、マイコン等を含むＩＣ等の゛Ｖ；導体装
置１．２は実質的に均等な動作電流か流れるように了・
め設定されている。゛１′−導体装置１は内部電源線路
３５を経て第１の電源切換回路４１に接続され、半導体
装置２は内部電源線路３６を経て第２の′電源切換回路
４２に接続されている。コネクタ６に接続された外部電
源用線路７は第１の電源切換回路４１の第１のスイッチ
ンク素子として作用するタイオート３１のアノード、第
２の電源切換回路４２のｉｌのスイッチンク素子として
作用するタイオート３２のアノ−１＝’にそれぞれ接続
されている。
また、内部電源３は抵抗１５を経て第１の７電源切換回
路４１の第２のスイッチンク素子として作用するタイオ
ート３３のアノード、第２の電源切換回路４２の第２の
スイッチンク素子として作用するダイオード３４のアノ
ードにそれぞれ接続されている。
路４１の第２のスイッチンク素子として作用するタイオ
ート３３のアノード、第２の電源切換回路４２の第２の
スイッチンク素子として作用するダイオード３４のアノ
ードにそれぞれ接続されている。
第１の′電源切換回路４１の各タイオート３１．３３の
カソードは前述のように内部電源線路３５を経て半導体
装置１に接続されており、第２の電源切換回路４２のタ
イオート３２．３４の各カソードは同様に内部電源線路
３６を経て半導体装置２に接続されている。また、コン
トロール線路１１に対するプルアップ抵抗１１の−・端
は例えば電源切換回路４１のタイオー１”３１．４１の
相互接続されたカソードに接続されて、電圧Ｖｃｃか与
えられる。その他の回路構成は第２図に示した従来のＩ
Ｃカー１−の回路構成と回しである。
カソードは前述のように内部電源線路３５を経て半導体
装置１に接続されており、第２の電源切換回路４２のタ
イオート３２．３４の各カソードは同様に内部電源線路
３６を経て半導体装置２に接続されている。また、コン
トロール線路１１に対するプルアップ抵抗１１の−・端
は例えば電源切換回路４１のタイオー１”３１．４１の
相互接続されたカソードに接続されて、電圧Ｖｃｃか与
えられる。その他の回路構成は第２図に示した従来のＩ
Ｃカー１−の回路構成と回しである。
コネクタ６か外部装置に接続されておらず、このＩＣカ
ード２（〕を例えば３Ｖの内部電源３て動作させるとき
（スタン１〜ハイ状態）は、１−記内部電＠３より第１
の電源切換回路４１のタイオー１〜３３および内部電源
線路３５を経て半導体装置ｌに動作電圧（スタンドバイ
電圧）か供給され、また、Ｌ配回部電源３より第２の電
源切換回路４２のダイオード３４および内部電源線路３
６を経て半導体装置２に動作電圧が供給され、これらの
各半導体装置を適正にスタンドハイ動作させることかて
きる。
ード２（〕を例えば３Ｖの内部電源３て動作させるとき
（スタン１〜ハイ状態）は、１−記内部電＠３より第１
の電源切換回路４１のタイオー１〜３３および内部電源
線路３５を経て半導体装置ｌに動作電圧（スタンドバイ
電圧）か供給され、また、Ｌ配回部電源３より第２の電
源切換回路４２のダイオード３４および内部電源線路３
６を経て半導体装置２に動作電圧が供給され、これらの
各半導体装置を適正にスタンドハイ動作させることかて
きる。
ＩＣカード２０を外部装置に挿入すると、外部電源より
コネクタ６を経て外部電源用線路７に例えは５ｖの動作
電圧が供給される。これによって各電源切換回路中のタ
イオート３１．３２がターンオンし、タイオート３３．
３４がターンオフし、半導体装置ｌ、２に外部電源より
動作電圧が供給される。
コネクタ６を経て外部電源用線路７に例えは５ｖの動作
電圧が供給される。これによって各電源切換回路中のタ
イオート３１．３２がターンオンし、タイオート３３．
３４がターンオフし、半導体装置ｌ、２に外部電源より
動作電圧が供給される。
この場合、電源切換回路４１．４２中のダイオード３１
．３２の電圧降下は１個の半導体装置の動作′電流（負
荷電流）■によるもので、第３図のＶｌて示す例えば０
．４ｖ乃至０．５ｖ程度の大きさである。
．３２の電圧降下は１個の半導体装置の動作′電流（負
荷電流）■によるもので、第３図のＶｌて示す例えば０
．４ｖ乃至０．５ｖ程度の大きさである。
従って、各半導体装置には適正に動作し得る充分の大き
さの動作電圧か供給され、各半導体装置中のメモリのア
クセス時間の遅れ、Ｊ）込み、読出しタイミンクの不良
等の動作特性か悪化する心配は全くない。
さの動作電圧か供給され、各半導体装置中のメモリのア
クセス時間の遅れ、Ｊ）込み、読出しタイミンクの不良
等の動作特性か悪化する心配は全くない。
なお、第２図の回路て、ダイオード１４として２個の半
導体装置ｌ、２に動作電流か流れたときに、電圧隆ドか
Ｖｌになるような接合面積の大きなタイオートを使用す
ることも考えられるか、ＩＣカー１〜のように厚みか極
めて制限される装置ては、大きな接合面積のタイオート
はモールドを厚くする必要かあり、実装することは小さ
な接合面積のタイオートを多数実装することよりも遥か
に困難であり、また部品の種類か多くなって部品管理の
点て望ましくない。さらに電源切換回路をＩＣ化する場
合には、異なる接合面積のタイオートを構成することは
、使用する負荷の配分か偏ったものにしか適用てきず、
１没１，１の自由１隻か減り、またそのような設計は困
難である等の問題かある。
導体装置ｌ、２に動作電流か流れたときに、電圧隆ドか
Ｖｌになるような接合面積の大きなタイオートを使用す
ることも考えられるか、ＩＣカー１〜のように厚みか極
めて制限される装置ては、大きな接合面積のタイオート
はモールドを厚くする必要かあり、実装することは小さ
な接合面積のタイオートを多数実装することよりも遥か
に困難であり、また部品の種類か多くなって部品管理の
点て望ましくない。さらに電源切換回路をＩＣ化する場
合には、異なる接合面積のタイオートを構成することは
、使用する負荷の配分か偏ったものにしか適用てきず、
１没１，１の自由１隻か減り、またそのような設計は困
難である等の問題かある。
よって、上記のように、内部負荷を実質的に均等な負荷
電流か流れるように複数の負荷回路に分割し、各負荷回
路毎に同し大きさのタイオー１−を使用した電源切換回
路を設けるのか最適である。
電流か流れるように複数の負荷回路に分割し、各負荷回
路毎に同し大きさのタイオー１−を使用した電源切換回
路を設けるのか最適である。
第４図はこの発明のＩＣカードの他の実施例の・部を示
す図である。このＩＣカード３０て、タイオート５１と
トランジスタ６１は第１の半導体装置ｌに動作電圧を供
給するための第１の電源切換回路４１を構成し、タイオ
ート５２と１〜ランジスタロ２は第２の半導体装置２に
動作電圧を供給するための第２の電源切換回路４２を構
成する。このＩＣカード３０を内部電源３で動作させる
ときは、例えば３ｖの電源３よりダイオード５１．５２
を経て各半導体装置にそれぞれ動作電圧か供給される。
す図である。このＩＣカード３０て、タイオート５１と
トランジスタ６１は第１の半導体装置ｌに動作電圧を供
給するための第１の電源切換回路４１を構成し、タイオ
ート５２と１〜ランジスタロ２は第２の半導体装置２に
動作電圧を供給するための第２の電源切換回路４２を構
成する。このＩＣカード３０を内部電源３で動作させる
ときは、例えば３ｖの電源３よりダイオード５１．５２
を経て各半導体装置にそれぞれ動作電圧か供給される。
ＩＣカード３０を外部装置に挿入すると、外部装置より
外部電源用線路７に例えば５Ｖの動作電圧が供給される
。これによって電圧検知回路２１はその制御端子Ｔ０、
Ｔ２に入力端子ＴＩＮの電圧５ｖより低い電圧を発生し
、１−ランシスタロ】、６２をそれぞれタージオンする
。トランジスタ６１．６２のターンオンによってタイオ
ート５１．５２は逆バイアスされてそれぞれターンオフ
し、半導体装置ｌ、２にはターンオンした上記トランジ
スタ６１．６２を経て約５ｖの外部動作電圧か供給され
る。この第２の実施例も、１−ランシスタロ１．６２に
おける電圧降下は小さく、各半導体装置１．２は、メモ
リのアクセス時間の遅れ、書込み、読出しタイミングの
不良等の動作特性の悪化を伴なうことなく常に適正に動
作することかてきる。トランジスタ６１．６２としては
図示のようなバイポーラトランジスタの他に例えばＦＥ
Ｔを使用してもよい。
外部電源用線路７に例えば５Ｖの動作電圧が供給される
。これによって電圧検知回路２１はその制御端子Ｔ０、
Ｔ２に入力端子ＴＩＮの電圧５ｖより低い電圧を発生し
、１−ランシスタロ】、６２をそれぞれタージオンする
。トランジスタ６１．６２のターンオンによってタイオ
ート５１．５２は逆バイアスされてそれぞれターンオフ
し、半導体装置ｌ、２にはターンオンした上記トランジ
スタ６１．６２を経て約５ｖの外部動作電圧か供給され
る。この第２の実施例も、１−ランシスタロ１．６２に
おける電圧降下は小さく、各半導体装置１．２は、メモ
リのアクセス時間の遅れ、書込み、読出しタイミングの
不良等の動作特性の悪化を伴なうことなく常に適正に動
作することかてきる。トランジスタ６１．６２としては
図示のようなバイポーラトランジスタの他に例えばＦＥ
Ｔを使用してもよい。
なお、半導体装置の数、つまり分割される負荷の数は各
実施例の２個に限定されるものてはなく、各負荷電流の
大きさの設定の仕方によって負荷を３個以上の任意の数
にすることかてきる。
実施例の２個に限定されるものてはなく、各負荷電流の
大きさの設定の仕方によって負荷を３個以上の任意の数
にすることかてきる。
（発明の効果）
以上のように、この発明によれば、内部全体の負荷を実
質的に均等な負荷電流か流れる複数の負荷回路に分割し
、各負荷回路毎に電源切換回路を設けたので、外部電源
を使用する場合に、上記電源切換回路における電圧降下
を最小に押えるようにすることかでき、従って、メモリ
、マイコン等を含む内部回路を常に最適の状態で動作さ
せることがてきる。
質的に均等な負荷電流か流れる複数の負荷回路に分割し
、各負荷回路毎に電源切換回路を設けたので、外部電源
を使用する場合に、上記電源切換回路における電圧降下
を最小に押えるようにすることかでき、従って、メモリ
、マイコン等を含む内部回路を常に最適の状態で動作さ
せることがてきる。
第１図はこの発明によるＩＣカー１への−・実施例の内
部構造を示す概略図、第２図は従来のＩＣカードの一例
の内部構造を示す概略図、第３図は第１図および第２図
のＩＣカードの電源切換回路で使用されるスイッチング
ダイオードの電圧（Ｖ）電流（１）特性を示す図、第４
図はこの発明によるＩＣカードの他の実施例の一部の構
造を示す概略図である。 ｌ、２・・・・半導体装置（負荷回路）、３・・・・内
部電源、３１〜３４・・・・ダイオード、４１．４２・
・・・電源切換回路、６・・・・コネクタ、２１・・・
・電圧検知回路、５１．５２・・・・ダイオード、６１
．６２・・・・トランジスタ。
部構造を示す概略図、第２図は従来のＩＣカードの一例
の内部構造を示す概略図、第３図は第１図および第２図
のＩＣカードの電源切換回路で使用されるスイッチング
ダイオードの電圧（Ｖ）電流（１）特性を示す図、第４
図はこの発明によるＩＣカードの他の実施例の一部の構
造を示す概略図である。 ｌ、２・・・・半導体装置（負荷回路）、３・・・・内
部電源、３１〜３４・・・・ダイオード、４１．４２・
・・・電源切換回路、６・・・・コネクタ、２１・・・
・電圧検知回路、５１．５２・・・・ダイオード、６１
．６２・・・・トランジスタ。
Claims (4)
- （１） 実質的に均等な大きさの負荷電流が流れるよう
に設定された複数の負荷回路と、各負荷回路に動作電圧
を供給するための内部電源と、外部装置に接続されたと
きに外部電源が接続されるコネクタと、上記コネクタお
よび内部電源と上記各負荷回路との間に設けられ、上記
コネクタが外部装置に接続されたときは外部電源から各
負荷回路に動作電圧が供給され、上記コネクタが外部装
置から切離されたときは上記内部電源によって上記各負
荷回路に動作電圧が供給されるように切換える、上記各
負荷回路毎に設けられた電源切換回路とからなるＩＣカ
ード。 - （２） 各電源切換回路は、一方の電極が互いに接続さ
れて負荷回路に接続されており、他方の電極がコネクタ
あるいは内部電源に接続された一対のダイオードからな
ることを特徴とする特許請求の範囲第１項記載のＩＣカ
ード。 - （３） 各電源切換回路は一対のバイポーラトランジス
タ、電界効果トランジスタ等のトランジスタからなるこ
とを特徴とする特許請求の範囲第１項記載のＩＣカード
。 - （４） 各電源切換回路は、内部電源と各負荷回路との
間に各別に接続されたダイオードと、コネクタと各負荷
回路との間に各別に接続されたトランジスタと、上記コ
ネクタか外部装置に接続されたときに上記コネクタを経
由して供給される外部電源電圧を検知して、上記各トラ
ンジスタをターンオンさせる電圧検知回路とからなるこ
とを特徴とする特許請求の範囲第１項記載のＩＣカード
。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160604A JPH0449485A (ja) | 1990-06-19 | 1990-06-19 | Ｉｃカード |
| US07/647,477 US5138142A (en) | 1990-06-19 | 1990-11-29 | Ic card with improved power supply switching circuitry |
| DE1990623231 DE69023231T2 (de) | 1990-06-19 | 1990-12-28 | IC-Karte mit verbesserter Umschaltung der Stromversorgung. |
| EP19900314430 EP0463261B1 (en) | 1990-06-19 | 1990-12-28 | IC card with improved power supply switching circuitry |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160604A JPH0449485A (ja) | 1990-06-19 | 1990-06-19 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449485A true JPH0449485A (ja) | 1992-02-18 |
Family
ID=15718538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160604A Pending JPH0449485A (ja) | 1990-06-19 | 1990-06-19 | Ｉｃカード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5138142A (ja) |
| EP (1) | EP0463261B1 (ja) |
| JP (1) | JPH0449485A (ja) |
| DE (1) | DE69023231T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK0510220T3 (ja) * | 1991-04-23 | 1997-02-17 | Siemens Ag | |
| US5473145A (en) * | 1992-10-22 | 1995-12-05 | Skidata Computer Gesellschaft M.B.H. | Data carrier |
| JP3477781B2 (ja) * | 1993-03-23 | 2003-12-10 | セイコーエプソン株式会社 | Ｉｃカード |
| JPH09319835A (ja) * | 1996-05-28 | 1997-12-12 | Mitsubishi Electric Corp | Ｉｃカード |
| US5745670A (en) * | 1996-06-11 | 1998-04-28 | Lanart Corporation | Fault tolerant power supply system |
| DE19850293A1 (de) * | 1998-10-30 | 2000-05-04 | Koninkl Philips Electronics Nv | Datenträger mit Kompromittierungsschutz |
| US6594760B1 (en) * | 1998-12-21 | 2003-07-15 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device |
| DE19911673A1 (de) * | 1999-03-09 | 2000-09-14 | Deutsche Telekom Ag | Verfahren und Anordnung für den Schutz der Daten auf einer Smartcard |
| DE60035331T2 (de) * | 1999-12-09 | 2008-02-28 | Pitney Bowes, Inc., Stamford | System und Verfahren zum Unterdrücken von elektromagnetischer Strahlung einer kryptographischen Vorrichtung mit einer integrierten Schaltung |
| US6766455B1 (en) | 1999-12-09 | 2004-07-20 | Pitney Bowes Inc. | System and method for preventing differential power analysis attacks (DPA) on a cryptographic device |
| DE10227558A1 (de) * | 2002-06-20 | 2004-01-15 | Infineon Technologies Ag | System zum Datenaustausch zwischen mindestens zwei kontaktlosen Datenträgern |
| KR101389448B1 (ko) * | 2007-03-27 | 2014-04-28 | 삼성전자주식회사 | 이동형 전자 장치 및 그것의 전원 관리 방법 |
| JPWO2010125764A1 (ja) * | 2009-04-27 | 2012-10-25 | 日本電気株式会社 | カード装置及びその電力供給方法 |
| CN103472404A (zh) * | 2012-06-06 | 2013-12-25 | 鸿富锦精密工业（深圳）有限公司 | 接地检测电路 |
| EP2677474A1 (en) * | 2012-06-21 | 2013-12-25 | ST-Ericsson SA | Secure element power management system |
| GB201308107D0 (en) | 2013-05-05 | 2013-06-12 | Rodrigues Paulo A | Dual external DC power brick/transformer splitter to provide seamless cutover redundant power supply to a single powered device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3949238A (en) * | 1975-01-13 | 1976-04-06 | Northern Electric Company, Limited | Distributed power switch for modular systems |
| US4001550A (en) * | 1975-12-04 | 1977-01-04 | Schatz Vernon L | Universal funds transfer and identification card |
| CH662464A5 (de) * | 1984-02-20 | 1987-09-30 | Renata Ag | Batteriegestuetztes integriertes schaltelement. |
| JPS6142235A (ja) * | 1984-08-01 | 1986-02-28 | 東芝テック株式会社 | バツテリ−バツクアツプ回路 |
| US4659942A (en) * | 1985-06-03 | 1987-04-21 | The Charles Stark Draper Laboratory, Inc. | Fault-tolerant power distribution system |
| JPS63118994A (ja) * | 1986-11-07 | 1988-05-23 | Seiko Instr & Electronics Ltd | メモリ−カ−ド |
| JPH0693253B2 (ja) * | 1988-06-17 | 1994-11-16 | 三菱電機株式会社 | Ｉｃメモリカード用バッテリ回路 |
-
1990
- 1990-06-19 JP JP2160604A patent/JPH0449485A/ja active Pending
- 1990-11-29 US US07/647,477 patent/US5138142A/en not_active Expired - Fee Related
- 1990-12-28 DE DE1990623231 patent/DE69023231T2/de not_active Expired - Fee Related
- 1990-12-28 EP EP19900314430 patent/EP0463261B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5138142A (en) | 1992-08-11 |
| EP0463261B1 (en) | 1995-10-25 |
| DE69023231D1 (de) | 1995-11-30 |
| EP0463261A1 (en) | 1992-01-02 |
| DE69023231T2 (de) | 1996-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449485A (ja) | Ｉｃカード | |
| US7170787B2 (en) | Nonvolatile memory apparatus | |
| US20090057417A1 (en) | Ic card | |
| CN107093441B (zh) | 具有功率节省的混合电压非易失性存储器集成电路 | |
| US8462541B2 (en) | Circuits and methods for reducing minimum supply for register file cells | |
| US4631707A (en) | Memory circuit with power supply voltage detection means | |
| US7606107B2 (en) | Memory cell, read device for memory cell, memory assembly, and corresponding method | |
| JPH02105722A (ja) | 電流切換え式ドライバ回路 | |
| KR0152068B1 (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
| US20080170459A1 (en) | Memory macro | |
| US6614674B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| WO2014148402A1 (en) | Resistance change memory | |
| US6714047B2 (en) | Semiconductor integrated circuit | |
| JP2007080344A (ja) | 半導体記憶装置 | |
| US11894043B2 (en) | Power management circuit in low-power double data rate memory and management method thereof | |
| US7279881B2 (en) | Integrated circuit for regulating a voltage generator | |
| US6233187B1 (en) | Semiconductor memory device | |
| US8526229B2 (en) | Semiconductor memory device | |
| US7667521B2 (en) | Voltage switch circuit of semiconductor device | |
| US20030016552A1 (en) | Read only memory | |
| US5251173A (en) | High-speed, low DC power, PNP-loaded word line decorder/driver circuit | |
| US6657916B2 (en) | Integrated memory with memory cell array | |
| JP2004199763A (ja) | 半導体集積回路装置 | |
| US20070171703A1 (en) | Current source of magnetic random access memory | |
| JPH07105333A (ja) | Ｉｃカード |