JPH0693253B2

JPH0693253B2 - Ｉｃメモリカード用バッテリ回路

Info

Publication number: JPH0693253B2
Application number: JP63148154A
Authority: JP
Inventors: 正治水田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-06-17
Filing date: 1988-06-17
Publication date: 1994-11-16
Anticipated expiration: 2009-11-16
Also published as: JPH023883A; US5047988A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、ICメモリカードのうちの特にバッテリを内
蔵したRAMカードのバッテリ回路に関するものである。

［従来の技術］第３図は、社団法人、日本電子工業振興協会、パーソナ
ルコンピュータ業務委員会作成の「ICメモリカード・ガ
イドライン」（昭和61年９月発行）に記載されている、
従来のRAMカードの構成を示すブロック図である。図に
おいて、RAMメモリチップ部分（２）は通常、複数個のR
AMメモリチップ（図示せず）からなる。インターフェー
ス・コネクタ（１）は外部装置との接続を行うコネクタ
であり、このインターフェイス・コネクタ（１）からRA
Mメモリチップ部分（２）の各RAMメモリチップに、下位
アドレス線（６）およびデータ線（７）が接続されてい
る。また、RAMメモリチップ部分（２）中の指定されたR
AMメモリチップを選択するチップセレクト回路（３）に
は、インターフェイス・コネクタ（１）から制御線
（４）および上位アドレス線（５）が接続され、さらに
制御線（４）がチップセレクト回路（３）からRAMメモ
リチップ部分（２）中の各RAMメモリチップに接続され
ている。ここで上位アドレスとはRAMメモリチップ部分
（２）内のどのメモリチップを選択するかを決定するた
めのアドレスであり、また下位アドレスとは各RAMメモ
リチップ内のアドレスである。また、電源制御回路（1
0）には、インターフェース・コネクタ（１）を介してR
AMカードの外部の電源（図示せず）からの電圧Vccで示
される外部電源線（８）および接地GNDで示されるグラ
ンド線（９）が、またRAMカードが端末装置から外され
て外部から電力を受けられない間、RAMメモリチップ部
分（２）の記憶データを保持するための、RAMカードに
内蔵されたデータ・バックアップ用バッテリ（11）から
の電圧Vbbで示される電源線（11a）が接続されている。
そしてこの電源制御回路（10）はそれぞれＶおよびGND
で示されるRAMカード中の電源線（12）およびグランド
線（13）によって、RAMメモリチップ部分（２）および
チップセレクト回路（３）に、外部電源もしくはバッテ
リ（11）からの電力を供給する。

第４図は第３図の電源制御回路（10）およびデータ・バ
ックアップ用バッテリ（11）に関する部分について、基
本的な機能を説明するために、最も簡単な例で具体化し
たものの回路図である。第４図において第３図と同一の
部分は同一の符号で示されている。ダイオード（14）
（15）は各々、バッテリ（11）から外部電源線（８）へ
電流が流れ出し、また外部電源線（８）からバッテリ
（11）へ電流が流れ込むのを阻止するものであって、こ
れら２つのダイオード（14）および（15）で最も簡単な
電源制御回路（10）を構成している。また、RAMメモリ
チップを収納するRAMカードは、揮発性のRAMメモリチッ
プに記憶されたデータをバックアップするために、第３
図および第４図に示すようにバッテリ（11）を内蔵する
が、RAMメモリチップのデータ・バックアップのための
ホールド電圧が約2V以上必要なため、一般には長時間安
定した特性を持つ約3V出力のリチウム電池が使用され
る。

第５図および第６図は共にバッテリの特性を示すもので
ある。第５図はリチウム電池のバッテリ電圧（縦軸）と
持続時間（横軸）の放電負荷特性を示し、メモリチップ
の数すなわちRAMメモリチップ部分（２）全体の負荷の
大きさ（例えば100kΩ、50kΩ、30kΩ）に余り関係な
く、同様に最初からある持続時間のところまで約3Vのフ
ラットな電圧を出力し、ある時間以上になると急激に電
圧出力が低下することを示している。第６図はバッテリ
から流れ出るバッテリ使用電流（縦軸）と放電寿命（横
軸）との関係を示し、バッテリ使用電流が半減すれば放
電寿命すなわち使用可能期間は約２倍になることを示し
ている。

第７図はRAMメモリチップのデータをバックアップする
ために必要な一般的にはバックアップ電流と呼ばれる電
流（縦軸）と、一般的にはホールド電圧と呼ばれる電圧
（横軸）との関係を示し、RAMメモリチップに印加され
るホルード電圧が1.5倍になるとバックアップ電流も1.5
倍に増加することを示している。

近年の傾向として、RAMカードは多数のRAMメモリチップ
を収納し、大容量メモリ化している。従って、バッテリ
寿命が短かくバッテリ交換型構造のRAMカードが大半で
ある。大容量型RAMカードの場合、現在使用されている
ものの寿命は約0.7年であるが、RAMカードがより長いバ
ッテリ寿命を持つようになれば安心して使えるようにな
る。

［発明が解決しようとする課題］以上のように構成されている従来のRAMカードにおいて
は、特に大容量RAMカードの場合には、バッテリ交換型R
AMカードにしなければならなかった。このバッテリ交換
型のRAMカードは、バッテリホルダの部分の構造が複雑
であり、これに従って強固な外装ケースを準備する必要
があり、またバッテリと端子との接触不良、端子の破損
等の問題が生じやすかった。さらにバッテリ電圧の低下
をモニタできる端子を外部に出して、バッテリを交換す
る時期を常時監視しなければならない等の課題があっ
た。

この発明は上記のような課題を解決するためになされた
もので、バッテリの寿命を大きく延長することによって
バッテリの交換間隔を長くでき、さらにはバッテリ交換
の不要な、使い捨てのバッテリ埋込み型RAMカードを得
ることを目的とする。

［課題を解決するための手段］上記の目的に鑑み、この発明は、メモリチップ部分のデ
ータを保持するための所定のホールド電圧より高い出力
電圧を有するバッテリと、メモリチップ部分の両端間に
接続されたコンデンサ、このコンデンサに直列に接続さ
れバッテリの供給する電気エネルギの過剰分を電磁エネ
ルギとして一時的に蓄積するリアクトルおよびこのリア
クトルに蓄積される電磁エネルギの喪失を防止するため
のダイオードからなるLC回路と、このLC回路両端にバッ
テリを断続的に接続するためのトランジスタ切替回路
と、メモリチップ部分の両端電圧を検出し、これを上記
所定のホールド電圧に維持するように上記トランジスタ
切替回路の切り替え動作を制御するレベル検出・制御回
路と、を備えたICメモリカード用バッテリ回路にある。

［作用］この発明においてはレベル検出・制御回路は、RAMメモ
リチップ部分の両端電圧がメモリチップ部分に記憶され
ているデータを保持するための所定のホールド電圧（例
えば約2V）に維持されるように、トランジスタ切替回路
に供給する“ON（閉）”と“OFF（開）”の切り替え動
作を制御する制御パルス信号のデューティ比を変える。

［実施例］以下、この発明の一実施例を図について説明する。第１
図はこの発明によるICメモリカード用バッテリ回路の一
実施例を示す回路図であり、第４図と同一の部分は同一
の符号で示されている。電源制御回路（100）は、各
々、バッテリ（11）から外部電源線（８）へ電流が流れ
出し、また外部電源線（８）からバッテリ（11）へ電流
が流れ込むのを阻止するためのダイオード（14）（1
5）、トランジスタ等で構成される高速なON/OFFの切り
替えを行うトランジスタ切替回路（16）、RAMメモリチ
ップ部分（２）の両端電圧を常時検出し、この両端電圧
がデータを保持するための一定のホールド電圧（一般に
約2V）になるように、トランジスタ切替回路（16）に適
当なデューティ比の制御パルス信号を供給するレベル検
出・制御回路（17）、およびバッテリ（11）から供給さ
れる電気エネルギの過剰分を一時的に蓄積するためのLC
回路（18）を含む。レベル検出・制御回路（17）は、RA
Mメモリチップ部分（２）の両端電圧を検出するレベル
検出部（17a）、および検出された電圧に従ってRAMメモ
リチップ部分（２）の両端電圧を2V一定に保つように、
トランジスタ切替回路（16）に適当なデューティ比の制
御パルス信号を出力する制御パルス信号発生部（17b）
からなる。また、LC回路（18）は、RAMメモリチップ部
分（２）の両端間に接続されたコンデンサＣ（18a）、
このコンデンサ（18a）に直列に接続されたリアクトル
Ｌ（18b）、およびトランジスタ切替回路（16）が“OFF
（開）”の状態の時に、リアクトル（18b）に蓄積され
た電磁エネルギがコンデンサ（18a）に供給されず、第
１図に矢印（Ａ）で示す方向に電流として流れるのを阻
止するためのダイオードＤ（18c）からなる。

第２図は第１図の動作を説明するためのもので、（ａ）
はトランジスタ切替回路（16）の動作状況を示す波形
図、（ｂ）はコンデンサ（18a）の両端電圧、すなわちR
AMメモリチップ部分（２）の両端に印加されるホールド
電圧の波形図である。第２図において、期間Ｔはレベル
検出・制御回路（17）の制御によるトランジスタ切替回
路（16）のON/OFFの１周期を示し、周期T₁およびT₂はそ
れぞれトランジスタ切替回路（16）が“ON（閉）”、
“OFF（開）”の期間を示し、T₁とT₂の比率すなわちデ
ューティ比はレベル検出・制御回路（17）によって制御
される。レベル検出・制御回路（17）は定常時には一定
のデューティ比でトランジスタ切替回路（16）を動作さ
せており、バッテリ（11）の出力電圧等が変化した場合
に、RAMメモリチップ部分（２）の両端が一定値の2Vの
ホールド電圧になるように、トランジスタ切替回路（1
6）へ供給する制御パルス信号のデューティ比を変化さ
せる。RAMメモリチップ部分（２）に印加されるホール
ド電圧は実際には、このトランジスタ切替回路（16）の
ON/OFF動作に従って、ホールド電圧2Vからこの2Vより少
し高い電圧の範囲で変化している。この時のLC回路（1
8）の動作について簡単に説明しておくと、トランジス
タ切替回路（16）が“ON（閉）”している期間T₁に、リ
アクトル（18b）にバッテリ（11）からの3V−2V＝1Vに
匹敵する電磁エネルギが一時的に充電される。そしてト
ランジスタ切替回路（16）が“OFF（開）”している期
間T₂で、リアクトル（18b）に充電された電磁エネルギ
がコンデンサ（18a）に供給される。

以上のような構成によりレベル検出・制御回路（17）
は、コンデンサ（18a）の両端電圧であるRAMメモリチッ
プ部分（２）に印加されるホールド電圧を約2V一定（実
際に2Vとこの2Vより少し高い電圧の範囲で変化するよう
に）に保つように、コンデンサ（18a）の両端電圧の平
均値制御を、トランジスタ切替回路（16）の“ON
（閉）”と“OFF（開）”のデューティ比を変えて行
う。

また、トランジスタ切替回路（16）が“OFF（開）”の
期間T₂にはバッテリ（11）は放電せず、“ON（閉）”の
期間T₁の間にリアクトル（18b）に貯えられた電磁エネ
ルギがコンデンサ（18a）へ供給され、RAMメモリチップ
部分（２）へ絶え間なく2Vのホールド電圧が印加され
る。すなわち、トランジスタ切替回路（16）が“ON
（閉）”の間の3V−2V＝1Vに相当するエネルギが、次の
“OFF（開）”の期間に有効に使用される。

RAMメモリチップ部分（２）にデータ保持に必要な約2V
より高い、3Vのバッテリ電圧を直接印加すると、必要以
上に大きなバックアップ電流が流れ、バッテリの寿命
［単位はmAH（ミリ・アンペア・アワー）］を著しく短
縮してしまう。すなわち、第５図ないし第７図から明ら
かなように、RAMメモリチップ部分（２）にホールド電
圧を2V付近で供給することができれば、3Vで供給する時
の約３分の２のバックアップ電流が流れることになり、
従ってバッテリの使用電流が３分の２になりバッテリの
放電寿命が1.5倍になる。

本発明においては、RAMメモリチップ部分（２）へホー
ルド電圧を印加するのに、バッテリ（11）として使用さ
れるリチウム電池のフラットに安定した約3Vの電圧を直
接印加するのではなく、電気エネルギの過剰分をLC回路
（18）に一時的に充電したかたちで印加している。すな
わち、コンデンサ（18a）が直接的にバッテリ（11）か
ら、また間接的にリアクトル（18b）から充電され、よ
り使用電流の少ない2Vからこの2Vより少し高い電圧まで
の範囲の電圧がRAMメモリチップ部分（２）に印加され
るようにしている。これは前述したように、レベル検出
回路（17）がトランジスタ切替回路（16）へ供給する制
御パルス信号のデューティ比を変えて、その“ON
（閉）”と“OFF（開）”の比率を変えることによって
なされる。

このように、RAMメモリチップ部分（２）への印加電圧
を約2Vから2Vより少し高い電圧範囲とし、3V−2V＝1Vの
電気エネルギを有効に使用することによって、バッテリ
（11）から流れ出るバッテリ使用電流は印加電圧が低下
した分だけRAMメモリチップ部分（２）への入力電流よ
り少なくなることで、バッテリ（11）を単純に約3Vで使
用する従来のものと比較して、バッテリの寿命が長くな
る。なお、レベル検出回路（17）は例えばレベル検出部
（17a）が差動増幅器、制御パルス信号発生部（17b）が
デューティ比可変のパルス発生器からなる高効率、低消
費電力のロジック回路で構成すればよく、その電力はバ
ッテリ（11）もしくはコンデンサ（18a）から受けるよ
うにすればよい。

尚、トランジスタ切替回路（16）はFETスイッチ等の別
の半導体からなる切替回路であってもよい。

［発明の効果］以上のようにこの発明によれば、コンデンサがRAMメモ
リチップ部分の両端間に接続された、バッテリの供給す
る電気エネルギの過剰分を一時的に蓄積するLC回路の、
このコンデンサの両端電圧がRAMメモリチップ部分内の
データを保持するのに必要な2Vからそれより少し高い電
圧の範囲内で変化するように、レベル検出・制御回路に
おいて、LC回路にバッテリを断続的に接続するトランジ
スタ切替回路へ供給する制御パルス信号のデューティ比
を変化させるようにしたので、従来のようにバッテリを
単純に規格電圧（例えば3V）で使用するのに比べて、バ
ッテリ寿命を長くすることができ、バッテリの交換間隔
の長いICメモリカード用バッテリ回路、ひいてはこのバ
ッテリ回路を内蔵したRAMカードを提供することがで
き、さらにはバッテリ交換不要の使い捨てのバッテリ埋
め込み型RAMカードを提供できるという効果が得られ
る。

【図面の簡単な説明】

第１図はこの発明のICメモリカード用バッテリ回路の一
実施例を示す回路図、第２図は第１図の回路の動作説明
をするための波形図、第３図は従来のRAMカードの構成
を示すブロック図、第４図は第３図中の電源に関する部
分について基本的な機能を示すための回路図、第５図は
バッテリ電圧と持続時間との関係を示す線図、第６図は
バッテリ使用電流と放電寿命との関係を示す線図、第７
図は記憶データを保持するためのホールド電圧とバック
アップ電流との関係を示す線図である。各図において、（２）はRAMメモリチップ部分、（８）
は外部電源線、（９）はグランド線、（11）はデータ・
バックアップ用バッテリ、（12）は電源線、（13）はグ
ランド線、（14）と（15）と（18c）はダイオード、（1
6）はトランジスタ切替回路、（17）はレベル検出・制
御回路、（17a）はレベル検出部、（17b）は制御パルス
信号発生部、（18）はLC回路、（18a）はコンデンサ、
（18b）はリアクトル、（100）は電源制御回路である。尚、図中、同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】内部電源を必要とするICメモリカードに内
蔵されるICメモリカード用バッテリ回路であって、メモリチップ部分のデータを保持するための所定のホー
ルド電圧より高い出力電圧を有するバッテリと、メモリ
チップ部分の両端間に接続されたコンデンサ、このコン
デンサに直列に接続され上記バッテリの供給する電気エ
ネルギの過剰分を電磁エネルギとして一時的に蓄積する
リアクトルおよびこのリアクトルに蓄積される電磁エネ
ルギの喪失を防止するためのダイオードからなるLC回路
と、このLC回路両端に上記バッテリを断続的に接続する
ためのトランジスタ切替回路と、上記メモリチップ部分
の両端電圧を検出し、これを上記所定のホールド電圧に
維持するように上記トランジスタ切替回路の切り替え動
作を制御するレベル検出・制御回路と、を備えたICメモリカード用バッテリ回路。