CN104081418B - Sram存储卡以及电压监视电路 - Google Patents

Sram存储卡以及电压监视电路 Download PDF

Info

Publication number
CN104081418B
CN104081418B CN201280066697.1A CN201280066697A CN104081418B CN 104081418 B CN104081418 B CN 104081418B CN 201280066697 A CN201280066697 A CN 201280066697A CN 104081418 B CN104081418 B CN 104081418B
Authority
CN
China
Prior art keywords
power supply
state
case
circuit
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280066697.1A
Other languages
English (en)
Other versions
CN104081418A (zh
Inventor
户本千明
宇治雅晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104081418A publication Critical patent/CN104081418A/zh
Application granted granted Critical
Publication of CN104081418B publication Critical patent/CN104081418B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Secondary Cells (AREA)

Abstract

SRAM存储卡具备：监视部，其经由接点而对电池所产生的电源电压进行监视，在所述接点的电位比阈值低的情况下，将警报信号设定为ON值，在所述接点的电位大于或等于所述閾值的情况下，将所述警报信号设定为OFF值，并经由接口部而将所述警报信号输出至装置；检测部，其经由所述接口部而对所述装置的所述电源的接通/断开状态进行检测；以及放电电路，其根据由所述检测部所检测的所述装置的所述电源的接通/断开状态而对电容元件的第1电极所积蓄的电荷进行放电。

Description

SRAM存储卡以及电压监视电路
技术领域
本发明涉及SRAM存储卡以及电压监视电路。
背景技术
由电池后备支持(backup)的SRAM(Static Random AccessMemory)存储卡可拆卸地安装于PLC(Programmable LogicController)等装置。如果SRAM存储卡在安装于装置时从装置接收数据，则将接收的数据作为备份用而保持。在该SRAM存储卡中，如果电池的电压比某电平低，则SRAM等的电路就无法保持数据，存在数据消失的可能性。为了防止上述情况发生，由电池后备支持的SRAM存储卡形成为，如果由电池电压检测电路检测出电池电压的下降，则将ON值的警报信号输出至装置，从装置侧进行提示用户更换电池的告知。如果该SRAM存储卡振动，则有时会瞬间地产生电池接触不良，电池电压检测电路错误地检测出电池电压的下降，误输出ON值的警报信号。为了防止该瞬间性的警报信号的误输出，在由电池后备支持的SRAM存储卡中，与电池并联地设置防振电路，在发生振颤(chattering)时，防振电路代替电池而将电压供给至SRAM等的电路。
另一方面，在专利文献1中记载有如下技术，即，在防振电路中，如果在外部开关接通时，对电容器的电压和电阻所分压的电压进行比较的比较器的输出反转，则基极与比较器的输出连接的NPN晶体管接通，通过电流反射镜将其发射极电流供给至与电容器的两端连接的NPN晶体管的基极。由此，根据专利文献1，由于快速地将电容器放电，因此能够防止在电容器的阈值附近发生振颤。
在专利文献2中记载有如下技术，即，在除振电路中，如果在对开关进行接通操作后，具有迟滞特性的逆变器的输入节点的电位从高电位下降至作为中间电位的第2电平，则逆变器的输出从低电位反转为高电位，晶体管进行接通动作，将与逆变器的输入节点连接的电容器快速放电，其中，该晶体管的基极与逆变器的输出侧连接，集电极与逆变器的输入节点连接，发射极与接地电位连接。另外，如果在对开关进行断开操作后，逆变器的输入节点的电位从低电位上升至作为中间电位的第1电平，则逆变器的输出从高电位反转为低电位，晶体管进行接通动作，将与逆变器的输入节点连接的电容器快速充电，其中，该晶体管的基极与逆变器的输出侧连接，集电极与逆变器的输入节点连接，发射极与电源电位连接。由此，根据专利文献2，由于将电容器快速充电/放电，因此，即使在振颤现象长时间持续的情况下，也不会使电容器成为满充电，能够可靠地去除振颤信号。
在专利文献3中记载有如下技术，即，在小型电子设备的电源电路中，将电池脱落信号、接通/断开信号以及电压检测器的输出信号的逻辑积输入至晶体管的基极，其中，该电池脱落信号是如果电池从电源安装部脱落则变为“H”电平的信号，该接通/断开信号是与电源开关的接通状态对应而变为“H”电平的信号，该电压检测器的输出信号是在Vcc端子的电压供给电平达到CPU的可动作电压的状态下变为“H”电平的信号，该晶体管的集电极与Vcc端子连接，发射极与GND端子连接。由此，根据专利文献3，在电池从电源安装部脱落的情况下，由于设备电路内的电容器中的积蓄电荷从Vcc端子向GND端子进行放电，因此，不会由于电容器的积蓄电荷而使得CPU误动作，能够事先预防存储器损坏等问题的发生。
专利文献1：日本特开平4–145715号公报
专利文献2：日本实开平5–46122号公报
专利文献3：日本实开平4–86052号公报
发明内容
专利文献1及专利文献2所记载的技术，不存在与电池相关的任何记载，不存在与电池的安装状态的误检测相关的任何记载，也不存在与如何降低电池的消耗电力相关的任何记载。即使假设专利文献1所记载的恒电流源及专利文献2所记载的直流电源是电池，但在专利文献1及专利文献2所记载的技术中，以始终进行电容器的充电/放电为前提，难于抑制来自电容器的每单位时间的放电量，难于降低电池的消耗电力。
另外，对于专利文献3所记载的技术，由于以能够正确地检测出电池是否安装在电源安装部为前提，因此不存在与电池的安装状态的误检测相关的任何记载。另外，对于专利文献3所记载的技术，由于是与减少当电池从电源安装部脱落时的CPU的误动作相关的技术，因此几乎不存在关于电池被安装后的状态的记载，由此，也不存在与如何降低电池的消耗电力相关的任何记载。
本发明就是鉴于上述情况而提出的，其目的在于获得一种SRAM存储卡以及电压监视电路，能够减少对电池未安装时的电池的安装状态的误检测，能够降低电池安装时的电池的消耗电力。
为了解决上述课题、实现目的，本发明的1个侧面涉及的SRAM存储卡，其可拆卸地安装于包括电源的装置上，其特征在于，具有：接口部，其在所述SRAM存储卡安装于所述装置的状态下，所述装置的所述电源接通的情况下，从所述装置接收至少电源电压；保持关联电路，其接收电源电压的供给，并进行用于保持数据的动作；接点，其用于将产生电源电压的电池电气连接在所述保持关联电路上；切换部，其以如下方式进行切换，即，在所述装置的所述电源为接通状态的情况下，将所述接口部从所述装置接收到的电源电压供给至所述保持关联电路，在所述装置的所述电源为断开状态的情况下，经由所述接点将所述电池所产生的电源电压供给至所述保持关联电路；防振电路，其包括电容元件，该电容元件具有与所述接点电气连接的第1电极以及与基准电位电气连接的第2电极；监视部，其经由所述接点对所述电池所产生的电源电压进行监视，在所述接点的电位比阈值低的情况下将警报信号设定为ON值，在所述接点的电位大于或等于所述阈值的情况下将所述警报信号设定为OFF值，经由所述接口部而向所述装置输出所述警报信号；检测部，其经由所述接口部而对所述装置的所述电源的接通/断开状态进行检测；以及放电电路，其根据由所述检测部所检测的所述装置的所述电源的接通/断开状态，对所述电容元件的所述第1电极所积蓄的电荷进行放电。
发明的效果
根据本发明，能够在电池未安装时的可能发生电池安装状态的误检测的情况下，进行基于放电电路的放电，在电池未安装时的不会发生电池安装状态的误检测的情况下，不进行基于放电电路的放电。其结果，能够减少电池未安装时的电池的安装状态的误检测，能够降低电池安装时的电池的消耗电力。
附图说明
图1是表示实施方式所涉及的SRAM存储卡的结构的图。
图2是表示实施方式的变形例所涉及的SRAM存储卡的结构的图。
具体实施方式
下面，基于附图对本发明所涉及的SRAM存储卡的实施方式进行详细说明。此外，本发明并不限定于该实施方式。
实施方式.
如图1所示，由电池20后备支持的SRAM(Static Random AccessMemory)存储卡1可拆卸地安装于装置AP。装置AP是包括电源PS的装置，例如是PLC(Programmable Logic Controller)等。
SRAM存储卡1在安装于装置AP时，由接口部10对从装置AP输入的控制信号、数据的地址、数据进行接收。读写控制部90在控制信号中包括写入命令的情况下，将由接口部10接收的数据向保持关联电路40传送并写入至保持关联电路40。保持关联电路40接收电源电压的供给并进行用于保持数据的动作。保持关联电路40包括SRAM存储器阵列及其外围电路(IC等)等。例如，读写控制部90按照写入命令，将数据写入与数据的地址对应的SRAM存储器阵列内的地址中。或者，读写控制部90在控制信号包括读取命令的情况下，从保持关联电路40读取数据并经过接口部10而将数据发送至装置AP。
在SRAM存储卡1中，在装置AP的电源PS接通的情况下，以从装置AP供给的电源电压进行动作，进行数据的写入/读取。即，对于接口部10，在将SRAM存储卡1安装于装置AP的状态下，在装置AP的电源PS接通的情况下，接收来自装置AP的电源电压，在装置AP的电源PS断开的情况下，不接收来自装置AP的电源电压。
在SRAM存储卡1中，在装置AP的电源PS为断开状态的情况下，为待机状态，保持关联电路40以来自电池20的电源电压进行数据的保持。即，切换部30根据装置AP的电源PS的接通/断开状态，而将针对保持关联电路40的供给电压源切换为来自装置AP的电源/内部的电池20。具体而言，切换部30以如下方式进行切换，即，在装置AP的电源PS为接通状态的情况下，将接口部10从装置AP接收的电源电压经过线路L1、连接节点N1、以及线路L3而供给至保持关联电路40，在装置AP的电源PS为断开状态的情况下，将电池20所产生的电源电压经由接点21而经过电阻22、连接节点N2、线路L2、连接节点N1、以及线路L3而供给至保持关联电路40。
更具体而言，切换部30具有二极管31，该二极管31电气连接在线路L1及线路L3的连接节点N1与线路L2之间，使得来自装置AP的电源电压和来自内部的电池20的电源电压不会相互干涉。二极管31以从线路L2朝向连接节点N1的方向为正向的方式而进行连接。由此，切换部30能够以简单的结构实现如上所述的切换动作。
利用切换部30的切换动作，在装置AP的电源PS为断开状态的情况下，将电池20所产生的电源电压供给至保持关联电路40，但如果电池20所产生的电源电压比某电平低，则保持关联电路40变得无法保持数据，存在数据消失的可能性。为了防止上述情况，由电池20后备支持的SRAM存储卡1具备对电池20的电压进行监视且检测出错误的电压监视电路100。即，电压监视电路100的监视部80经由连接节点N2及电阻22而与接点21电气连接。由此，监视部80经由接点21而对电池20所产生的电源电压进行监视。监视部80如果检测出电池20所产生的电源电压的下降，则经过接口部10将ON值的警报信号输出至装置AP。
具体而言，监视部80对接点21的电位和阈值进行比较。阈值是相对于上述的保持关联电路40将要无法保持数据的“某电平”，将保持关联电路40的动作余量考虑在内而预先通过实验确定的电位水平。监视部80在接点21的电位比阈值低的情况下，当作是检测出电池20所产生的电源电压的下降而将警报信号设定为ON值。监视部80在接点21的电位大于或等于阈值的情况下，当作未检测出电池20所产生的电源电压的下降而将警报信号设定为OFF值。监视部80经由接口部10而向装置AP输出警报信号。由此，在装置AP中，确认警报信号的值，只要警报信号的值为ON值，则能够经由告知部AL而进行提示用户将SRAM存储卡1内的电池20更换的告知。基于告知部AL进行告知的方法能够使用LED灯的点灯、报警音的输出、向显示器的消息的输出、广播语音的输出等。
此时，如果SRAM存储卡1振动，则瞬间地产生电池20相对于接点21的接触不良，监视部80错误地当作检测出电池20所产生的电源电压的下降，将警报信号设定为ON值并向装置AP输出。为了防止该瞬间性的警报信号的误输出，SRAM存储卡1具备与电池20并联的防振电路60。
具体而言，防振电路60包括电容元件61。电容元件61具有第1电极61a以及第2电极61b。第1电极61a经由连接节点N2以及电阻22而与接点21电气连接。第2电极61b与基准电位(例如，GND电位)电气连接。电容元件61将与电池20所产生的电源电压对应的电荷积蓄于该第1电极61a，并保持与电池20所产生的电源电压对应的电压。并且，电容元件61当发生使电池20相对于接点21瞬间接触不良的振颤时，代替电池20而向保持关联电路40供给电源电压。即，当由于SRAM存储卡1的振动而产生电池20相对于接点21的瞬间接触不良时，由防振电路60进行电池20的后备支持，以不会通过监视部80而错误地将警报信号设定为ON值。
此时，考虑电池20未安装、且装置AP的电源PS为接通状态的情况。在该情况下，在二极管31中流过从连接节点N1朝向连接节点N2的逆电流(漏电流)而将电荷充电(charge)至防振电路60的电容元件61的第1电极61a。如果在防振电路60的电容元件61积蓄有电荷，则即使在电池20未安装的情况下，电容元件61也代替电池20而供给电源电压。如果电池20未安装，则由于电池20所产生的电源电压为零，因此监视部80应该将警报信号设定为ON值并输出至装置AP，但是监视部80由于接点21的电位大于或等于阈值，因而错误地检测为安装有电池20，将警报信号设定为OFF值并输出至装置AP。为了防止该误输出，SRAM存储卡1具有放电电路70，该放电电路70对在防振电路60的电容元件61的第1电极61a积蓄的电荷进行放电。即，放电电路70对防振电路60的电容元件61的第1电极61a的电荷进行放电，并使接点21的电位小于或等于阈值。
具体而言，放电电路70具有一端70a、另一端70b以及开关72。一端70a与电容元件61的第1电极61a电气连接。另一端70b与基准电位(例如，GND电位)电气连接。开关72通过将一端70a及另一端70b电气连接而使电容元件61的第1电极61a所积蓄的电荷向基准电位进行放电。
开关72例如具有场效应型晶体管72a。对于场效应型晶体管72a，其源极及漏极的一方与一端70a连接，另一方与另一端70b连接。场效应型晶体管72a通过在激活电平(active level)的控制信号被供给至栅极时而接通，从而将一端70a及另一端70b电气连接，使电容元件61的第1电极61a所积蓄的电荷向基准电位进行放电。
由此，在电池20未安装的状态(非接触时间不是瞬间的情况)下，能够抑制防振电路60进行电池20的后备支持，能够减少监视部80对电池20的安装状态的误检测。
在此，本发明人进行了研讨，在SRAM存储卡1中，电容元件61的第1电极61a所积蓄的电荷的放电无需始终进行，如上所述，在电池20未安装、且装置AP的电源PS为接通状态的情况下进行即可。相反地，在装置AP的电源PS为断开状态的情况下，由于既不流过如上所述的二极管31的逆电流，也不会发生对第1电极61a的充电，因此也无需从第1电极61a进行电荷的放电。可以认为难于不经由接点21的电位而检测出电池20的安装状态，但能够对装置AP的电源PS的接通/断开状态进行检测。
根据如上所述的研讨，本发明人想到在SRAM存储卡1中应该对装置AP的电源PS的接通/断开状态进行检测。如前所述，对于接口部10，在将SRAM存储卡1安装于装置AP的状态下，当装置AP的电源PS接通时，接收来自装置AP的电源电压，当装置AP的电源PS断开时，不接收来自装置AP的电源电压。即，通过对接口部10是否接收电源电压进行检测，而能够对装置AP的电源PS的接通/断开状态进行检测。因此，接通/断开检测部50询问接口部10，并根据该询问结果，对装置AP的电源PS的接通/断开状态进行检测。即，接通/断开检测部50经由接口部10而对装置AP的电源PS的接通/断开状态进行检测。
接通/断开检测部50在检测出装置AP的电源PS的接通状态的情况下，生成激活电平的控制信号并将其供给至开关72的控制端子，在检测出装置AP的电源PS的断开状态的情况下，生成非激活电平的控制信号并将其供给至开关72的控制端子。
例如，接通/断开检测部50在检测出装置AP的电源PS的接通状态的情况下，生成激活电平的控制信号并将其供给至场效应型晶体管72a的栅极，在检测出装置AP的电源PS的断开状态的情况下，生成非激活电平的控制信号并将其供给至场效应型晶体管72a的栅极。
接着，放电电路70根据由接通/断开检测部50所检测的装置AP的电源PS的接通/断开状态，对电容元件61的第1电极61a所积蓄的电荷进行放电。
即，放电电路70的开关72在装置AP的电源PS为接通状态的情况下，接收来自接通/断开检测部50的激活电平的控制信号，并将一端70a及另一端70b电气连接。由此，放电电路70对电容元件61的第1电极61a所积蓄的电荷向基准电位进行放电。或者，放电电路70的开关72在装置AP的电源PS为断开状态的情况下，接收来自接通/断开检测部50的非激活电平的控制信号，而将一端70a及另一端70b电气断开。由此，放电电路70不对电容元件61的第1电极61a所积蓄的电荷向基准电位进行放电。
例如，放电电路70的场效应型晶体管72a在装置AP的电源PS为接通状态的情况下，由栅极接收来自接通/断开检测部50的激活电平的控制信号，从而将一端70a及另一端70b电气连接。由此，放电电路70对电容元件61的第1电极61a所积蓄的电荷向基准电位进行放电。或者，例如，放电电路70的场效应型晶体管72a在装置AP的电源PS为断开状态的情况下，由栅极接收来自接通/断开检测部50的非激活电平的控制信号，从而将一端70a及另一端70b电气断开。由此，放电电路70不对电容元件61的第1电极61a所积蓄的电荷向基准电位进行放电。
并且，放电电路70还具有电阻元件71，该电阻元件71在一端70a及另一端70b之间与开关72(例如，场效应型晶体管72a)串联连接。该电阻元件71由于被串联地插入放电路径，因此通过预先适当将其电阻值设定得较大，从而能够对放电电路70的每单位时间的放电量进行限制。
如上所述，在实施方式中，接通/断开检测部50经由接口部10而对装置AP的电源PS的接通/断开状态进行检测。放电电路70根据由接通/断开检测部50所检测的装置AP的电源PS的接通/断开状态，对电容元件61的第1电极61a所积蓄的电荷进行放电。由此，能够在电池未安装时可能发生电池安装状态的误检测的情况下，进行基于放电电路70的放电，在电池未安装时不会发生电池安装状态的误检测的情况下，不进行基于放电电路70的放电。其结果，能够减少电池未安装时的电池的安装状态的误检测，能够降低电池安装时的电池的消耗电力。
因此，由于能够减少电池未安装时的电池的安装状态的误检测，因此能够提升SRAM存储卡1的可靠性。另外，由于能够降低电池安装时的电池的消耗电力，因此能够抑制电池寿命的变短。由此，能够减少电池的更换频率、能够实现保养容易的SRAM存储卡。
另外，在实施方式中，放电电路70形成为，在装置AP的电源PS为接通状态的情况下，对电容元件61的第1电极61a所积蓄的电荷进行放电，在装置AP的电源PS为断开状态的情况下，不对电容元件61的第1电极61a所积蓄的电荷进行放电。由此，能够在电池未安装时可能发生电池安装状态的误检测的情况下，进行基于放电电路70的放电，在电池未安装时不会发生电池安装状态的误检测的情况下，不进行基于放电电路70的放电。
另外，在实施方式中，放电电路70具有：一端70a，其与电容元件61的第1电极61a电气连接；另一端70b，其与基准电位(例如，GND电位)电气连接；以及开关72，其将一端70a及另一端70b电气连接。由此，能够以简易的结构实现如下电路，即，在装置AP的电源PS为接通状态的情况下，对电容元件61的第1电极61a所积蓄的电荷进行放电，在装置AP的电源PS为断开状态的情况下，不对电容元件61的第1电极61a所积蓄的电荷进行放电。
另外，在实施方式中，开关72在装置AP的电源PS为接通状态的情况下，将放电电路70的一端70a及另一端70b电气连接，在装置AP的电源PS为断开状态的情况下，将放电电路70的一端70a及另一端70b电气断开。由此，能够在电池未安装时可能发生电池安装状态的误检测的情况下，进行基于放电电路70的放电，在电池未安装时不会发生电池安装状态的误检测的情况下，不进行基于放电电路70的放电。
另外，在实施方式中，开关72具有场效应型晶体管72a。场效应型晶体管72a在装置AP的电源PS为接通状态的情况下，激活电平的控制信号被供给至栅极，在装置AP的电源PS为断开状态的情况下，非激活电平的控制信号被供给至栅极。由此，能够在装置AP的电源PS为接通状态的情况下，将放电电路70的一端70a及另一端70b电气连接，在装置AP的电源PS为断开状态的情况下，将放电电路70的一端70a及另一端70b电气断开。另外，与开关72为双极型晶体管的情况相比，由于能够容易地限制在放电路径流过的电流，因此从这点出发，也能够降低电池安装时的电池的消耗电力。
另外，在实施方式中，放电电路70具有电阻元件71，该电阻元件71在一端70a及另一端70b之间与开关72串联连接。由于该电阻元件71串联地插入放电路径，因此通过预先适当地将其电阻值设定得较大，从而能够将放电电路70的每单位时间的放电量限制为必要最小值。
此外，如图2所示，在SRAM存储卡1i中，接通/断开检测部50i也可以通过经由接口部10从装置AP取得表示装置AP的电源PS的接通/断开状态的接通/断开状态信号(例如，复位信号)，而对装置AP的电源PS的接通/断开状态进行检测。
工业实用性
如上所述，本发明所涉及的SRAM存储卡对可编程逻辑控制器的数据的备份而言是有益的。
标号的说明
1、1i SRAM存储卡
10 接口部
20 电池
21 接点
22 电阻
30 切换部
31 二极管
40 保持关联电路
50、50i 接通/断开检测部
60 防振电路
61 电容元件
61a 第1电极
61b 第2电极
70 放电电路
70a 一端
70b 另一端
71 电阻元件
72 开关
72a 场效应型晶体管
80 监视部
90 读写控制部
100 电压监视电路

Claims (8)

1.一种SRAM存储卡，其可拆卸地安装于包括电源的装置上，
其特征在于，具有：
接口部，其在所述SRAM存储卡安装于所述装置的状态下，所述装置的所述电源接通的情况下，从所述装置接收至少电源电压；
保持关联电路，其接收电源电压的供给，并进行用于保持数据的动作；
接点，其用于将产生电源电压的电池电气连接在所述保持关联电路上；
切换部，其以如下方式进行切换，即，在所述装置的所述电源为接通状态的情况下，将所述接口部从所述装置接收到的电源电压供给至所述保持关联电路，在所述装置的所述电源为断开状态的情况下，经由所述接点将所述电池所产生的电源电压供给至所述保持关联电路；
防振电路，其包括电容元件，该电容元件具有与所述接点电气连接的第1电极以及与基准电位电气连接的第2电极；
监视部，其经由所述接点对所述电池所产生的电源电压进行监视，在所述接点的电位比阈值低的情况下将警报信号设定为ON值，在所述接点的电位大于或等于所述阈值的情况下将所述警报信号设定为OFF值，经由所述接口部而向所述装置输出所述警报信号；
检测部，其经由所述接口部而对所述装置的所述电源的接通/断开状态进行检测；以及
放电电路，其根据由所述检测部所检测的所述装置的所述电源的接通/断开状态，对所述电容元件的所述第1电极所积蓄的电荷进行放电。
2.根据权利要求1所述的SRAM存储卡，其特征在于，
所述放电电路在所述装置的所述电源为接通状态的情况下，对所述电容元件的所述第1电极所积蓄的电荷进行放电，在所述装置的所述电源为断开状态的情况下，不对所述电容元件的所述第1电极所积蓄的电荷进行放电。
3.根据权利要求1所述的SRAM存储卡，其特征在于，
所述放电电路具有：
一端，其与所述电容元件的所述第1电极电气连接；
另一端，其与所述基准电位电气连接；以及
开关，其将所述一端及所述另一端电气连接。
4.根据权利要求3所述的SRAM存储卡，其特征在于，
所述开关在所述装置的所述电源为接通状态的情况下，将所述放电电路的所述一端及所述另一端电气连接，在所述装置的所述电源为断开状态的情况下，将所述放电电路的所述一端及所述另一端电气断开。
5.根据权利要求4所述的SRAM存储卡，其特征在于，
所述开关具有场效应型晶体管，
该场效应型晶体管在所述装置的所述电源为接通状态的情况下，激活电平的控制信号被供给至栅极，在所述装置的所述电源为断开状态的情况下，非激活电平的控制信号被供给至栅极。
6.根据权利要求5所述的SRAM存储卡，其特征在于，
所述放电电路还具有电阻元件，该电阻元件在所述一端及所述另一端之间与所述开关串联连接。
7.一种电压监视电路，其是可拆卸地安装于包括电源的装置上的SRAM存储卡的电压监视电路，
其特征在于，具有：
接点，其用于将产生电源电压的电池电气连接至用于保持数据的保持关联电路；
切换部，其以如下方式进行切换，即，在所述装置的所述电源为接通状态的情况下，将所述SRAM存储卡的接口部从所述装置接收到的电源电压供给至所述保持关联电路，在所述装置的所述电源为断开状态的情况下，将所述SRAM存储卡内的电池所产生的电源电压供给至所述保持关联电路；
防振电路，其包括电容元件，该电容元件具有与所述接点电气连接的第1电极、以及与基准电位电气连接的第2电极；
监视部，其经由所述接点对所述电池所产生的电源电压进行监视，在所述接点的电位比阈值低的情况下，将警报信号设定为ON值，在所述接点的电位大于或等于所述阈值的情况下，将所述警报信号设定为OFF值，经由所述接口部向所述装置输出所述警报信号；
检测部，其经由所述接口部而对所述装置的所述电源的接通/断开状态进行检测；以及
放电电路，其根据由所述检测部所检测的所述装置的所述电源的接通/断开状态，而对所述电容元件的所述第1电极所积蓄的电荷进行放电。
8.根据权利要求7所述的电压监视电路，其特征在于，
所述放电电路在所述装置的所述电源为接通状态的情况下，对所述电容元件的所述第1电极所积蓄的电荷进行放电，在所述装置的所述电源为断开状态的情况下，不对所述电容元件的所述第1电极所积蓄的电荷进行放电。
CN201280066697.1A 2012-01-13 2012-01-13 Sram存储卡以及电压监视电路 Expired - Fee Related CN104081418B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/050569 WO2013105261A1 (ja) 2012-01-13 2012-01-13 Ｓｒａｍメモリカード及び電圧監視回路

Publications (2)

Publication Number Publication Date
CN104081418A CN104081418A (zh) 2014-10-01
CN104081418B true CN104081418B (zh) 2016-12-14

Family

ID=48781232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280066697.1A Expired - Fee Related CN104081418B (zh) 2012-01-13 2012-01-13 Sram存储卡以及电压监视电路

Country Status (7)

Country Link
US (1) US9117551B2 (zh)
JP (1) JP5562496B2 (zh)
KR (1) KR101553793B1 (zh)
CN (1) CN104081418B (zh)
DE (1) DE112012005664T5 (zh)
TW (1) TWI500030B (zh)
WO (1) WO2013105261A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6358497B2 (ja) * 2014-04-19 2018-07-18 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 制御装置
JP6409677B2 (ja) * 2015-05-26 2018-10-24 株式会社リコー 情報処理装置及び情報処理方法
CN107767918A (zh) * 2016-08-16 2018-03-06 上海磁宇信息科技有限公司 一种mram芯片及其测试方法
KR20210006121A (ko) * 2019-07-08 2021-01-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617066A (zh) * 2003-11-12 2005-05-18 富士能株式会社 电器
CN101408790A (zh) * 2007-10-14 2009-04-15 国际商业机器公司 用于当运行在电池后备模式时检测器件移除的方法和系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693253B2 (ja) 1988-06-17 1994-11-16 三菱電機株式会社 Ｉｃメモリカード用バッテリ回路
US4965828A (en) * 1989-04-05 1990-10-23 Quadri Corporation Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer
JP2817180B2 (ja) * 1989-04-07 1998-10-27 松下電器産業株式会社 メモリカード
JP2815612B2 (ja) * 1989-05-15 1998-10-27 株式会社ナムコ Ｃｍｏｓ入力型ｉｃおよび電源切替回路
JPH039417A (ja) 1989-06-07 1991-01-17 Mitsubishi Electric Corp 電源瞬断検出装置
JPH04145715A (ja) 1990-10-08 1992-05-19 Nec Ic Microcomput Syst Ltd チャタリング防止回路
JPH0486052U (zh) * 1990-11-28 1992-07-27
JP2874381B2 (ja) * 1991-04-26 1999-03-24 松下電器産業株式会社 Ｉｃメモリカード
JPH0546122U (ja) 1991-11-13 1993-06-18 ナイルス部品株式会社 チヤタリング除去回路
JPH08205416A (ja) 1995-01-26 1996-08-09 Inax Corp 電池取外し検知装置
JPH1040351A (ja) * 1996-07-25 1998-02-13 Matsushita Electric Ind Co Ltd Ｉｃメモリカード
JP2002111787A (ja) * 2000-10-04 2002-04-12 Nec Corp 携帯電話装置
US6801994B2 (en) * 2000-12-20 2004-10-05 Microsoft Corporation Software management systems and methods for automotive computing devices
JP2005109659A (ja) 2003-09-29 2005-04-21 Toshiba Corp 半導体集積回路装置
US6925025B2 (en) * 2003-11-05 2005-08-02 Texas Instruments Incorporated SRAM device and a method of powering-down the same
US20060043933A1 (en) * 2004-08-31 2006-03-02 Latinis Gary R Battery voltage monitor
CN102422504A (zh) * 2009-05-18 2012-04-18 波士顿电力公司 可充电电池的能量效率及快速充电模式
US8452353B2 (en) * 2010-02-24 2013-05-28 Hewlett-Packard Development Company, L.P. Apparatus and methods for providing intelligent battery management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617066A (zh) * 2003-11-12 2005-05-18 富士能株式会社 电器
CN101408790A (zh) * 2007-10-14 2009-04-15 国际商业机器公司 用于当运行在电池后备模式时检测器件移除的方法和系统

Also Published As

Publication number Publication date
US9117551B2 (en) 2015-08-25
US20150016182A1 (en) 2015-01-15
TW201329977A (zh) 2013-07-16
JPWO2013105261A1 (ja) 2015-05-11
CN104081418A (zh) 2014-10-01
KR20140116191A (ko) 2014-10-01
TWI500030B (zh) 2015-09-11
WO2013105261A1 (ja) 2013-07-18
JP5562496B2 (ja) 2014-07-30
DE112012005664T5 (de) 2014-10-09
KR101553793B1 (ko) 2015-09-16

Similar Documents

Publication Publication Date Title
CN101471579B (zh) 电源切换电路
US6837739B2 (en) Battery connection interrupter
CN104081418B (zh) Sram存储卡以及电压监视电路
EP3073604B1 (en) Storage battery unit, overcurrent control method, and program
CN108123509B (zh) 一种充电控制方法及其相关装置
US20150108833A1 (en) Distribution board and electric power control method
US20110057620A1 (en) Charge/discharge protection circuit and discharging protection method
US20180123183A1 (en) Control circuit, battery having the control circuit and battery control method
US20110115527A1 (en) Method and detector for determining a state of a switch
CN108257643B (zh) 数据储存装置以及其备用电力来源的储电能力监控方法
JP2018063558A (ja) 電源制御回路、電子機器及び電源制御方法
CN104412480A (zh) 车载用电源装置
WO2020042715A1 (zh) 电子设备供电方法及装置、电子设备及存储介质
CN219872324U (zh) 芯片测试机的电源管理电路及芯片测试机
CN104199535A (zh) 一种数字电源供电装置及方法
JP2015097444A (ja) 電圧制御装置、電圧制御方法、及び電圧制御システム
CN111342071B (zh) 电池组件、电子设备及电池检测系统
CN111597594A (zh) 一种ops模块插拔保护装置及电子设备
CN106556800A (zh) 一种电池检测的方法及装置
TWI383167B (zh) 檢測一電源儲存裝置之運作情形的方法及其相關電源儲存裝置
CN101414485B (zh) 供电装置
CN221929377U (zh) 用于设备电力异常保护的备用电源装置及设备
US8633744B1 (en) Power reset circuit with zero standby current consumption
CN213689866U (zh) 诊断电路、电源管理系统和车辆
KR20170077713A (ko) 전류센서의 이득을 사용하여 bms의 전류센서 설정 값을 자동으로 설정하는 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161214

Termination date: 20210113