JPH039417A - 電源瞬断検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、使用中に電源の瞬断が起こシ得る車載無線
装置、携帯無線装置等の移動局装置で用いられる電源瞬
断検出装置に関するものである。

〔従来の技術〕

第７図は従来の電源瞬断検出装置を示すブロック図であ
る。図において、１はこの電源瞬断検出装置が適用され
ている移動局装置の制御処理を司る中央処理装置（以下
、ＣＰＵという）であシ、２はこのＣＰＵ１が用いるプ
ログラムが格納されている読み取シ専用メモリ（以下、
ＲＯＭという）、３は前記制御処理の過程で発生するデ
ータを格納するランダムアクセスメモリ（以下、ＲＡＭ
という）である。また、４は電源瞬断後のリセット・ス
タート時に必要な状態パラメータ等を保持しておくため
の不揮発性メモリ（以下、ＮＶＭという）であυ、５は
ＣＰＵＩによって制御される入出力部（以下、Ｉｌｏと
ｈう）である。６はＣＰＵ　１のリセット信号を生成す
るリセット回路、Ｔはリセット回路６からのリセット信
号をＣＰＵ１へ伝えるＣＰＵリセット線（ロー拳アクテ
ィブ°）であシ、８はＩｌｏ　５に制御されて、無線部
、音声部、操作部等からなる周辺部、９はｌ１０５から
周辺部８を制御するための制御線である。

１０はこの移動局装置に電源を供給するバッテリ電源で
あシ、１１はこのバッテリ電源１０をオン／オフする電
源スイツチ回路、１２は電源スイツチ回路１１のオン／
オフによってバッテリ電源１０よシ生成されるスイッチ
ング電源である。１３はユーザが電源をオン／オフする
時に操作するスイッチであシ、１４はこのスイッチ１３
のチャタリングを吸収するチャタリング吸収回路である
。

１５はチャタリング吸収回路１４を工１０５の入力ポー
トに接続する信号線、１６はチャタリング吸収回路１４
を電源スイツチ回路１１に接続する信号線であり、１７
は工１０５の出力ボートからのオフ信号を電源スイツチ
回路１１に伝える信号線である。

１８はスイッチング電源１２の瞬断と、スイッチ１３の
操作によるスイッチング電源１２のオフとを区別するた
めの瞬断表示回路であシ、コンパレータ１９、放電防止
ダイオード２０、充電抵抗２１、放電抵抗２２、および
電圧保持用コンデンサ２３からなっている。コンパレー
タ１９の負入力信号線２４によって充電抵抗２１、放電
抵抗２２、および電圧保持用コンデンサ２３の正極側に
接続されておシ、正入力には正入力信号線２５を介して
比較基準電圧ｖＲが供給されている。また、コンパレー
タ１９の出力は、との瞬断表示回路１８の出力信号線２
６を介して工１０５の入力ボートに接続されている。

次に動作について説明する。電源オフの状態でユーザが
スイッチ１３を操作すると、チャタリング吸収回路１４
がこれを検出し信号線１６を介して電源スイツチ回路１
１にオン信号を送る。電源スイツチ回路１１はこの信号
によって導通してスイッチング電源１２をバッテリ電源
に接続し、そのスイッチング電源１２が移動局の各部に
供給される。ここで、第８図はスイッチング電源１２供
給後の各部の電圧波形を示すもので、同図ａ）はこのス
イッチング電源１２、同図缶）はＣＰＵリセット線７、
同図（ｃ）は瞬断表示回路のコンパレータ１９の負入力
信号線２４、同図（ωは瞬断表示回路１８の出力信号線
２６の電圧波形をそれぞれ示している。第８図（ａ）に
おける横点線はリセット回路６の検出電圧（ＶＤ）を示
しておシ、同図（ｃ）における横点線は正入力信号線２
５よシコンパレータ１９に入力される比較基準電圧ＶＲ
２５を示してｂる。

時刻ｔ０でスイッチング電源１２が供給され、時刻ｔ１
でそρ電圧Ｖｓがリセット回路６の検出電圧ｖＤに達す
ると、リセット回路６はＣＰＵ１のロー・リセットに必
要な時間分の延遅の後、時刻ｔ！でＣＰＵ　１リセツト
解除の信号をＣＰＵリセット線７に送出する。これによ
ってＣＰＵ１はリセットが解除され、ＣＰＵ１のプログ
ラムがリセットΦスタートする。また、コンパレータ１
９の負入力信号線２４の電圧は、充電抵抗２１の値Ｒ１
と電圧保持用コンデンサ２３の値Ｃで決まる時定数に従
って上昇するため、時刻ｔ、で前記比較基準電圧ｖＲを
超えるまで、瞬断表示回路１８の出力信号線２６の電圧
はハイレベルを示す。この時、ＣＰＵ１はプログラムの
制御動作において、第９図のように、リセット・スター
ト時初期設定（ステップＳＴＩ　）の後瞬断表示回路１
８の出力信号線２６の電圧を読み、ハイレベルであるの
で瞬断ではないと判断しくステップＳＴ２　）　、電源
投入時の処理（ステップ５Ｔ３）から制御動作を開始す
る。ここで、初期設定に要する処理時間は１．−１．よ
シ小さいものとする。

次に、スイッチング電源１２の瞬断が発生し、時刻ｔ４
でその電圧Ｖｓが検出電圧ｖＤ以下に下がると、リセッ
ト回路６はＣＰＵリセット線Ｔに信号を送出してＣＰＵ
１にリセットをかける。この時、通話チャンネル、パワ
ー、操作部の表示等の状態パラメータはＮＶＭ　Ｊ内に
保持されている。次にスイッチング電源１２が瞬断から
復帰し、時刻ｔｓでＣＰＵ１のリセットが解除されると
再びプログラムがリセット・スタートから動作する。こ
の時コンパレータ１９の負入力信号線２４の電圧は、電
圧保持用コンデンサ２３の値Ｃと放電抵抗２２の値Ｒ３
で決まる時定数に従って下降を開始するが、スイッチン
グ電源が瞬断から復帰すると、電源保持用コンデンサ２
３の値Ｃと充電抵抗２１の値Ｒ１による時定数に従って
上昇に転じるため、時刻ｔｓｔでに検出電圧ｖＲ以下に
降下することはない。この時の制御動作は第９図に示す
ように処理される。

即ち、初期設定（ステップＳＴＩ　’）の後、瞬断表示
回路１８の出力信号線２６の電圧はローレベルであるの
で、ＣＰＵ１はこれを読み取って、瞬断が発生したと判
断しくステップ５Ｔ２）、ＮＶＭ　４から瞬断前の状態
パラメータを読み込み（ステップ５Ｔ４）、瞬断直前の
状態からの処理を開始する（ステップ５Ｔ５）。

次に、ユーザが電源をオフするためにスイッチ１３を操
作すると、チャタリング吸収回路１４よシミ源のオフを
指示する信号が信号線１５を介してＩｌｏ　５の入力ポ
ートに入力される。この時のＣＰＵＩにおける制御動作
を第１０図に示す。この制御動作のプログラムは定周期
に起動され、まず、信号線１５の状態を読み込んで、ス
イッチ１３が操作されたか否かを検出する（ステップＳ
Ｔ６　）。

スイッチ１３が押下されていれば、ｌ１０５の出力ボー
トを制御しζ信号線１Ｔを介して電源スイツチ回路１１
にオフ信号を送シ、スイッチング電源１２をオフさせる
（ステップＳＴ７　）。時刻ｔ、でスイッチング電源１
２が断となると、コンパレータと放電抵抗２２の値Ｒ１
で決まる時定数に従りて除々に低下して、コンパレータ
１９の正入力信号線２５に入力される検出電圧ｖＲ以下
にまで下降する。コンパレータ１９の負入力信号線２４
の電圧が一旦検出電圧ｖＲ以下になると、次にスイッチ
１３が操作されてスイッチング電源１２がオンしても、
瞬断表示回路１８の出力信号線２６の電圧は、コンパレ
ータ１９の負入力信号線２４の電圧が検出電圧ｖＲを超
えるまではハイレベルとなる。

従って、ＣＰＵ１は正常電源投入時の処理から制御動作
を開始する。

〔発明が解決しようとする課題〕

従来の電源瞬断検出装置は以上のように構成されている
ので、電源断がユーザのスイッチ１３の操作によるもの
であっても、第８図（ａ）に２点鎖線で示すように、瞬
断表示回路１Ｂ内のコンパレータ１９の負入力の電圧が
充分降下しきれない時刻ｔ、に、電源オンのためにスイ
ッチ１３が再度操作された場合、同図（ｃ）に２点鎖線
で示すようにコンパレータ１９の負入力の電圧はその時
点から上昇に転じ、時刻ｔ、においてＣＰＵ１がリセッ
ト・スタートシた時、瞬断表示回路１Ｂの出力はローレ
ベルのままであるため、ＣＰＵＩはスイッチング電源１
２の瞬断発生と誤認し、ＮＶＭ　４にセーブされた状態
パラメータの読み出しの処理から制御動作を開始してし
まうという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、電源の瞬断とユーザの意志による電源のオフ
とを確実に区別し、ユーザが電源のオフ／オンを短期間
に行った場合でも、正常な動作を行うことのできる電源
瞬断検出装置を得ることを目的とする。

〔課題を解決するための手段〕

第１の請求項に係る電源瞬断検出装置は、電源の供給時
には充電抵抗を介して充電され、前記電源の停止時には
放電抵抗を介して放電される電圧保持用コンデンサに蓄
えられた電荷を、前記電源をオン／オフするためのスイ
ッチのオフ操作が検出された場合に１急速に放電させる
急速放電回路を設けたものである。

また、第２の請求項に係る電源瞬断検出装置は、電源を
オン／オフするスイッチがオフ操作された時に所定のデ
ータパターンによる電源断パターンが書き込まれ、電源
が供給されると前記電源断パターンとは異なりたデータ
パターンが書き込まれる不揮発性メモリと、電源の供給
再開時に不揮発性メモリに書き込まれたデータパターン
の検定を行う検定手段を設けたものである。

〔作用〕

第１の請求項の発明における急速放電回路は、電源がス
イッチのオフ操作で停止した後、すぐにそのオン操作で
供給を再開した場合、前記スイッチのオフ操作検出時に
、電圧保持用コンデンサを急速に放電させ、その充電電
圧を短時間にあらかじめ定められた規定値以下のレベル
まで確実に低下させることにより、スイッチ操作による
電源の停止と電源の瞬断の区別を可能にする。

また、第２の請求項の発明における検定手段は、電源の
供給再開時に不揮発性メモリに書き込まれているデータ
パターンを読み込んで、それがスイッチによる電源のオ
フ操作時に書き込まれた電源断パターンであるか否かを
検定し、電源断パターンであれば、電圧保持用コンデン
サの充電電圧が規定値以上であっても、電源の瞬断ては
なく、スイッチの操作による電源の停止と供給再開であ
ると判定する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１はＣＰＵ、２はＲＯＭ、　３はＲＡＭ、
４はＮＶＭ、　　５は工ん、６はリセット回路、７はＣ
ＰＵＩ、ｌセット線、８は周辺部、９は制御線、１０は
バッテリ電源、１１は電源スイツチ回路、１２はスイッ
チング電源、１３はスイッチ、１４はチャタリング吸収
回路、１５．１６および１７はそれぞれ信号線、１８は
瞬断表示回路、１９はコンパレータ、２０は放電防止ダ
イオード、２１は充電抵抗、２２は放電抵抗、２３は電
圧保持用コンデンサ、２４．２５はコンパレータ１９の
負入力信号線および正入力信号線、２６は瞬断表示回路
１８の出力信号線２６であシ、第７図に同一符号を付し
た従来のそれらと同一　あるいは相当部分であるため詳
細な説明は省略する。

また、２１は前記瞬断表示回路１Ｂの電圧保持用コンデ
ンサ２３に蓄えられた電荷を急速に放電させるための急
速放電回路であシ、ベース抵抗の付いたＮＰＮ型のトラ
ンジスタ２８と、それに接続された急速放電抵抗２９と
によって構成されている。この急速放電回路２Ｔの入力
は工１０５の出力ポートよシトランジスタ２８に接続さ
れておシ、出力は急速放電抵抗２９よシ瞬断表示回路１
８のコンパレータ１９の負入力、即ち電圧保持用コンデ
ンサ２３の正極側の端子に接続されている。

次に動作について説明する。電源オフの状態でユーザに
よりてスイッチ１３が操作されると、従来の場合と同様
にこれを検出したチャタリング吸収回路１４は信号線１
６を介して、オン信号を電源スイツチ回路１１に送りて
これをオンさせ、スイッチング電源１２を移動局の各部
に供給させる。

ここで、第２図は、このスイッチング電源１２供給後の
各部の電圧波形を示すものである。即ち、同図（ａ）は
スイッチング電源１２の電圧波形を、同図（ｂ）はＣＰ
ＵＩＪセット線の電圧波形を、同図（ｃ）はコンパレー
タ１９の負入力信号線２４の電圧波形を、同図（ｄ）は
瞬断表示回路１８の出力信号線２６の電圧波形をそれぞ
れ示している。また、第２口伝）および（Ｃ）の横点線
は、それぞれリセット回路６の検出電圧ＤＶとコンパレ
ータ１９の正入力に木カされる比較基準電圧ｖＲを示し
ている。

時刻ｔ０でスイッチング電源１２がオンとなシ、時刻ｔ
、でその電圧Ｖｓがリセット回路６の検出電圧ｖＤに達
すると、リセット回路６はＣＰＵ１のロー・リセットに
必要な時間だけ延達させた後、時刻ｔ、でＣＰＵ１のリ
セットを解除する。リセットが解除されたＣＰＵ１では
プログラムがリセット・スタートする。この時、コンパ
レータ１９の負入力て上昇し、それが時刻ｔ、でにおい
て前記比較基準電圧ｖＲを超えると、瞬断表示回路１Ｂ
はその出力信号線２６の電圧をハイレベルにする。ここ
で、従来の場合と同様に、この移動局の動作状態を示す
通話チャンネル、送信パワー、操作部の表示等の状態パ
ラメータは、随時、ＮＶＭ４にストアされているものと
する。

次に、スイッチング電源１２に瞬断が発生し、時刻ｔ４
にその電圧ＶＳが検出電圧ｖＤ以下にまで降下すると、
リセット回路６はＣＰＵリセット線７に信号を送出して
ＣＰＵ　１にリセットをかける。その後、スイッチング
電源１２が瞬断から復帰し、第２図（ｂ）の時刻ｔ、で
ＣＰＵ１のリセットが解除されると、従来の場合と同様
にして再びプログラムがリセット・スタートから動作す
る。

また、ユーザが電源をオフするためにスイッチ１３を操
作すると、電源のオフを指示する信号がチャタリング吸
収回路１４よシ信号線１５を介して工１０５の入力ボー
トに入力される。ＣＰＵ１はこれを読み取シ、スイッチ
１３が操作されていれば、Ｉｌｏ　５の出力ボートを制
御し、信号線３０を介して制御信号を急速放電回路２７
へ送る。急速放電回路２γではこの制御信号によってト
ランジスタ２８をオンさせ、電圧保持用コンデンサ２３
に蓄えられた電荷を、急速放電抵抗２９、およびこのト
ランジスタ２８を介して放電させる。このｌ１０５の出
力ボートからは信号線１７を介して電源スイツチ回路１
１にオフ信号が同時に送られて、スイッチング電源１２
がオフとなる。ここで、急速放電回路２７による電圧保
持用コンデンサ２３の放電は時刻ｔ６においてスイッチ
ング電源１２が断となる前に行われ、電圧保持用コンデ
ンサ２３の値Ｃと急速放電抵抗２９の値Ｒ８で定まる時
定数は極めて小さなものであるため、コンパレータ１９
の負入力信号線２４の電圧は、第２図（ｃ）に示すよう
にほぼ瞬時にＯｖとなる。

次に、ユーザが電源投入するためにスイッチ１３を押下
すると、時刻ｔ７でスイッチング電源１２が供給される
。この場合、瞬断表示回路１８のコンパレータ１９の負
入力信号線２４の電圧が比較基準電圧ｖＲよシ低くなっ
ているため、その後は時刻ｔｏ以下と同一の動作を行う
。

次に、前記スイッチ１３のオン／オフに基づくＣＰＵ１
による工１０５の制御について説明する。第３図は数ｍ
ｇ〜数百ｍｓのあらかじめ定められた周期で起動される
処理である。まず、スイッチ１３が操作されているか否
かを信号線１５の状態に基づいて判断する（ステップ５
ＴＩＯ）。スイッチ１３が操作されていなければそのま
まリターンし、操作されている場合には、以下に述べる
３つの処理からなる電源断処理の実行を開始する。

即ち、その第１の処理は第４図（ａ）に示すようにＲＯ
Ｍ２内の所定の領域Ｃ０〜へ−１にあらかじめ書き込ま
れているｎバイトの電源断パターンを、第４図ら）に示
すＮＶＭ　４の所定の領域Ｐ０〜Ｐ！１−１にコピーす
るものである。まず、カウンタを設定してその計数値ｌ
を′″０″にクリアする（ステップ５ＴＩＩ）。

次に、このカウンタの計数値ｉに従って、　ＲＯＭ２の
領域ＣｉＫ格納されている１バイトの電源断パター７を
ＮＶＭ　４の領域Ｐｉにコピーする（ステップ５Ｔ１２
）。次いで、このカウンタをインクリメントしくステッ
プ５Ｔ１３）、その計数値ｌと電源断パターンの全バイ
ト数＠ｎ”との比較を行って（ステップ５Ｔ１４）、ｎ
バイトの電源断パターン全てがコピーされるまで処理を
ステップ５Ｔ１２へ戻して前述のコピー処理を繰）返す
。この場合、ＲＯＭＺ内のｎバイトの電源断パターンは
全ビット″０″ではないものとする。

全ての電源断パターンのコピーが終了すると第２の処理
に移る°。即ち、ｌ１０５の出力ボートに指示して、信
号線３０よシ制御信号を急速放電回路２７へ送出してそ
の制御を行う（ステップ５Ｔ１５）。

その結果、急速放電回路２１ではトランジスタ２８がこ
の制御信号によってオンとなシ、瞬断表示回路１８の電
圧保持用コンデンサ２３をほぼ瞬時に放電させる。その
後、第３の処理に移シ、工１０５の出力ボートを制御し
て、信号線１Ｔを介してオフ信号を電源スイツチ回路１
１へ送出させる（ステップ５Ｔ１６）。このオフ信号を
受けた電源スイツチ回路１１はスイッチング電源１２を
オフにする。

第２図の時刻ｔ、及びｔ、で、ユーザの電源投入によっ
てプログラムがリセット−スタートした場合は第５図に
示すように、周辺デバイス等の初期設定（ステップ５Ｔ
１７）の後、瞬断表示回路１８の出力信号線２６の状態
を読み込んで、その電圧がハイレベルかローレベルカラ
判定スル（ステップ５Ｔ１８）。今、ハイレベルである
ので正常投入と判断し、ＮＶＭ　４の領域Ｐ０〜Ｐ！Ｉ
−１のクリアを行い、さらに正常電源投入の処理（ステ
ップ５Ｔ２０）から制御動作を開始する。また、瞬断発
生時の処理は時刻ｔ、で瞬断復帰しスタートした時、初
期設定（ステップ５Ｔ１７）の後、瞬断表示回路１８の
出力信号線２６の状態がローレベルであるのでステップ
５Ｔ１８によって瞬断発生と判断する。

次に、確認のためＮＶＭ　４の領域Ｐ０〜Ｐ、−１に格
納されている電源断パターンとＲＯＭＺ内の領域００〜
Ｃ１１−１にあらかじめ格納されていた電源断パターン
をｎバイト分順次比較する（ステップ５Ｔ２１〜５Ｔ２
４）。この時のＮＶＭ　４の領域Ｐ０〜Ｐ！Ｉ−１内の
電源断パターンは、時刻ｔ、でのりセット・スタート処
理で前述のようにクリアされているので、　ＲＯＭ２の
領域Ｃ０〜Ｃａ−１のそれとは一致しない。従って、瞬
断復帰の処理としてＮＶＭ　Ｊ内にストアされている瞬
断発生前の状態パラメータを読み出しくステップ５Ｔ２
５）、それをもとに瞬断発生直前の状態へ復帰して（ス
テップ５Ｔ２６）、制御動作を開始する。

ここで、ユーザによる電源投入によってプログラムがリ
セット・スタートしたにもかかわらず、何等かの原因で
瞬断表示回路１８の出力信号線２６がローレベルであり
た場合には、前記ステップ５Ｔ２１〜ステツプ５Ｔ２４
による検定で電源断パターンがｎバイト全てにおいて一
致するため、処理はステップ５Ｔ１９に渡されてＮＶＭ
４の領域Ｐｏ〜Ｐ−１のクリア以下の処理が実行される
。

なお、上記実施例では急速放電回路２Ｔの付加と、　Ｃ
ＰＵ１のプログラム制御にて実現される検定機能による
ＮＶＭ　Ｊ内の電源断パターンＰｉの検定の組合せによ
って電源瞬断とユーザの意志による電源断を区別するも
のを示したが、急速放電回路２７を省いた第７図の従来
装置と同一のハードウェア構成によりても電源の瞬断と
ユーザの意志による電源断を識別することは可能であシ
、第５図と第６図に示すプログラム制御を行えばよい。

以下にこの場合の動作を説明する。ここで、各部の電圧
波形は第８図と同一である。

第６図はユーザの意志による電源断時のプログラム制御
を示すフローチャートであシ、これは急速放電回路２γ
が存在しないため、第３図におけるこの急速放電回路の
制御（ステップ５Ｔ１５）の処理を省略しただけもので
ある。ユーザの電源投入によって、第８図の時刻ｔ、で
プログラムがスタートすると、第５図において、初期設
定（ステップ５Ｔ１７）の後、瞬断表示回路１８の出力
信号線２６はローレベルで瞬断を示すが、第６図のステ
ップ５ＴＩＩ〜ステツプ５Ｔ１４によつて、直前のユー
ザによる電源断時において、　ＮＶＭＪ内の領域Ｐ０〜
Ｐ１−１にＲＯＭ２の領域Ｃ０〜Ｃ１−１よシミ連断パ
ターンがコピーされているので、ステップ５Ｔ２１〜ス
テツプ５Ｔ２４による検定の結果、ｎバイト全てが所定
の電源パターンと一致することになり、処理はステップ
５Ｔ１９へ渡されてＮＶＭ　４の領域Ｐ０〜Ｐ！ｌ−１
をクリアした後、正常電源投入の処理を行う（ステップ
５Ｔ２０）。

また、上記実施例では、ＣＰＵ　１のプログラム制御に
よる検定機能を有する場合について説明したが、急速放
電回路２７を残して前記検定機能を割愛してもよく、上
記実施例と同様の効果を奏する。

その場合、　ＣＰＵ１の制御プログラムは、第９図およ
び第１０図に示す従来のものと同等のものを用いればよ
い。以下にこの場合の動作を説明する。

ここで、各部の電圧波形は第２図に示す通シである。

ユーザの意志で電源が断になると、ｌ１０５の出力ボー
トから信号線３０に送出される制御信号によって急速放
電回路２７が動作し、電圧保持用コンデンサ２３が急速
に放電されてコンパレータ１９の負入力信号線２４の電
圧がＯｖとなる。従って、次にスイッチ１３が操作され
て電源の供給が開始されても、コンパレータ１９の負入
力信号線２４の電圧が比較基準値ＶＲを越えるまではハ
イレベルとなる。第２図の時刻ｔ、′において第９図の
制御プログラムがリセット・スタートすると、初期設定
（ステップＳＴＩ　）の後、瞬断表示回路１８の出力信
号線２６の電圧がハイレベルであるため、処理はステッ
プＳＴ２よシステップＳＴ３へ渡されて正常電源投入の
処理が実行される。

〔発明の効果〕

以上のように第１の請求項の発明によれば、電源の供給
時に充電され、電源の停止時には放電される電圧保持用
コンデンサに蓄えられた電荷を電源をオン／オフするス
イッチのオフ操作が検出された場合に急速に放電させる
急速放電回路を設け、また、第２の請求項の発明によれ
ば、前記スイッチがオフ操作された時に所定の電源断パ
ターンが書き込まれ、電源の供給が開始されると電源断
パターンがクリアされる不揮発性メモリを設けて、電源
の供給再開時にこの不揮発性メモリの電源断パターンの
検定を行うように構成したので、電源の瞬断とユーザの
意志による電源のオフとを明確に区別することができ、
ユーザが電源のオフ／オンを短期間に行りた場合でも、
正常に動作する電源瞬断検出装置が得られる効果がある
。

【図面の簡単な説明】

第１図はとの発明の一実施例による電源瞬断検出装置を
示すブロック図、第２図はその各部の電圧波形を示す波
形図、第３図および第５図はその動作を示す７０−チャ
ート、第４図は電源断ノ（ターンを格納するＲＯＭおよ
びＮＶＭの領域を示す説明図、第６図はこの発明の他の
実施例の動作を示すフローチャート、第７図は従来の電
源瞬断検出装置を示すブロック図、第８図はその各部の
電圧波形を示す波形図、第９図および第１０図はその動
作を示すフローチャートである。 １はＣＰＵ、２はＲＯＭ、　　４はＮＶＭ、　　１３は
スイッチ、２１は充電抵抗、２２は放電抵抗、２３は電
圧保持用コンデンサ、２７は急速放電回路。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）電源の供給時には充電抵抗を介して充電され、前
   記電源の停止時には放電抵抗を介して放電される電圧保
   持用コンデンサを備え、前記電源の停止による放電によ
   って、前記電圧保持用コンデンサの充電電圧があらかじ
   め定められた規定値にまで低下する以前に、前記電源の
   供給の再開により、前記電源の停止を瞬断と判定する電
   源瞬断検出装置において、前記電源をオン／オフするス
   イッチのオフ操作の検出により前記電圧保持用コンデン
   サを急速に放電させる急速放電回路を設けたことを特徴
   とする電源瞬断検出装置。
2. （２）電源の供給時には充電抵抗を介して充電され、前
   記電源の停止時には放電抵抗を介して放電される電圧保
   持用コンデンサを備え、前記電源の停止による放電によ
   って、前記電圧保持用コンデンサの充電電圧があらかじ
   め定められた規定値にまで低下する以前に、前記電源の
   供給の再開により、前記電源の停止を瞬断と判定する電
   源瞬断検出装置において、前記電源をオン／オフするス
   イッチのオフ操作により所定のデータパターンによる電
   源断パターンが書き込まれ、前記電源が供給されると前
   記電源断パターンとは異なるデータパターンが書き込ま
   れる不揮発性メモリと、前記電源の供給再開時に前記不
   揮発性メモリの前記データパターンを検定し、瞬断かあ
   るいはスイッチ操作による電源停止後の供給再開である
   かを判定する検定手段を設けたことを特徴とする電源瞬
   断検出装置。