JP3662409B2 - 電源監視回路及びその電源監視方法 - Google Patents
電源監視回路及びその電源監視方法 Download PDFInfo
- Publication number
- JP3662409B2 JP3662409B2 JP02101298A JP2101298A JP3662409B2 JP 3662409 B2 JP3662409 B2 JP 3662409B2 JP 02101298 A JP02101298 A JP 02101298A JP 2101298 A JP2101298 A JP 2101298A JP 3662409 B2 JP3662409 B2 JP 3662409B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- storage unit
- power supply
- state
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、集積回路の電源を監視する電源監視回路及びその電源監視方法に関する。
【０００２】
【従来の技術】
自動車用の電子制御ユニットは高機能化に伴い、集積回路（マイクロコンピュータ（以下、単に「マイコン」と略称する））で制御するものが一般的である。
【０００３】
ここで、マイコンの電源電圧の変動に対して、当該マイコンの動作を確実にするために、外部回路にて電源電圧を監視し、電源電圧低下と判定した際には、マイコンにリセットをかける回路構成とすることが多い。
【０００４】
図４は従来の集積回路に電源監視回路が接続された状態を示す図（従来例）である。この従来例では、マイコン１とバッテリ電源２との間に定電圧回路３を介装するとともに、１個のウォッチドッグ回路４でマイコン１の電源電圧を監視し、所定電圧以下の場合はマイコン１にリセット信号を発してマイコン１の動作を停止させる構成となっており、定電圧回路３とウォッチドッグ回路４とから電源監視回路を構成していた。また、このウォッチドッグ回路４は、マイコン１からのウォッチドッグクリア信号に基づいてマイコン１の暴走を監視し、クリア信号が所定時間入力されないとリセットを発する機能も備えているものである。なお、図４においては、定電圧回路３はツェナーダイオード５を使用して電源供給用トランジスタ６のベース電圧を一定に保持することで、マイコン１に対して一定レベルの電圧を供給するように回路構成していた。
【０００５】
かかる構成において、バッテリ電源２の脱着後の電源投入時や、エンジン始動時のクランキング等による電源瞬断時には、マイコン１の電源端子（Ｖｃｃ端子）に入力される電源電圧Ｖｃｃが所定の監視電圧（基準電圧）未満となり、ウォッチドッグ回路４からの信号を受けて、マイコン１はリセット状態になる。そして、監視電圧以上に上昇するとリセット解除となり、マイコン１はプログラムがスタートしてイニシャル処理（初期化処理）を行う。また、マイコン１の暴走時には、所定時間内にマイコン１のウォッチドッグ出力端子ＷＤからのウォッチドッグクリア信号が出力されることがないため、マイコン１のリセット端子ＲＳＴにリセット信号が発せられ、上記と同様にプログラムがスタートしてイニシャル処理を行うことになる。
【０００６】
【発明が解決しようとする課題】
このように、上記の回路構成においては、マイコン１がリセットされる場合として、バッテリ電源２の脱着等により確実に電源をオフにして再投入した場合と、電源コネクタ端子のチャタリング（接点跳動）等による瞬断の場合と、エンジン始動時のクランキングにおける電圧低下の場合と、さらにはマイコンのソフトウェア暴走によるウォッチドッグリセットの場合とがある。
【０００７】
ところで、マイコン１側では、上記いずれの場合であるかの区別がつかない状況であったため、リセット後のマイコン１内のソフトウエアの処理は画一的に同一フロー処理を実行していた。この場合、マイコン１内のイニシャル処理において、不揮発性記憶部（ＲＯＭ）のチェックや、揮発性記憶部（ＲＡＭ）のクリア及びチェック等を実施することが一般的であるため、上記の事象が発生した場合には、ＲＡＭをすべてクリアし、当該ＲＡＭの記憶内容を消失させてから初期値に戻ることになる。
【０００８】
しかしながら、このＲＡＭには、モード設定、仕向地情報、積算距離情報等、何らかの目的で種々の設定情報を格納している場合があり、これらの設定情報は電源瞬断時やウォッチドッグリセット時にはクリアしたくないという要望がある。
【０００９】
なお、ＲＡＭ内の記憶内容が消失すると不都合が生じることから、ＲＡＭに代えて書換え可能な不揮発性メモリ（ＥＥＰＲＯＭ（electrically erasable programmable read only memory））を用いた回路構成を採用することもあったが、かかる書換え可能な不揮発性メモリは、通常のＲＡＭに比べて極めて高価であり、ＲＡＭの記憶補償のためだけに採用することは費用増大の要因となっていた。
【００１０】
そこで、この発明の課題は、マイコンのリセット処理時において、書換え可能な不揮発性メモリ等を用いることなく、状況に応じてＲＡＭ内の記憶内容の保持またはクリアを切り替えて処理し得る電源監視回路及びその電源監視方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決すべく、請求項１に記載の発明は、リセット処理機能を有するとともに、揮発性記憶部が内蔵され、所定の入力端子に与えられる指示電圧が所定の第１の状態のときに前記揮発性記憶部の記憶状態を保持する一方、前記所定の入力端子に与えられる電圧が前記所定の第１の状態より低い所定の第２の状態のときに前記揮発性記憶部の記憶状態を初期状態に戻すようにされた集積回路について、その電源監視を行う電源監視回路であって、電源電圧の一部が前記指示電圧として蓄電されて前記集積回路の前記所定の入力端子に接続される蓄電部と、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧以上であるときに、その旨を検出して前記蓄電部に蓄電された前記指示電圧を前記所定の第１の状態に保持する一方、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧未満まで低下した際に、その旨を検出して前記蓄電部に蓄電された前記指示電圧を前記所定の第２の状態にまで放電する放電回路と、前記揮発性記憶部の記憶状態を初期状態に戻すか否かを決定するクリア処理切替手段とを備え、前記クリア処理切替手段は、前記電源電圧が所定のリセット電圧以下であり且つ前記揮発性記憶部の記憶保持電圧以上である場合に、前記集積回路のリセットが実行される際に前記揮発性記憶部の記憶内容を保持することを決定する機能と、前記電源電圧が、前記記憶保持電圧未満に低下したときに、前記集積回路のリセットが実行される際に、前記揮発性記憶部の記憶状態を初期状態に戻すことを決定する機能とを有するものである。
【００１２】
請求項２に記載の発明は、前記集積回路からの制御信号に従って前記蓄電部への充電の有無を切り替える充電切替回路をさらに備えるものである。
【００１３】
請求項３に記載の発明は、前記集積回路の使用時において、当該集積回路から前記充電切替回路へ制御信号を出力して前記蓄電部へ充電し、前記放電回路によって、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧以上であるときに、その旨を検出して前記蓄電部に蓄電された前記指示電圧を保持する一方、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧未満まで低下した際に、その旨を検出して前記蓄電部に蓄電された前記指示電圧を放電し、前記所定の入力端子に接続された前記蓄電部の前記指示電圧が前記所定の第１の状態のときに前記揮発性記憶部の記憶状態を保持する一方、前記所定の入力端子に与えられる電圧が前記所定の第２の状態のときに前記クリア処理切替手段が前記揮発性記憶部の記憶状態を初期状態に戻すよう決定するものである。
【００１４】
【発明の実施の形態】
この発明の一の実施の形態に係る集積回路（マイコン）の電源監視回路は、マイコンの電源電圧を監視する回路によって、バッテリ脱着、電源瞬断及びウォッチドッグリセットのいずれの事象が発生したかを判別し、マイコン内のＲＡＭクリア処理の要否の判断を行うことにより、必要な場合にＲＡＭ内の記憶内容を保持することを可能とするものである。
【００１５】
図１はこの発明の一の実施の形態として、マイコン１１に電源変化検出回路１２、バッテリ電源１３、メインスイッチ１３ａ及びウォッチドッグ回路１４（電源ＩＣ）が接続された例を示す図である。
【００１６】
図１の如く、ここで使用されるマイコン１１は、自動車用の電子制御ユニットにおいて、エンジン始動や各種インジケータ系または様々な電装機器の制御を行うためのものであって、内部にＲＡＭ１０が内蔵されており、このＲＡＭ１０に、各種電装機器のモード設定、仕向地情報、積算距離情報等、何らかの目的に基づく種々の設定情報が格納される。このマイコン１１の電源端子（Ｖｃｃ端子）には、バッテリ電源１３から従来と同様のツェナーダイオード５及び電源供給用トランジスタ６を有する定電圧回路３を通じて与えられた電源電圧Ｖｃｃが印加される。また、マイコン１１には、リセット端子ＲＳＴでの入力信号に基づいて種々の処理経緯を初期状態に戻す（リセット処理）ためのリセット手段１５が内蔵されている。なお、マイコン１１は、内部の図示しないＲＯＭ等に予め格納されたプログラムに従って、リセット処理（イニシャルプログラム）、ＲＡＭ１０のクリア処理、及びその他の種々の処理動作を実行するものである。このプログラムのアルゴリズムは後の動作説明において詳説する。
【００１７】
そして、電源変化検出回路１２は、電源電圧Ｖｃｃの一部（Ｖ１）が蓄電される蓄電部２０と、マイコン１１の電源端子（Ｖｃｃ端子）に印加される電源電圧Ｖｃｃ（正常時は例えば５Ｖ）が、ＲＡＭ１０の記憶保持電圧（例えば２Ｖ）未満まで低下した際にその旨を検出して蓄電部２０に蓄電された電圧（指示電圧）Ｖ１を放電する放電回路２１と、マイコン１１内において蓄電部２０の蓄電側の電位を読み取る入力回路２２と、マイコン１１内において入力回路２２での読み取り結果に応じてマイコン１１のリセット時にＲＡＭ１０のクリア処理を行うか否かを決定するクリア処理切替手段２３と、マイコン１１からの出力信号に応じて蓄電部２０への充電の有無を切り替える充電切替回路２４とを備えてなる。
【００１８】
蓄電部２０は１個のコンデンサＣ１であって、その一端が接地されるとともに、他端が抵抗Ｒ１を介してマイコン１１の入力回路２２に入力端子ＩＮ（ポートＩＮ）を通じて接続されている。
【００１９】
放電回路２１は、蓄電部２０としてのコンデンサＣ１の蓄電側に抵抗Ｒ２を介してコレクタ接続され且つエミッタが接地された第１のＮＰＮトランジスタ３１と、この第１のＮＰＮトランジスタ３１のベースにコレクタ接続され且つエミッタが接地された第２のＮＰＮトランジスタ３２と、この第２のＮＰＮトランジスタ３２のベースとメインスイッチ１３ａとの間に接続されて電源電圧Ｖｃｃがマイコン１１のＲＡＭ１０の保持電圧以上のときに第２のＮＰＮトランジスタ３２をＯＮ保持する１個のツェナーダイオード３３とを備えてなる。なお、第１のＮＰＮトランジスタ３１のベースと第２のＮＰＮトランジスタ３２のコレクタとの接続中間点は抵抗Ｒ３を介して定電圧回路３（電源電圧Ｖｃｃ）に接続されており、また第２のＮＰＮトランジスタ３２のベースとツェナーダイオード３３との間にはベース電圧抑制用抵抗Ｒ４が接続されている。また、各ＮＰＮトランジスタ３１，３２におけるベースとエミッタの間には電位差を確保するための抵抗Ｒ５，Ｒ６が介装されている。これにより、ツェナーダイオード３３のオン時には第２のＮＰＮトランジスタ３２のベース電圧は電源電圧Ｖｃｃが抵抗Ｒ４，Ｒ６により分圧されてハイ状態となり、その結果第２のＮＰＮトランジスタ３２がオンとなり、第１のＮＰＮトランジスタ３１のベースにグランド電位が与えられて第１のＮＰＮトランジスタ３１はオフとなる。一方、第２のＮＰＮトランジスタ３２のオフ時には第１のＮＰＮトランジスタ３１のベース電圧は電源電圧Ｖｃｃが抵抗Ｒ３，Ｒ５により分圧されてハイ状態となり、その結果第１のＮＰＮトランジスタ３１がオンとなるようになっている。この場合、ツェナーダイオード３３のツェナー電圧としては、マイコン１１内のＲＡＭ１０の保持電圧と同等の電圧値が設定され、例えば２Ｖの電圧値が設定される。
【００２０】
入力回路２２は、入力端子ＩＮに接続された抵抗Ｒ１を介して蓄電部２０に蓄電された電圧Ｖ１を読みとり、この電圧Ｖ１が所定の基準電圧Ｖｒｅｆ（図示せず）以上（第１の状態）である場合は、ＲＡＭ１０の記憶内容を保持する必要がある旨をクリア処理切替手段２３に伝達する一方、電圧Ｖ１が所定の基準電圧Ｖｒｅｆ未満である場合（第２の状態）は、ＲＡＭ１０の記憶内容を保持する必要がない旨をクリア処理切替手段２３に伝達する。なお、基準電圧Ｖｒｅｆは、蓄電状態にある蓄電部２０での蓄電電圧Ｖ１をＶｈとすると、
０＜Ｖｒｅｆ＜＜Ｖｈ
となるように予め設定されている。
【００２１】
クリア処理切替手段２３は、入力回路２２から伝達される情報に従って、マイコン１１のリセット時にＲＡＭ１０のクリア処理を行うか否かを決定する。
【００２２】
充電切替回路２４は、１個のＰＮＰトランジスタであって、そのベースが抵抗Ｒ７を介してマイコン１１の出力端子ＯＵＴ（ポートＯＵＴ）に接続され、エミッタがメインスイッチ１３ａを介してバッテリ電源１３に接続されるとともに、コレクタが抵抗Ｒ８を介して蓄電部２０の蓄電側に接続される。また、充電切替回路（ＰＮＰトランジスタ）２４のベースとエミッタの間には電位差を確保するための抵抗Ｒ９が接続されている。これにより、充電切替回路２４は、マイコン１１の出力端子ＯＵＴ（ポートＯＵＴ）がハイ状態からロー状態に切り替わった時点で、オフ状態からオン状態に切り替わるようになっている。
【００２３】
ウォッチドッグ回路１４は、マイコン１１の電源電圧Ｖｃｃを監視し、所定電圧（例えば４Ｖ）以下の場合はマイコン１１にリセット信号を発してマイコンの動作を停止させる構成となっており、さらに、ウォッチドッグ回路１４は、マイコン１１のウォッチドッグ端子ＷＤＩから出力されるウォッチドッグクリア信号に基づいてマイコン１の暴走を監視する機能を有しており、当該クリア信号が所定時間入力されない場合にマイコン１１のリセット端子ＲＳＴにリセット信号を発するものである。なお、ウォッチドッグ回路１４は、内部の図示しないＲＯＭ等に予め格納されたプログラムに従って、電源電圧Ｖｃｃの監視動作及びマイコン１１の暴走監視動作を行うようになっている。
【００２４】
そして、電源変化検出回路１２及びウォッチドッグ回路１４により、マイコン１１の電源を監視する電源監視回路が構成されるものである。
【００２５】
上記の構成における電源監視回路の動作を説明する。なお、メインスイッチ１３ａがオフの状態の電源投入前には、蓄電部２０としてのコンデンサＣ１には蓄電が行われていない状態（放電状態）となっている。
【００２６】
まず、メインスイッチ１３ａをオンに切り替えてバッテリ電源１３を定電圧回路３に接続すると、この定電圧回路３を通じて電源電圧Ｖｃｃがマイコン１１に印加されるため、マイコン１１のリセットが解除され、内部のプログラムがスタートする。
【００２７】
かかるマイコン１１内のプログラム動作においては、図２中のステップＳ０１の如く、入力端子ＩＮ（ポートＩＮ）に抵抗Ｒ１を介して入力される蓄電部２０の蓄電電圧Ｖ１の状態を、入力回路２２によって読み取る。この時点では、前述の通り、電圧Ｖ１が放電状態のため、入力回路２２は当該電圧Ｖ１をローレベルとして認識し、次のステップＳ０２に進む。即ち、入力回路２２は、電圧Ｖ１が所定の基準電圧Ｖｒｅｆ未満である旨を判断した後、ＲＡＭ１０の記憶内容を保持する必要がない旨をクリア処理切替手段２３に伝達する。クリア処理切替手段２３では、入力回路２２からの伝達情報に従って、マイコン１１のリセット時にＲＡＭ１０のクリア処理を行う旨を決定する。
【００２８】
次に、リセット手段１５がマイコン１１の全体の処理を初期状態に設定するとともに、クリア処理切替手段２３よりステップＳ０２の指令を受けて、ＲＡＭ１０に記憶された内容を全てクリア（初期化）する。
【００２９】
その後、ステップＳ０３において、マイコン１１の出力端子ＯＵＴ（ポートＯＵＴ）をハイ状態からロー状態に切り替える。この出力端子ＯＵＴが抵抗Ｒ７を介してベース接続されたＰＮＰトランジスタからなる充電切替回路２４は、オフ状態からオン状態に切り替わるため、電源電圧Ｖｃｃが抵抗Ｒ８を介して蓄電部２０（コンデンサＣ１）に印加される。これにより蓄電部２０の蓄電側の電圧Ｖ１は上述のＶｈまで満充電される。しかる後は、マイコン１１が所定のプログラムのアルゴリズムに従って、各種デフォルト値の設定、ポートの割付及びレジスタの定義等の所定（ＲＡＭ１０のクリア処理以外）のリセット処理が実行される（ステップＳ０４）。かかる通常処理の終了後、ステップＳ０５において出力端子ＯＵＴ（ポートＯＵＴ）をロー状態からハイ状態に切り替える。その結果、入力回路２２はＲＡＭ１０の記憶内容を保持する必要がない旨をクリア処理切替手段２３に伝達し、次にリセット処理が行われる際にＲＡＭ１０をクリアできるようにしておく。しかる後、所定のプログラムのメインルーチンを呼び出し、マイコン１１における所定の各種通常制御処理を行う。
【００３０】
ここで、上記のような所定のプログラムのメインルーチン処理による各種通常制御処理の途中において、電源コネクタ端子のチャタリングによる瞬断、あるいはエンジン始動時のクランキングによる電圧低下等の原因により、電源電圧Ｖｃｃがマイコン１１のリセット電圧（例えば４Ｖ）以下に低下すると、図１に示したウォッチドッグ回路１４はその旨を判断し、当該判断に基づいてリセット信号をマイコン１１のリセット端子ＲＳＴに向けて出力する。
【００３１】
マイコン１１では、リセット端子ＲＳＴから受けたリセット信号に応じて、所定のイニシャルプログラムが始動し、図２中のステップＳ０１からの処理（リセット処理）が実行される。この際、電源電圧Ｖｃｃがマイコン１１のＲＡＭ１０の記憶保持電圧（例えば２Ｖ）以上にしか低下していない場合（図３中の符号Ｔ１）は、電源電圧Ｖｃｃはツェナーダイオード３３を介し、抵抗Ｒ４，Ｒ６により分圧されて第２のＮＰＮトランジスタ３２のベースに印加されるため、第２のＮＰＮトランジスタ３２はオンとなって第１のＮＰＮトランジスタ３１のベースを接地状態（ロー状態）にする。したがって、第１のＮＰＮトランジスタ３１はオフ状態となり、蓄電部２０の蓄電電圧Ｖ１は満充電電圧Ｖｈに保持される。その結果、マイコン１１の入力端子ＩＮにはハイ入力がなされる。
【００３２】
マイコン１１内では、上記入力端子ＩＮのハイ状態を、入力回路２２において、所定の基準電圧Ｖｒｅｆと比較することで認識判断し（ステップＳ０１）、その判断結果に従ってＲＡＭ１０の記憶内容を保持する必要がある旨をクリア処理切替手段２３に伝達する。
【００３３】
クリア処理切替手段２３は、入力回路２２からの伝達情報に従って、マイコン１１のリセット時にＲＡＭ１０のクリア処理を行わない旨を決定する。したがって、ステップＳ０２におけるＲＡＭ１０のクリア処理を省略して、そのままステップＳ０３に進む。以後、ステップＳ０３において出力端子ＯＵＴの電圧をハイ状態からロー状態に切り替えた後、ＲＡＭ１０のクリア処理以外の所定のリセット処理を行い（ステップＳ０４）、その後、ステップＳ０５において出力端子ＯＵＴの電圧をロー状態からハイ状態に切り替えた後、メインルーチンを呼び出して通常制御処理を実行する。
【００３４】
一方、電源瞬断時等において、電源電圧ＶｃｃがＲＡＭ１０の記憶保持電圧（例えば２Ｖ）未満まで低下した場合（図３中の符号Ｔ２）は、ツェナーダイオード３３がオフとなることにより、第２のＮＰＮトランジスタ３２がオフとなり、その結果、第１のＮＰＮトランジスタ３１がオンになって、蓄電部２０の蓄電電圧Ｖ１を放電するため、マイコン１１の入力端子ＩＮへの入力はロー状態となる。したがって、入力回路２２がＲＡＭ１０のクリア処理の必要性を判断してクリア処理切替手段２３に伝達するため、電源電圧Ｖｃｃが４Ｖ以下となってマイコン１１をリセット処理する際に、ＲＡＭ１０のクリア処理が実施されることになる。
【００３５】
さらに、プログラム暴走時において、ウォッチドッグ回路１４によってウォッチドッグリセットを行う場合は、電源電圧Ｖｃｃの状態に変化はない（５Ｖのままである）ため、放電回路２１による放電は行われず、蓄電部２０の電圧Ｖ１が上述した説明と同様に満充電電圧Ｖｈに保持された状態のままイニシャル処理を行うため、イニシャル処理の際に、ＲＡＭ１０のクリア処理が実行されることはない。
【００３６】
これらの動作に対し、通常の処理手順でメインスイッチ１３ａをオフに切り替えたときには、マイコン１１への電源電圧Ｖｃｃの供給が途絶えるため、ＲＡＭ１０の記憶保持電圧（２Ｖ）未満となった時点でＲＡＭ１０の内容は揮発して消失される。
【００３７】
以上のように、高価な不揮発性メモリ等を用いることなく、簡単な構成で、電圧低下がマイコンのＲＡＭ保持電圧以上の場合にＲＡＭ１０内の必要な記憶内容を消失させずにリセット処理することが可能となる。
【００３８】
また、マイコン１１の制御により、充電切替回路２４のオン／オフを自由に切り替えて、蓄電部２０の蓄電制御を機動的に行うことができるので、ＲＡＭ１０の記憶内容を初期状態に戻した直後に蓄電部２０の蓄電を速やかに開始できる。
【００３９】
なお、上記実施の形態では、マイコン１１内のＲＡＭ１０のうち全ての記憶内容についてその保持又はクリア処理を切り替えるように説明したが、ＲＡＭ１０のうち一部に限定してその保持又はクリア処理を切り替えるようにしてもよい。
【００４０】
また、上記実施の形態では、入力回路２２に入力を与える入力端子ＩＮとして通常ポートを割り当てた例を示したが、例えばＡ／Ｄポートを割り当ててもよい。
【００４１】
【発明の効果】
請求項１及び請求項３に記載の発明によれば、電源電圧が瞬断し又は低下した際に、その電源電圧が揮発性記憶部の記憶保持電圧以上であるときは、蓄電部に蓄電された指示電圧を保持し、この指示電圧に基づいて集積回路内で集積回路の内部の揮発性記憶部をクリアせずに集積回路をリセットできる。即ち、高価な不揮発性メモリ等を用いることなく、簡単な構成で、必要な記憶内容を消失させずにおくことが可能となる。一方、電源電圧が揮発性記憶部の記憶保持電圧未満まで低下した際に、蓄電部に蓄電された指示電圧を放電し、これに応じて揮発性記憶部の記憶状態を初期状態に戻すことができる。また、クリア処理切替手段での決定により、電源電圧が所定のリセット電圧以下であり且つ揮発性記憶部の記憶保持電圧以上である場合に、集積回路のリセットが実行される際に揮発性記憶部の記憶内容を保持し、また電源電圧が記憶保持電圧未満に低下したときに、集積回路のリセットが実行される際に、揮発性記憶部の記憶状態を初期状態に戻すことができる。
【００４２】
請求項２及び請求項３に記載の発明によれば、集積回路の制御により、自由に蓄電部の蓄電制御を機動的に行うことができるので、例えば、揮発性記憶部の記憶内容を初期状態に戻した直後に蓄電部の蓄電を速やかに開始できる等が可能となるという効果がある。
【図面の簡単な説明】
【図１】この発明の一の実施の形態の集積回路の電源監視回路を示す回路ブロック図である。
【図２】この発明の一の実施の形態の集積回路の電源監視回路の動作を示すフローチャートである。
【図３】この発明の一の実施の形態の集積回路の電源監視回路の各部の電圧変化を示すタイミングチャートである。
【図４】従来の集積回路の電源監視回路を示す図である。
【符号の説明】
１０ ＲＡＭ
１１ マイコン
１２ 電源変化検出回路
１３ バッテリ電源
１３ａ メインスイッチ
１４ ウォッチドッグ回路
１５ リセット手段
２０ 蓄電部
２１ 放電回路
２２ 入力回路
２３ クリア処理切替手段
２４ 充電切替回路
３１ 第１のＮＰＮトランジスタ
３２ 第２のＮＰＮトランジスタ
３３ ツェナーダイオード
【発明の属する技術分野】
この発明は、集積回路の電源を監視する電源監視回路及びその電源監視方法に関する。
【０００２】
【従来の技術】
自動車用の電子制御ユニットは高機能化に伴い、集積回路（マイクロコンピュータ（以下、単に「マイコン」と略称する））で制御するものが一般的である。
【０００３】
ここで、マイコンの電源電圧の変動に対して、当該マイコンの動作を確実にするために、外部回路にて電源電圧を監視し、電源電圧低下と判定した際には、マイコンにリセットをかける回路構成とすることが多い。
【０００４】
図４は従来の集積回路に電源監視回路が接続された状態を示す図（従来例）である。この従来例では、マイコン１とバッテリ電源２との間に定電圧回路３を介装するとともに、１個のウォッチドッグ回路４でマイコン１の電源電圧を監視し、所定電圧以下の場合はマイコン１にリセット信号を発してマイコン１の動作を停止させる構成となっており、定電圧回路３とウォッチドッグ回路４とから電源監視回路を構成していた。また、このウォッチドッグ回路４は、マイコン１からのウォッチドッグクリア信号に基づいてマイコン１の暴走を監視し、クリア信号が所定時間入力されないとリセットを発する機能も備えているものである。なお、図４においては、定電圧回路３はツェナーダイオード５を使用して電源供給用トランジスタ６のベース電圧を一定に保持することで、マイコン１に対して一定レベルの電圧を供給するように回路構成していた。
【０００５】
かかる構成において、バッテリ電源２の脱着後の電源投入時や、エンジン始動時のクランキング等による電源瞬断時には、マイコン１の電源端子（Ｖｃｃ端子）に入力される電源電圧Ｖｃｃが所定の監視電圧（基準電圧）未満となり、ウォッチドッグ回路４からの信号を受けて、マイコン１はリセット状態になる。そして、監視電圧以上に上昇するとリセット解除となり、マイコン１はプログラムがスタートしてイニシャル処理（初期化処理）を行う。また、マイコン１の暴走時には、所定時間内にマイコン１のウォッチドッグ出力端子ＷＤからのウォッチドッグクリア信号が出力されることがないため、マイコン１のリセット端子ＲＳＴにリセット信号が発せられ、上記と同様にプログラムがスタートしてイニシャル処理を行うことになる。
【０００６】
【発明が解決しようとする課題】
このように、上記の回路構成においては、マイコン１がリセットされる場合として、バッテリ電源２の脱着等により確実に電源をオフにして再投入した場合と、電源コネクタ端子のチャタリング（接点跳動）等による瞬断の場合と、エンジン始動時のクランキングにおける電圧低下の場合と、さらにはマイコンのソフトウェア暴走によるウォッチドッグリセットの場合とがある。
【０００７】
ところで、マイコン１側では、上記いずれの場合であるかの区別がつかない状況であったため、リセット後のマイコン１内のソフトウエアの処理は画一的に同一フロー処理を実行していた。この場合、マイコン１内のイニシャル処理において、不揮発性記憶部（ＲＯＭ）のチェックや、揮発性記憶部（ＲＡＭ）のクリア及びチェック等を実施することが一般的であるため、上記の事象が発生した場合には、ＲＡＭをすべてクリアし、当該ＲＡＭの記憶内容を消失させてから初期値に戻ることになる。
【０００８】
しかしながら、このＲＡＭには、モード設定、仕向地情報、積算距離情報等、何らかの目的で種々の設定情報を格納している場合があり、これらの設定情報は電源瞬断時やウォッチドッグリセット時にはクリアしたくないという要望がある。
【０００９】
なお、ＲＡＭ内の記憶内容が消失すると不都合が生じることから、ＲＡＭに代えて書換え可能な不揮発性メモリ（ＥＥＰＲＯＭ（electrically erasable programmable read only memory））を用いた回路構成を採用することもあったが、かかる書換え可能な不揮発性メモリは、通常のＲＡＭに比べて極めて高価であり、ＲＡＭの記憶補償のためだけに採用することは費用増大の要因となっていた。
【００１０】
そこで、この発明の課題は、マイコンのリセット処理時において、書換え可能な不揮発性メモリ等を用いることなく、状況に応じてＲＡＭ内の記憶内容の保持またはクリアを切り替えて処理し得る電源監視回路及びその電源監視方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決すべく、請求項１に記載の発明は、リセット処理機能を有するとともに、揮発性記憶部が内蔵され、所定の入力端子に与えられる指示電圧が所定の第１の状態のときに前記揮発性記憶部の記憶状態を保持する一方、前記所定の入力端子に与えられる電圧が前記所定の第１の状態より低い所定の第２の状態のときに前記揮発性記憶部の記憶状態を初期状態に戻すようにされた集積回路について、その電源監視を行う電源監視回路であって、電源電圧の一部が前記指示電圧として蓄電されて前記集積回路の前記所定の入力端子に接続される蓄電部と、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧以上であるときに、その旨を検出して前記蓄電部に蓄電された前記指示電圧を前記所定の第１の状態に保持する一方、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧未満まで低下した際に、その旨を検出して前記蓄電部に蓄電された前記指示電圧を前記所定の第２の状態にまで放電する放電回路と、前記揮発性記憶部の記憶状態を初期状態に戻すか否かを決定するクリア処理切替手段とを備え、前記クリア処理切替手段は、前記電源電圧が所定のリセット電圧以下であり且つ前記揮発性記憶部の記憶保持電圧以上である場合に、前記集積回路のリセットが実行される際に前記揮発性記憶部の記憶内容を保持することを決定する機能と、前記電源電圧が、前記記憶保持電圧未満に低下したときに、前記集積回路のリセットが実行される際に、前記揮発性記憶部の記憶状態を初期状態に戻すことを決定する機能とを有するものである。
【００１２】
請求項２に記載の発明は、前記集積回路からの制御信号に従って前記蓄電部への充電の有無を切り替える充電切替回路をさらに備えるものである。
【００１３】
請求項３に記載の発明は、前記集積回路の使用時において、当該集積回路から前記充電切替回路へ制御信号を出力して前記蓄電部へ充電し、前記放電回路によって、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧以上であるときに、その旨を検出して前記蓄電部に蓄電された前記指示電圧を保持する一方、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧未満まで低下した際に、その旨を検出して前記蓄電部に蓄電された前記指示電圧を放電し、前記所定の入力端子に接続された前記蓄電部の前記指示電圧が前記所定の第１の状態のときに前記揮発性記憶部の記憶状態を保持する一方、前記所定の入力端子に与えられる電圧が前記所定の第２の状態のときに前記クリア処理切替手段が前記揮発性記憶部の記憶状態を初期状態に戻すよう決定するものである。
【００１４】
【発明の実施の形態】
この発明の一の実施の形態に係る集積回路（マイコン）の電源監視回路は、マイコンの電源電圧を監視する回路によって、バッテリ脱着、電源瞬断及びウォッチドッグリセットのいずれの事象が発生したかを判別し、マイコン内のＲＡＭクリア処理の要否の判断を行うことにより、必要な場合にＲＡＭ内の記憶内容を保持することを可能とするものである。
【００１５】
図１はこの発明の一の実施の形態として、マイコン１１に電源変化検出回路１２、バッテリ電源１３、メインスイッチ１３ａ及びウォッチドッグ回路１４（電源ＩＣ）が接続された例を示す図である。
【００１６】
図１の如く、ここで使用されるマイコン１１は、自動車用の電子制御ユニットにおいて、エンジン始動や各種インジケータ系または様々な電装機器の制御を行うためのものであって、内部にＲＡＭ１０が内蔵されており、このＲＡＭ１０に、各種電装機器のモード設定、仕向地情報、積算距離情報等、何らかの目的に基づく種々の設定情報が格納される。このマイコン１１の電源端子（Ｖｃｃ端子）には、バッテリ電源１３から従来と同様のツェナーダイオード５及び電源供給用トランジスタ６を有する定電圧回路３を通じて与えられた電源電圧Ｖｃｃが印加される。また、マイコン１１には、リセット端子ＲＳＴでの入力信号に基づいて種々の処理経緯を初期状態に戻す（リセット処理）ためのリセット手段１５が内蔵されている。なお、マイコン１１は、内部の図示しないＲＯＭ等に予め格納されたプログラムに従って、リセット処理（イニシャルプログラム）、ＲＡＭ１０のクリア処理、及びその他の種々の処理動作を実行するものである。このプログラムのアルゴリズムは後の動作説明において詳説する。
【００１７】
そして、電源変化検出回路１２は、電源電圧Ｖｃｃの一部（Ｖ１）が蓄電される蓄電部２０と、マイコン１１の電源端子（Ｖｃｃ端子）に印加される電源電圧Ｖｃｃ（正常時は例えば５Ｖ）が、ＲＡＭ１０の記憶保持電圧（例えば２Ｖ）未満まで低下した際にその旨を検出して蓄電部２０に蓄電された電圧（指示電圧）Ｖ１を放電する放電回路２１と、マイコン１１内において蓄電部２０の蓄電側の電位を読み取る入力回路２２と、マイコン１１内において入力回路２２での読み取り結果に応じてマイコン１１のリセット時にＲＡＭ１０のクリア処理を行うか否かを決定するクリア処理切替手段２３と、マイコン１１からの出力信号に応じて蓄電部２０への充電の有無を切り替える充電切替回路２４とを備えてなる。
【００１８】
蓄電部２０は１個のコンデンサＣ１であって、その一端が接地されるとともに、他端が抵抗Ｒ１を介してマイコン１１の入力回路２２に入力端子ＩＮ（ポートＩＮ）を通じて接続されている。
【００１９】
放電回路２１は、蓄電部２０としてのコンデンサＣ１の蓄電側に抵抗Ｒ２を介してコレクタ接続され且つエミッタが接地された第１のＮＰＮトランジスタ３１と、この第１のＮＰＮトランジスタ３１のベースにコレクタ接続され且つエミッタが接地された第２のＮＰＮトランジスタ３２と、この第２のＮＰＮトランジスタ３２のベースとメインスイッチ１３ａとの間に接続されて電源電圧Ｖｃｃがマイコン１１のＲＡＭ１０の保持電圧以上のときに第２のＮＰＮトランジスタ３２をＯＮ保持する１個のツェナーダイオード３３とを備えてなる。なお、第１のＮＰＮトランジスタ３１のベースと第２のＮＰＮトランジスタ３２のコレクタとの接続中間点は抵抗Ｒ３を介して定電圧回路３（電源電圧Ｖｃｃ）に接続されており、また第２のＮＰＮトランジスタ３２のベースとツェナーダイオード３３との間にはベース電圧抑制用抵抗Ｒ４が接続されている。また、各ＮＰＮトランジスタ３１，３２におけるベースとエミッタの間には電位差を確保するための抵抗Ｒ５，Ｒ６が介装されている。これにより、ツェナーダイオード３３のオン時には第２のＮＰＮトランジスタ３２のベース電圧は電源電圧Ｖｃｃが抵抗Ｒ４，Ｒ６により分圧されてハイ状態となり、その結果第２のＮＰＮトランジスタ３２がオンとなり、第１のＮＰＮトランジスタ３１のベースにグランド電位が与えられて第１のＮＰＮトランジスタ３１はオフとなる。一方、第２のＮＰＮトランジスタ３２のオフ時には第１のＮＰＮトランジスタ３１のベース電圧は電源電圧Ｖｃｃが抵抗Ｒ３，Ｒ５により分圧されてハイ状態となり、その結果第１のＮＰＮトランジスタ３１がオンとなるようになっている。この場合、ツェナーダイオード３３のツェナー電圧としては、マイコン１１内のＲＡＭ１０の保持電圧と同等の電圧値が設定され、例えば２Ｖの電圧値が設定される。
【００２０】
入力回路２２は、入力端子ＩＮに接続された抵抗Ｒ１を介して蓄電部２０に蓄電された電圧Ｖ１を読みとり、この電圧Ｖ１が所定の基準電圧Ｖｒｅｆ（図示せず）以上（第１の状態）である場合は、ＲＡＭ１０の記憶内容を保持する必要がある旨をクリア処理切替手段２３に伝達する一方、電圧Ｖ１が所定の基準電圧Ｖｒｅｆ未満である場合（第２の状態）は、ＲＡＭ１０の記憶内容を保持する必要がない旨をクリア処理切替手段２３に伝達する。なお、基準電圧Ｖｒｅｆは、蓄電状態にある蓄電部２０での蓄電電圧Ｖ１をＶｈとすると、
０＜Ｖｒｅｆ＜＜Ｖｈ
となるように予め設定されている。
【００２１】
クリア処理切替手段２３は、入力回路２２から伝達される情報に従って、マイコン１１のリセット時にＲＡＭ１０のクリア処理を行うか否かを決定する。
【００２２】
充電切替回路２４は、１個のＰＮＰトランジスタであって、そのベースが抵抗Ｒ７を介してマイコン１１の出力端子ＯＵＴ（ポートＯＵＴ）に接続され、エミッタがメインスイッチ１３ａを介してバッテリ電源１３に接続されるとともに、コレクタが抵抗Ｒ８を介して蓄電部２０の蓄電側に接続される。また、充電切替回路（ＰＮＰトランジスタ）２４のベースとエミッタの間には電位差を確保するための抵抗Ｒ９が接続されている。これにより、充電切替回路２４は、マイコン１１の出力端子ＯＵＴ（ポートＯＵＴ）がハイ状態からロー状態に切り替わった時点で、オフ状態からオン状態に切り替わるようになっている。
【００２３】
ウォッチドッグ回路１４は、マイコン１１の電源電圧Ｖｃｃを監視し、所定電圧（例えば４Ｖ）以下の場合はマイコン１１にリセット信号を発してマイコンの動作を停止させる構成となっており、さらに、ウォッチドッグ回路１４は、マイコン１１のウォッチドッグ端子ＷＤＩから出力されるウォッチドッグクリア信号に基づいてマイコン１の暴走を監視する機能を有しており、当該クリア信号が所定時間入力されない場合にマイコン１１のリセット端子ＲＳＴにリセット信号を発するものである。なお、ウォッチドッグ回路１４は、内部の図示しないＲＯＭ等に予め格納されたプログラムに従って、電源電圧Ｖｃｃの監視動作及びマイコン１１の暴走監視動作を行うようになっている。
【００２４】
そして、電源変化検出回路１２及びウォッチドッグ回路１４により、マイコン１１の電源を監視する電源監視回路が構成されるものである。
【００２５】
上記の構成における電源監視回路の動作を説明する。なお、メインスイッチ１３ａがオフの状態の電源投入前には、蓄電部２０としてのコンデンサＣ１には蓄電が行われていない状態（放電状態）となっている。
【００２６】
まず、メインスイッチ１３ａをオンに切り替えてバッテリ電源１３を定電圧回路３に接続すると、この定電圧回路３を通じて電源電圧Ｖｃｃがマイコン１１に印加されるため、マイコン１１のリセットが解除され、内部のプログラムがスタートする。
【００２７】
かかるマイコン１１内のプログラム動作においては、図２中のステップＳ０１の如く、入力端子ＩＮ（ポートＩＮ）に抵抗Ｒ１を介して入力される蓄電部２０の蓄電電圧Ｖ１の状態を、入力回路２２によって読み取る。この時点では、前述の通り、電圧Ｖ１が放電状態のため、入力回路２２は当該電圧Ｖ１をローレベルとして認識し、次のステップＳ０２に進む。即ち、入力回路２２は、電圧Ｖ１が所定の基準電圧Ｖｒｅｆ未満である旨を判断した後、ＲＡＭ１０の記憶内容を保持する必要がない旨をクリア処理切替手段２３に伝達する。クリア処理切替手段２３では、入力回路２２からの伝達情報に従って、マイコン１１のリセット時にＲＡＭ１０のクリア処理を行う旨を決定する。
【００２８】
次に、リセット手段１５がマイコン１１の全体の処理を初期状態に設定するとともに、クリア処理切替手段２３よりステップＳ０２の指令を受けて、ＲＡＭ１０に記憶された内容を全てクリア（初期化）する。
【００２９】
その後、ステップＳ０３において、マイコン１１の出力端子ＯＵＴ（ポートＯＵＴ）をハイ状態からロー状態に切り替える。この出力端子ＯＵＴが抵抗Ｒ７を介してベース接続されたＰＮＰトランジスタからなる充電切替回路２４は、オフ状態からオン状態に切り替わるため、電源電圧Ｖｃｃが抵抗Ｒ８を介して蓄電部２０（コンデンサＣ１）に印加される。これにより蓄電部２０の蓄電側の電圧Ｖ１は上述のＶｈまで満充電される。しかる後は、マイコン１１が所定のプログラムのアルゴリズムに従って、各種デフォルト値の設定、ポートの割付及びレジスタの定義等の所定（ＲＡＭ１０のクリア処理以外）のリセット処理が実行される（ステップＳ０４）。かかる通常処理の終了後、ステップＳ０５において出力端子ＯＵＴ（ポートＯＵＴ）をロー状態からハイ状態に切り替える。その結果、入力回路２２はＲＡＭ１０の記憶内容を保持する必要がない旨をクリア処理切替手段２３に伝達し、次にリセット処理が行われる際にＲＡＭ１０をクリアできるようにしておく。しかる後、所定のプログラムのメインルーチンを呼び出し、マイコン１１における所定の各種通常制御処理を行う。
【００３０】
ここで、上記のような所定のプログラムのメインルーチン処理による各種通常制御処理の途中において、電源コネクタ端子のチャタリングによる瞬断、あるいはエンジン始動時のクランキングによる電圧低下等の原因により、電源電圧Ｖｃｃがマイコン１１のリセット電圧（例えば４Ｖ）以下に低下すると、図１に示したウォッチドッグ回路１４はその旨を判断し、当該判断に基づいてリセット信号をマイコン１１のリセット端子ＲＳＴに向けて出力する。
【００３１】
マイコン１１では、リセット端子ＲＳＴから受けたリセット信号に応じて、所定のイニシャルプログラムが始動し、図２中のステップＳ０１からの処理（リセット処理）が実行される。この際、電源電圧Ｖｃｃがマイコン１１のＲＡＭ１０の記憶保持電圧（例えば２Ｖ）以上にしか低下していない場合（図３中の符号Ｔ１）は、電源電圧Ｖｃｃはツェナーダイオード３３を介し、抵抗Ｒ４，Ｒ６により分圧されて第２のＮＰＮトランジスタ３２のベースに印加されるため、第２のＮＰＮトランジスタ３２はオンとなって第１のＮＰＮトランジスタ３１のベースを接地状態（ロー状態）にする。したがって、第１のＮＰＮトランジスタ３１はオフ状態となり、蓄電部２０の蓄電電圧Ｖ１は満充電電圧Ｖｈに保持される。その結果、マイコン１１の入力端子ＩＮにはハイ入力がなされる。
【００３２】
マイコン１１内では、上記入力端子ＩＮのハイ状態を、入力回路２２において、所定の基準電圧Ｖｒｅｆと比較することで認識判断し（ステップＳ０１）、その判断結果に従ってＲＡＭ１０の記憶内容を保持する必要がある旨をクリア処理切替手段２３に伝達する。
【００３３】
クリア処理切替手段２３は、入力回路２２からの伝達情報に従って、マイコン１１のリセット時にＲＡＭ１０のクリア処理を行わない旨を決定する。したがって、ステップＳ０２におけるＲＡＭ１０のクリア処理を省略して、そのままステップＳ０３に進む。以後、ステップＳ０３において出力端子ＯＵＴの電圧をハイ状態からロー状態に切り替えた後、ＲＡＭ１０のクリア処理以外の所定のリセット処理を行い（ステップＳ０４）、その後、ステップＳ０５において出力端子ＯＵＴの電圧をロー状態からハイ状態に切り替えた後、メインルーチンを呼び出して通常制御処理を実行する。
【００３４】
一方、電源瞬断時等において、電源電圧ＶｃｃがＲＡＭ１０の記憶保持電圧（例えば２Ｖ）未満まで低下した場合（図３中の符号Ｔ２）は、ツェナーダイオード３３がオフとなることにより、第２のＮＰＮトランジスタ３２がオフとなり、その結果、第１のＮＰＮトランジスタ３１がオンになって、蓄電部２０の蓄電電圧Ｖ１を放電するため、マイコン１１の入力端子ＩＮへの入力はロー状態となる。したがって、入力回路２２がＲＡＭ１０のクリア処理の必要性を判断してクリア処理切替手段２３に伝達するため、電源電圧Ｖｃｃが４Ｖ以下となってマイコン１１をリセット処理する際に、ＲＡＭ１０のクリア処理が実施されることになる。
【００３５】
さらに、プログラム暴走時において、ウォッチドッグ回路１４によってウォッチドッグリセットを行う場合は、電源電圧Ｖｃｃの状態に変化はない（５Ｖのままである）ため、放電回路２１による放電は行われず、蓄電部２０の電圧Ｖ１が上述した説明と同様に満充電電圧Ｖｈに保持された状態のままイニシャル処理を行うため、イニシャル処理の際に、ＲＡＭ１０のクリア処理が実行されることはない。
【００３６】
これらの動作に対し、通常の処理手順でメインスイッチ１３ａをオフに切り替えたときには、マイコン１１への電源電圧Ｖｃｃの供給が途絶えるため、ＲＡＭ１０の記憶保持電圧（２Ｖ）未満となった時点でＲＡＭ１０の内容は揮発して消失される。
【００３７】
以上のように、高価な不揮発性メモリ等を用いることなく、簡単な構成で、電圧低下がマイコンのＲＡＭ保持電圧以上の場合にＲＡＭ１０内の必要な記憶内容を消失させずにリセット処理することが可能となる。
【００３８】
また、マイコン１１の制御により、充電切替回路２４のオン／オフを自由に切り替えて、蓄電部２０の蓄電制御を機動的に行うことができるので、ＲＡＭ１０の記憶内容を初期状態に戻した直後に蓄電部２０の蓄電を速やかに開始できる。
【００３９】
なお、上記実施の形態では、マイコン１１内のＲＡＭ１０のうち全ての記憶内容についてその保持又はクリア処理を切り替えるように説明したが、ＲＡＭ１０のうち一部に限定してその保持又はクリア処理を切り替えるようにしてもよい。
【００４０】
また、上記実施の形態では、入力回路２２に入力を与える入力端子ＩＮとして通常ポートを割り当てた例を示したが、例えばＡ／Ｄポートを割り当ててもよい。
【００４１】
【発明の効果】
請求項１及び請求項３に記載の発明によれば、電源電圧が瞬断し又は低下した際に、その電源電圧が揮発性記憶部の記憶保持電圧以上であるときは、蓄電部に蓄電された指示電圧を保持し、この指示電圧に基づいて集積回路内で集積回路の内部の揮発性記憶部をクリアせずに集積回路をリセットできる。即ち、高価な不揮発性メモリ等を用いることなく、簡単な構成で、必要な記憶内容を消失させずにおくことが可能となる。一方、電源電圧が揮発性記憶部の記憶保持電圧未満まで低下した際に、蓄電部に蓄電された指示電圧を放電し、これに応じて揮発性記憶部の記憶状態を初期状態に戻すことができる。また、クリア処理切替手段での決定により、電源電圧が所定のリセット電圧以下であり且つ揮発性記憶部の記憶保持電圧以上である場合に、集積回路のリセットが実行される際に揮発性記憶部の記憶内容を保持し、また電源電圧が記憶保持電圧未満に低下したときに、集積回路のリセットが実行される際に、揮発性記憶部の記憶状態を初期状態に戻すことができる。
【００４２】
請求項２及び請求項３に記載の発明によれば、集積回路の制御により、自由に蓄電部の蓄電制御を機動的に行うことができるので、例えば、揮発性記憶部の記憶内容を初期状態に戻した直後に蓄電部の蓄電を速やかに開始できる等が可能となるという効果がある。
【図面の簡単な説明】
【図１】この発明の一の実施の形態の集積回路の電源監視回路を示す回路ブロック図である。
【図２】この発明の一の実施の形態の集積回路の電源監視回路の動作を示すフローチャートである。
【図３】この発明の一の実施の形態の集積回路の電源監視回路の各部の電圧変化を示すタイミングチャートである。
【図４】従来の集積回路の電源監視回路を示す図である。
【符号の説明】
１０ ＲＡＭ
１１ マイコン
１２ 電源変化検出回路
１３ バッテリ電源
１３ａ メインスイッチ
１４ ウォッチドッグ回路
１５ リセット手段
２０ 蓄電部
２１ 放電回路
２２ 入力回路
２３ クリア処理切替手段
２４ 充電切替回路
３１ 第１のＮＰＮトランジスタ
３２ 第２のＮＰＮトランジスタ
３３ ツェナーダイオード
Claims (3)
- リセット処理機能を有するとともに、揮発性記憶部が内蔵され、所定の入力端子に与えられる指示電圧が所定の第１の状態のときに前記揮発性記憶部の記憶状態を保持する一方、前記所定の入力端子に与えられる電圧が前記所定の第１の状態より低い所定の第２の状態のときに前記揮発性記憶部の記憶状態を初期状態に戻すようにされた集積回路について、その電源監視を行う電源監視回路であって、
電源電圧の一部が前記指示電圧として蓄電されて前記集積回路の前記所定の入力端子に接続される蓄電部と、
前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧以上であるときに、その旨を検出して前記蓄電部に蓄電された前記指示電圧を前記所定の第１の状態に保持する一方、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧未満まで低下した際に、その旨を検出して前記蓄電部に蓄電された前記指示電圧を前記所定の第２の状態にまで放電する放電回路と、
前記揮発性記憶部の記憶状態を初期状態に戻すか否かを決定するクリア処理切替手段と
を備え、
前記クリア処理切替手段は、前記電源電圧が所定のリセット電圧以下であり且つ前記揮発性記憶部の記憶保持電圧以上である場合に、前記集積回路のリセットが実行される際に前記揮発性記憶部の記憶内容を保持することを決定する機能と、前記電源電圧が、前記記憶保持電圧未満に低下したときに、前記集積回路のリセットが実行される際に、前記揮発性記憶部の記憶状態を初期状態に戻すことを決定する機能とを有する電源監視回路。 - 請求項１に記載の電源監視回路であって、前記集積回路からの制御信号に従って前記蓄電部への充電の有無を切り替える充電切替回路をさらに備えることを特徴とする電源監視回路。
- 請求項２に記載の電源監視回路を利用した電源監視方法であって、
前記集積回路の使用時において、当該集積回路から前記充電切替回路へ制御信号を出力して前記蓄電部へ充電し、
前記放電回路によって、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧以上であるときに、その旨を検出して前記蓄電部に蓄電された前記指示電圧を保持する一方、前記集積回路の電源電圧が前記揮発性記憶部の記憶保持電圧未満まで低下した際に、その旨を検出して前記蓄電部に蓄電された前記指示電圧を放電し、
前記所定の入力端子に接続された前記蓄電部の前記指示電圧が前記所定の第１の状態のときに前記揮発性記憶部の記憶状態を保持する一方、前記所定の入力端子に与えられる電圧が前記所定の第２の状態のときに前記クリア処理切替手段が前記揮発性記憶部の記憶状態を初期状態に戻すよう決定することを特徴とする集積回路の電源監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02101298A JP3662409B2 (ja) | 1998-02-02 | 1998-02-02 | 電源監視回路及びその電源監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02101298A JP3662409B2 (ja) | 1998-02-02 | 1998-02-02 | 電源監視回路及びその電源監視方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219238A JPH11219238A (ja) | 1999-08-10 |
| JP3662409B2 true JP3662409B2 (ja) | 2005-06-22 |
Family
ID=12043154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02101298A Expired - Fee Related JP3662409B2 (ja) | 1998-02-02 | 1998-02-02 | 電源監視回路及びその電源監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3662409B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003271251A (ja) * | 2002-03-19 | 2003-09-26 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP2004348989A (ja) | 2003-05-20 | 2004-12-09 | Sumitomo Wiring Syst Ltd | 分割コネクタ用のキャップ付きサブコネクタ |
| JP4239949B2 (ja) * | 2004-10-26 | 2009-03-18 | トヨタ自動車株式会社 | ハイブリッド制御システム |
| JP4703712B2 (ja) | 2008-11-05 | 2011-06-15 | オムロンオートモーティブエレクトロニクス株式会社 | 制御システム |
| JP5555472B2 (ja) * | 2009-11-04 | 2014-07-23 | 株式会社ケーヒン | 車両用電子制御システム |
-
1998
- 1998-02-02 JP JP02101298A patent/JP3662409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11219238A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144887A (en) | Electronic control unit with reset blocking during loading | |
| JP4345845B2 (ja) | 電源装置 | |
| US5522034A (en) | Battery disconnection detecting apparatus | |
| JPH07160666A (ja) | マイクロコンピュータのリセット装置 | |
| JP3747618B2 (ja) | 電源回路 | |
| JP3662409B2 (ja) | 電源監視回路及びその電源監視方法 | |
| JP2004326629A (ja) | 異常監視装置 | |
| US6243630B1 (en) | Vehicle control system | |
| JP4083614B2 (ja) | エンジン制御ユニット | |
| US6003140A (en) | Method and device for monitoring an electronic computing unit | |
| US5483635A (en) | Circuit for protecting a load control device from high and low voltage conditions | |
| US5831347A (en) | Apparatus for determining if the duration of a power failure exceeded predetermined limits | |
| US5107248A (en) | Oil-pressure warning apparatus for automobiles | |
| JP4281222B2 (ja) | 不揮発性メモリ書き込み装置 | |
| JPH03100848A (ja) | Ｅ↑２ｐｒｏｍによるメモリーのバックアップ装置 | |
| GB2149984A (en) | Backup power source circuit for control circuit | |
| KR20100011564A (ko) | 차량용 멀티미디어 시스템의 전원공급 장치 | |
| JP2765502B2 (ja) | バックアップ給電回路 | |
| JP2020156222A (ja) | 車載カメラモジュールの電源制御装置 | |
| JP2001341595A (ja) | 電源制御装置 | |
| JPH05265881A (ja) | 不揮発性メモリの書込保護回路と書込保護方法 | |
| JPH0325813B2 (ja) | ||
| JPH07239795A (ja) | マイクロプロセッサの暴走防止回路 | |
| JP2017178086A (ja) | 電子制御装置 | |
| US20220383957A1 (en) | Nonvolatile memory writing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |