JPH05265881A - 不揮発性メモリの書込保護回路と書込保護方法 - Google Patents

不揮発性メモリの書込保護回路と書込保護方法

Info

Publication number
JPH05265881A
JPH05265881A JP6246192A JP6246192A JPH05265881A JP H05265881 A JPH05265881 A JP H05265881A JP 6246192 A JP6246192 A JP 6246192A JP 6246192 A JP6246192 A JP 6246192A JP H05265881 A JPH05265881 A JP H05265881A
Authority
JP
Japan
Prior art keywords
state
volatile memory
holding means
power failure
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6246192A
Other languages
English (en)
Inventor
Toshiaki Ihi
俊明 井比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6246192A priority Critical patent/JPH05265881A/ja
Publication of JPH05265881A publication Critical patent/JPH05265881A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【目的】 不揮発性メモリの書込保護回路と書込保護方
法に関し、安価な停電対策を提供することを目的とす
る。 【構成】 装置の設定情報等を記憶するために使用さ
れる書き換え可能な不揮発性メモリ3 の書込時の停電保
護回路であって、電源切断時でも記憶情報を喪失しない
保持手段20を設け、該不揮発性メモリ3の書込処理開始
前に該保持手段20を第一の状態に設定し、書込処理を最
後まで完了した場合のみ該保持手段を第二の状態に設定
するようにしておき、本装置の電源投入時には該保持手
段20の状態を必ず読み取り、第一の状態であれば、書込
処理中の停電の発生があったと判定することにより書込
処理中の停電の発生を検出可能とするように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は不揮発性メモリの書込保
護回路と書込保護方法に関する。各種装置の設定情報等
を記憶するために使用される書き換え可能な不揮発性メ
モリ、特にフラッシュメモリの様に書き込みまたはリセ
ット時間の長いメモリデバイスを使用した場合はリセッ
ト時間や書込時間が長いため、リセットや書込途中で停
電が発生する可能性が大きく、保護の必要がある。
【0002】
【従来の技術】従来、書き換え可能な不揮発性メモリの
書込み中の停電保護としては、次のような対策があった
が、各々問題があった。 通常の(書き込み時間の早い)揮発性メモリを使用
し、本電源(商用電源)とは別に二次電源(電池)を用
意して保護する。
【0003】この方法では、二次電源を考慮するためコ
ストアップを招くと共に、電池交換等の管理面も煩わし
くなるという問題点がある。 電源装置に蓄電器を備えて一定時間の電力供給機能
を持つと共に、停電発生時には処理部にアラームを上げ
ることにより以降の書き込みを禁止させ、既に受付中の
書き込みサイクルのみ電源供給を保障して書込みを保護
する。
【0004】図5は従来の停電保護回路の構成図であ
る。図において、1は制御部であって、装置の制御を行
うものである。2はRAMであって、装置の制御を行う
プログラムや設定情報を格納するものである。3は不揮
発性メモリであって、フラッシュメモリの様に書き込み
またはリセット時間が長い(数十秒かかる)素子で構成
され装置の設定情報(回線の通信速度、動作モード)等
4aを格納するものである。4a、4bは設定情報等であ
って、装置の回線の通信速度、動作モード等の設定値を
与えるものである。5は電源部であって、商用電源より
電力を受けて装置各部へ電力を供給するものである。6
は検出部であって、商用電源の停電を検出して制御部1
にアラームを通知するものである。7は蓄電器であっ
て、電源部5に接続して電力を蓄積して停電時に放出す
ることで一定時間の停電を回避するものである。
【0005】図6は従来の停電保護回路の動作タイムチ
ャートである。図のケースAでは、電源投入後に制御部
1 が不揮発性メモリ3 の書込処理を行い、書込処理中で
は停電が発生しない場合であって、不揮発性メモリ3 の
書込処理は完了する。図のケースBは電源投入後に制御
部1 が不揮発性メモリ3 の書込処理を行い、書込処理中
に停電が発生した場合であって、この時は検出部6 が停
電を検出して制御部1 に通知し、制御部1 は現在実行し
ている不揮発性メモリ3 の書込処理以外の新たな動作を
行わないようにする。また、電源部5 は蓄電器7 の蓄積
した電力を使用することによって不揮発性メモリ3 の書
込処理を行うに必要な一定時間Tの間停電を防止する。
不揮発性メモリ3 の書込処理後に電源部5 は停電する。
【0006】電源部5 に蓄電器7 のような電力蓄積機能
が必要となり、これもまたコストアップを招く。また、
フラッシュメモリの様に書き込みまたはリセット時間が
長い(数十秒かかる)場合には、電力蓄積機能も費用、
容積等が大となり、容易に実用に供することが出来な
い。
【0007】
【発明が解決しようとする課題】上記の如く書き換え可
能な不揮発性メモリ、特にフラッシュメモリの様に書き
込みまたはリセット時間の長いメモリデバイスを使用し
た場合は停電対策として費用や容積が大となるという問
題があった。本発明はこのような点にかんがみて、安価
な停電対策を提供することを目的とする。
【0008】
【課題を解決するための手段】上記の課題は下記の如く
に構成された不揮発性メモリの書込保護回路と書込保護
方法によって解決される。図1は、本発明の原理図であ
る。
【0009】装置の設定情報等を記憶するために使用さ
れる書き換え可能な不揮発性メモリ3 の書込時の停電保
護回路であって、電源切断時でも記憶情報を喪失しない
保持手段20を設け、該不揮発性メモリ3の書込処理開始
前に該保持手段20を第一の状態に設定し、書込処理を最
後まで完了した場合のみ該保持手段を第二の状態に設定
するようにしておき、本装置の電源投入時には該保持手
段20の状態を必ず読み取り、第一の状態であれば、書込
処理中の停電の発生があったと判定することにより書込
処理中の停電の発生を検出可能とするように構成する。
【0010】
【作用】電源切断時でも記憶情報を喪失しない保持手段
20を設け、不揮発性メモリ3 の書込処理開始前に該保持
手段20を第一の状態に設定し、書込処理を最後まで完了
した場合のみ該保持手段を第二の状態に設定するように
する。
【0011】本装置の電源投入時には該保持手段20の状
態を必ず読み取り、第一の状態であれば、書込処理中の
停電の発生があったと判定することにより書込処理中の
停電の発生を検出することができる。
【0012】
【実施例】本発明の実施例ではプログラムでセット、リ
セット可能であると共に、そのセット状態を読み取り可
能な一つのラッチングリレー(電源がオフでもその状態
を保持可能なリレー)を持ち、不揮発性メモリの書き込
み開始前に本ラッチングリレーをセットするようにし、
書き込みを最後まで完了した場合のみ本ラッチングリレ
ーをリセットするようにしておき、本装置の電源投入時
には本ラッチングリレーの状態を必ず読み取るように
し、その読み取り結果がもし、セット状態であった場合
には停電発生により、メモリ書き込みを失敗と判断し、
オペレータにアラームを発して書き込み失敗を通知する
と共に再登録を促すようにする。
【0013】そして、オペレータが再登録を実施するま
では、別の不揮発性メモリに登録してある情報を使用し
て運用する様にし、装置の運用停止を防ぐものである。
図2は本発明の実施例の不揮発性メモリの書込保護回路
の構成図である。図の(a) は全体構成図を、(b) はラッ
チングリレーの駆動読取部の構成を示す。図において、
3は不揮発性メモリであって、フラッシュメモリで構成
されるものである。8は予備の不揮発性メモリであっ
て、不揮発性メモリ3 の内容が保証されない時に標準的
設定情報等4cを読み取るためのものである。4cは標準
的設定情報等であって、非常時の運用のための設定情報
である。32はラッチングリレーであって、電源が切断
しても情報を保持するものである。31はリレー駆動読
取部であって、ラッチングリレー32の保持情報を設定し
読み取るものである。その他、図5と同一符号の物は同
一物である。
【0014】動作の説明を図3の本発明の実施例の制御
タイムチャート及び図4の本発明の実施例の制御フロー
チャートに基いて行う。先ずオペレータがステップ80で
装置の電源を投入して装置が動作を開始する。ステップ
81で制御部1 はラッチングリレー32の状態をリレー駆動
読取部31で読み取り判定し、セットされていればステッ
プ83へ、リセットされていればステップ82へ進む。ステ
ップ82では正常ルートであり、フラッシュメモリの内容
である設定情報等4bをRAM2 に展開する。
【0015】ステップ85ではRAM2 に展開された設定
情報等4aに基いて通常の運用が開始される。ステップ83
ではラッチングリレー32の状態がONであり書込中に停電
となったことを示すので制御部1 はオペレータにアラー
ム表示を出して通知する。そしてステップ84で予備の不
揮発性メモリの内容の標準設定情報をRAM2 に展開す
る。
【0016】そしてステップ85に進む。ステップ86でオ
ペレータが登録指示を行ったか否かを判定して登録指示
がなければステップ85へ戻り通常運用を継続する。また
登録指示があればステップ87へ進む。
【0017】ステップ87ではRAM2 に展開された設定
情報等4aを変更したい内容に修正する。ステップ88でラ
ッチングリレー32の状態をリレー駆動読取部31でONにセ
ットする。次にステップ89でフラッシュメモリの内容を
クリアする。ステップ90でクリア完了を待ち、完了する
とステップ91でフラッシュメモリへRAM2 に展開され
た設定情報等4aを書き込む。
【0018】ステップ92で書込の完了を待ち、書込みが
完了するとステップ93でラッチングリレー32の状態をOF
F にリセットする。ステップ94でステップ83で設定した
アラーム状態を保持していたらこれをクリアしてステッ
プ85の通常運用に戻る。
【0019】図3の(A)は不揮発性メモリ3 への書込
動作が正常に終了した場合のタイムチャートである。こ
のときはステップ86→ステップ87→ステップ88→ステッ
プ89→ステップ90→ステップ91→ステップ92→ステップ
93→ステップ94→ステップ85と動作する。図3の(B)
は不揮発性メモリ3 への書込動作が正常に終了しなかっ
た場合のタイムチャートである。このときはステップ86
→ステップ87→ステップ88→ステップ89→ステップ90→
ステップ91→ステップ92と動作する。ステップ89からス
テップ92のいずれかのステップの時停電が発生して動作
が停止する。そこで次に電源が投入されたときはステッ
プ80→ステップ81→ステップ83→ステップ84→ステップ
85と動作してアラームを表示して通常運用に入り、オペ
レータの指示でフラッシュメモリの書込動作に入り、ス
テップ86→ステップ87→ステップ88→ステップ89→ステ
ップ90→ステップ91→ステップ92→ステップ93→ステッ
プ94→ステップ85と動作してフラッシュメモリの書込を
完了する。また、予備の不揮発性メモリは第2のフラッ
シュメモリでも実現可能であり、この場合、2コのフラ
ッシュメモリを交互に使用する構成も可能である。
【0020】
【発明の効果】以上の説明から明らかなように本発明に
よれば電源に特別の構成を追加することなく、保持手段
と予備の不揮発性メモリを用意することで安価に停電対
策を実現することができるという効果がある。
【図面の簡単な説明】
【図1】 本発明の原理図
【図2】 本発明の実施例の不揮発性メモリの書込保護
回路の構成図
【図3】 本発明の実施例の制御タイムチャート
【図4】 本発明の実施例の制御フローチャート
【図5】 従来の停電保護回路の構成図
【図6】 従来の停電保護回路の動作タイムチャート
【符号の説明】
1 制御部 2 RAM 3 不揮発性メモリ 4a,4b 設定情報等 4c 標準的設定情
報等 5 電源部 6 検出部 7 蓄電器 8 予備の不揮発性
メモリ 20 保持手段 31 リレー駆動読取部 32 ラッチングリ
レー 80〜94 動作ステップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 装置の設定情報等を記憶するために使用
    される書き換え可能な不揮発性メモリ(3) の書込時の停
    電保護回路であって、 電源切断時でも記憶情報を喪失しない保持手段(20)を設
    け、該不揮発性メモリ(3) の書込処理開始前に該保持手
    段(20)を第一の状態に設定し、書込処理を最後まで完了
    した場合のみ該保持手段を第二の状態に設定するように
    しておき、本装置の電源投入時には該保持手段(20)の状
    態を必ず読み取り、第一の状態であれば、書込処理中の
    停電の発生があったと判定することにより書込処理中の
    停電の発生を検出可能としたことを特徴とする不揮発性
    メモリの書込保護回路。
  2. 【請求項2】 請求項1記載の不揮発性メモリの書込保
    護回路において、 初期設定状態を記憶する予備の不揮発性メモリを備え
    て、 本装置の電源投入時には該保持手段の状態を必ず読み取
    り、第一の状態であれば、書込処理中の停電の発生があ
    ったと判定することにより予備の不揮発性メモリから所
    定の情報を読み出して装置を運用し、不揮発性メモリに
    書込みを完了したのち該保持手段を第二の状態に設定す
    るようにしたことを特徴とする不揮発性メモリの書込保
    護方法。
JP6246192A 1992-03-18 1992-03-18 不揮発性メモリの書込保護回路と書込保護方法 Pending JPH05265881A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6246192A JPH05265881A (ja) 1992-03-18 1992-03-18 不揮発性メモリの書込保護回路と書込保護方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6246192A JPH05265881A (ja) 1992-03-18 1992-03-18 不揮発性メモリの書込保護回路と書込保護方法

Publications (1)

Publication Number Publication Date
JPH05265881A true JPH05265881A (ja) 1993-10-15

Family

ID=13200873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6246192A Pending JPH05265881A (ja) 1992-03-18 1992-03-18 不揮発性メモリの書込保護回路と書込保護方法

Country Status (1)

Country Link
JP (1) JPH05265881A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195317A (ja) * 2000-01-14 2001-07-19 Canon Inc バックアップ記憶装置、画像形成装置、バックアップ制御方法及び記憶媒体
JP2006221483A (ja) * 2005-02-14 2006-08-24 Meidensha Corp ディジタル形保護継電装置
JP2008140018A (ja) * 2006-11-30 2008-06-19 Denso Corp 電子制御装置
JP2008152601A (ja) * 2006-12-19 2008-07-03 Konica Minolta Business Technologies Inc メモリ装置
US9436598B2 (en) 2011-03-04 2016-09-06 Renesas Electronics Corporation Semiconductor device with nonvolatile memory prevented from malfunctioning caused by momentary power interruption

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195317A (ja) * 2000-01-14 2001-07-19 Canon Inc バックアップ記憶装置、画像形成装置、バックアップ制御方法及び記憶媒体
JP2006221483A (ja) * 2005-02-14 2006-08-24 Meidensha Corp ディジタル形保護継電装置
JP2008140018A (ja) * 2006-11-30 2008-06-19 Denso Corp 電子制御装置
JP4706626B2 (ja) * 2006-11-30 2011-06-22 株式会社デンソー 電子制御装置
JP2008152601A (ja) * 2006-12-19 2008-07-03 Konica Minolta Business Technologies Inc メモリ装置
US9436598B2 (en) 2011-03-04 2016-09-06 Renesas Electronics Corporation Semiconductor device with nonvolatile memory prevented from malfunctioning caused by momentary power interruption

Similar Documents

Publication Publication Date Title
JP2008097148A (ja) 情報処理装置及びデータ退避方法。
JPH05265881A (ja) 不揮発性メモリの書込保護回路と書込保護方法
US5079585A (en) Camera data storage apparatus with power cut off protection
JP2003196165A (ja) 不揮発性メモリ及びそのデータ更新方法
JP2006193017A (ja) 車両情報記録装置及び車両情報記録方法
JP3662409B2 (ja) 電源監視回路及びその電源監視方法
JPH0126086B2 (ja)
JPH1011365A (ja) 不揮発性記憶装置の保護回路
US6959228B2 (en) Method of protecting data stored in a memory of welding controller
JPH10161942A (ja) 情報記憶方法及び情報記憶装置及び情報処理装置
JP2740685B2 (ja) 記憶装置のバックアップ回路
JPH06236695A (ja) 交換表示機能付不揮発性メモリ装置
JPH0728712A (ja) 記憶装置
JP3087650B2 (ja) 自動復電方式
JP3491527B2 (ja) モータ駆動装置
JP3314719B2 (ja) フラッシュeepromとその試験方法
JPH11149419A (ja) データバックアップ方法および装置
JPH04293139A (ja) データ保持方法
JP3465644B2 (ja) 記憶装置及び空気調和機
JPH0581147A (ja) 揮発性記憶装置の自動退避、復帰方法
JPH09297714A (ja) データバックアップ方法および装置
JPH0448143A (ja) 空気調和機の制御方法
JPH0120775B2 (ja)
JPH04287143A (ja) データ記憶装置
JPH09212428A (ja) フラッシュメモリのデータ書込み方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991019