JPH0728712A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0728712A JPH0728712A JP5195291A JP19529193A JPH0728712A JP H0728712 A JPH0728712 A JP H0728712A JP 5195291 A JP5195291 A JP 5195291A JP 19529193 A JP19529193 A JP 19529193A JP H0728712 A JPH0728712 A JP H0728712A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- writing
- data
- power supply
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 外部装置との間のデータの書き込み及び読み
出し動作の低下を招くことなく、かつ、外部から供給さ
れる電力が停止されたときにも、記憶されているデータ
をバッテリなしで記憶保持させることができるようにす
る。 【構成】 外部からの電力が供給されているときには、
外部装置から送出されたデータは第１のメモリ２１に書
き込まれる。そして、外部からの給電の停止が他電源遮
断検出部２４によって検出されると、データ制御部２３
は第１のメモリ２１に記憶保持されていたデータを、こ
の第１のメモリ２１と少なくとも同じ記憶容量を備えた
第２のメモリ２２に書き込む。また、上記データ制御部
２３による書き込み動作の間、この書き込み動作に必要
な電力を書き込み用電源３０から供給する。
出し動作の低下を招くことなく、かつ、外部から供給さ
れる電力が停止されたときにも、記憶されているデータ
をバッテリなしで記憶保持させることができるようにす
る。 【構成】 外部からの電力が供給されているときには、
外部装置から送出されたデータは第１のメモリ２１に書
き込まれる。そして、外部からの給電の停止が他電源遮
断検出部２４によって検出されると、データ制御部２３
は第１のメモリ２１に記憶保持されていたデータを、こ
の第１のメモリ２１と少なくとも同じ記憶容量を備えた
第２のメモリ２２に書き込む。また、上記データ制御部
２３による書き込み動作の間、この書き込み動作に必要
な電力を書き込み用電源３０から供給する。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
に用いられる記憶装置に関し、特に外部電源が遮断され
たとき、第１のメモリに書き込まれているデータを第２
のメモリに書き込んで退避させる記憶装置に関する。
に用いられる記憶装置に関し、特に外部電源が遮断され
たとき、第１のメモリに書き込まれているデータを第２
のメモリに書き込んで退避させる記憶装置に関する。
【０００２】
【従来の技術】コンピュータシステムでは、メインメモ
リ以外にＣＰＵ（central processingunit ）との間で
データの書き込み／読み出しが行なえるメモリを備えた
記憶装置を搭載したものがある。このような記憶装置に
用いられるメモリの構成は、下記のように大別すること
ができる。 （１）電源によるバックアップ動作が不要なＥＥＰＲＯ
Ｍ（electricaly erasable programmable read only me
mory）を用いて、所定のタイミングでＣＰＵから直接書
き込み／読み出しを行なう。 （２）ＥＥＰＲＯＭとＣＰＵとの間に比較的小さい記憶
容量のＲＡＭ（random access memory）を設け、このＲ
ＡＭに書き込まれたデータが一杯になったときにＥＥＰ
ＲＯＭに対して書き込み／読み出しを行なう。 （３）電池等のバッテリによるバックアップが必要なＳ
ＲＡＭ（static randomaccess memory ）を使用し、こ
のＳＲＡＭにＣＰＵから直接書き込み／読み出しを行な
う。
リ以外にＣＰＵ（central processingunit ）との間で
データの書き込み／読み出しが行なえるメモリを備えた
記憶装置を搭載したものがある。このような記憶装置に
用いられるメモリの構成は、下記のように大別すること
ができる。 （１）電源によるバックアップ動作が不要なＥＥＰＲＯ
Ｍ（electricaly erasable programmable read only me
mory）を用いて、所定のタイミングでＣＰＵから直接書
き込み／読み出しを行なう。 （２）ＥＥＰＲＯＭとＣＰＵとの間に比較的小さい記憶
容量のＲＡＭ（random access memory）を設け、このＲ
ＡＭに書き込まれたデータが一杯になったときにＥＥＰ
ＲＯＭに対して書き込み／読み出しを行なう。 （３）電池等のバッテリによるバックアップが必要なＳ
ＲＡＭ（static randomaccess memory ）を使用し、こ
のＳＲＡＭにＣＰＵから直接書き込み／読み出しを行な
う。
【０００３】
【発明が解決しようとする課題】しかしながら、上記
（１）に示すＥＥＰＲＯＭを用い、ＣＰＵから所定のタ
イミングで直接書き込み／読み出しを行なう方法では、
ＥＥＰＲＯＭにデータを書き込むときには電力の供給を
必要とするものの、書き込まれたデータを保持するため
には記憶保持用の電力を必要としないという利点があ
る。この反面、ＥＥＰＲＯＭは書き込みに要する時間が
通常のＲＡＭよりも遅いために全体の処理速度の低下を
招き、しかも書き込み回数が直接ＥＥＰＲＯＭの寿命に
影響を与えるという欠点がある。上記（２）に示すＥＥ
ＰＲＯＭに小容量のＲＡＭ（random access memory）を
介して書き込み／読み出しを行なう方法では、ＥＥＰＲ
ＯＭへの書き込み回数を低下させることができることか
ら、ＥＥＰＲＯＭの寿命をやや長らえさせることはでき
るが、第１のメモリよりも記憶容量の小さいＲＡＭへの
データの送受及びこのＲＡＭと記憶容量の異なるＥＥＰ
ＲＯＭとのデータの送受制御が複雑になるという欠点が
ある。さらに、上記（３）に示すＳＲＡＭを使用し、Ｃ
ＰＵから直接書き込み／読み出しを行なう方法では、記
憶保持動作に電池等のバッテリを必要とするために、寿
命が一定していないバッテリによって記憶装置の寿命，
信頼性が左右されるという欠点があり、いずれも有効な
記憶装置とはいえないという問題があった。
（１）に示すＥＥＰＲＯＭを用い、ＣＰＵから所定のタ
イミングで直接書き込み／読み出しを行なう方法では、
ＥＥＰＲＯＭにデータを書き込むときには電力の供給を
必要とするものの、書き込まれたデータを保持するため
には記憶保持用の電力を必要としないという利点があ
る。この反面、ＥＥＰＲＯＭは書き込みに要する時間が
通常のＲＡＭよりも遅いために全体の処理速度の低下を
招き、しかも書き込み回数が直接ＥＥＰＲＯＭの寿命に
影響を与えるという欠点がある。上記（２）に示すＥＥ
ＰＲＯＭに小容量のＲＡＭ（random access memory）を
介して書き込み／読み出しを行なう方法では、ＥＥＰＲ
ＯＭへの書き込み回数を低下させることができることか
ら、ＥＥＰＲＯＭの寿命をやや長らえさせることはでき
るが、第１のメモリよりも記憶容量の小さいＲＡＭへの
データの送受及びこのＲＡＭと記憶容量の異なるＥＥＰ
ＲＯＭとのデータの送受制御が複雑になるという欠点が
ある。さらに、上記（３）に示すＳＲＡＭを使用し、Ｃ
ＰＵから直接書き込み／読み出しを行なう方法では、記
憶保持動作に電池等のバッテリを必要とするために、寿
命が一定していないバッテリによって記憶装置の寿命，
信頼性が左右されるという欠点があり、いずれも有効な
記憶装置とはいえないという問題があった。
【０００４】そこで本発明は、外部装置との間のデータ
の書き込み及び読み出し動作の低下を招くことなく、か
つ、外部から供給される電力が遮断されたときにも、記
憶されているデータをバッテリなしで記憶保持させるこ
とができる記憶装置の提供を目的とする。
の書き込み及び読み出し動作の低下を招くことなく、か
つ、外部から供給される電力が遮断されたときにも、記
憶されているデータをバッテリなしで記憶保持させるこ
とができる記憶装置の提供を目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の請求項１に記載した記憶装置は、外部装置から送出さ
れたデータの書き込み及び読み出し可能な揮発性の第１
のメモリと、この第１のメモリと少なくとも同じ記憶容
量を備え、かつ、この第１のメモリとの間でデータの書
き込み及び読み出しが可能な不揮発性の第２のメモリ
と、外部からの給電が停止されたことを検出する検出手
段と、この給電停止の検出により、第１のメモリに記憶
されているデータを第２のメモリに書き込む書込手段
と、この書込手段による書き込み動作の間だけ電力を供
給する書き込み用電源とを有している。同目的を達成す
るための請求項２に記載した記憶装置は、請求項１に示
す第２のメモリをＥＥＰＲＯＭとしている。また、請求
項３に記載した記憶装置は、請求項１又は２に記載した
書き込み用電源をコンデンサとしている。さらに請求項
４に記載した記憶装置は、請求項１乃至３のいずれかに
記載した書込手段が、外部からの給電開始時に上記第２
のメモリに記憶保持されているデータを上記第１のメモ
リへ書き込む機能を有している。
の請求項１に記載した記憶装置は、外部装置から送出さ
れたデータの書き込み及び読み出し可能な揮発性の第１
のメモリと、この第１のメモリと少なくとも同じ記憶容
量を備え、かつ、この第１のメモリとの間でデータの書
き込み及び読み出しが可能な不揮発性の第２のメモリ
と、外部からの給電が停止されたことを検出する検出手
段と、この給電停止の検出により、第１のメモリに記憶
されているデータを第２のメモリに書き込む書込手段
と、この書込手段による書き込み動作の間だけ電力を供
給する書き込み用電源とを有している。同目的を達成す
るための請求項２に記載した記憶装置は、請求項１に示
す第２のメモリをＥＥＰＲＯＭとしている。また、請求
項３に記載した記憶装置は、請求項１又は２に記載した
書き込み用電源をコンデンサとしている。さらに請求項
４に記載した記憶装置は、請求項１乃至３のいずれかに
記載した書込手段が、外部からの給電開始時に上記第２
のメモリに記憶保持されているデータを上記第１のメモ
リへ書き込む機能を有している。
【０００６】
【作用】請求項１乃至３に記載した記憶装置では、外部
からの電力が供給されているときには、外部装置から送
出されたデータは第１のメモリに書き込まれる。そし
て、外部からの給電の停止が検出手段によって検出され
ると、書込手段は第１のメモリに記憶されているデータ
を、この第１のメモリと少なくとも同じ記憶容量を備え
た第２のメモリに書き込む。また、上記書込手段による
書き込み動作の間だけ、この書き込み動作に必要な電力
を書き込み用電源から供給する。さらに、第２のメモリ
はデータが書き込まれた後に電力供給を受けなくとも、
記憶されたデータを保持する。また、請求項４に記載し
た記憶装置では、外部からの給電が開始された時には、
上記第２のメモリに記憶保持されているデータを上記第
１のメモリへ書き込むようにしている。
からの電力が供給されているときには、外部装置から送
出されたデータは第１のメモリに書き込まれる。そし
て、外部からの給電の停止が検出手段によって検出され
ると、書込手段は第１のメモリに記憶されているデータ
を、この第１のメモリと少なくとも同じ記憶容量を備え
た第２のメモリに書き込む。また、上記書込手段による
書き込み動作の間だけ、この書き込み動作に必要な電力
を書き込み用電源から供給する。さらに、第２のメモリ
はデータが書き込まれた後に電力供給を受けなくとも、
記憶されたデータを保持する。また、請求項４に記載し
た記憶装置では、外部からの給電が開始された時には、
上記第２のメモリに記憶保持されているデータを上記第
１のメモリへ書き込むようにしている。
【０００７】
【実施例】本発明について図面を参照して説明する。図
１は、一実施例としての記憶装置を組み込んだコンピュ
ータシステムの概略の電気的構成を示すブロック図であ
る。図示コンピュータシステムは、図示しないＣＰＵ
（central processing unit）やＩ／Ｏ回路等を中心と
して構成された外部制御部１０と、この外部制御部１０
との間でデータの送受を行なう記憶装置２０と、この記
憶装置20に対して外部から電力の供給を行なうメイン電
源２５とを具備している。記憶装置２０は、上記外部制
御部１０との間でデータの送受を行なう揮発性のＲＡＭ
等で構成された第１のメモリ２１と、この第１のメモリ
２１と同一の記憶容量かつ記憶領域を同一のアドレス構
造とした不揮発性メモリとしてのＥＥＰＲＯＭで構成さ
れた第２のメモリ２２と、上記第１のメモリ２１と第２
のメモリ２２との間に設けられたデータ制御部２３と、
このデータ制御部２３の入力側に接続された書き込み用
電源３０及び検出手段としての電源遮断検出部２４とを
備えている。
１は、一実施例としての記憶装置を組み込んだコンピュ
ータシステムの概略の電気的構成を示すブロック図であ
る。図示コンピュータシステムは、図示しないＣＰＵ
（central processing unit）やＩ／Ｏ回路等を中心と
して構成された外部制御部１０と、この外部制御部１０
との間でデータの送受を行なう記憶装置２０と、この記
憶装置20に対して外部から電力の供給を行なうメイン電
源２５とを具備している。記憶装置２０は、上記外部制
御部１０との間でデータの送受を行なう揮発性のＲＡＭ
等で構成された第１のメモリ２１と、この第１のメモリ
２１と同一の記憶容量かつ記憶領域を同一のアドレス構
造とした不揮発性メモリとしてのＥＥＰＲＯＭで構成さ
れた第２のメモリ２２と、上記第１のメモリ２１と第２
のメモリ２２との間に設けられたデータ制御部２３と、
このデータ制御部２３の入力側に接続された書き込み用
電源３０及び検出手段としての電源遮断検出部２４とを
備えている。
【０００８】データ制御部２３は、本実施例では検出手
段としての電源遮断検出部２４によって外部からの給電
が停止されたこと、すなわち本実施例ではメイン電源２
５が遮断されたことを検出したときに、第１のメモリ２
１に保持されていたデータを第２のメモリ２２に書き込
む書込手段としての機能を備えている。電源遮断検出部
２４は、入力側に接続されたメイン電源２５が遮断され
たことを検出するもので、この遮断の検出により上記デ
ータ制御部２３に対して遮断検出信号を送出するように
なっている。書き込み用電源３０は、本実施例では電解
コンデンサ３０ａを備えている。この電解コンデンサ３
０ａは、入力側に接続されたメイン電源２５によって常
時蓄電され、メイン電源２５が遮断されたときには蓄え
られた電気を放出するようになっている。そして、電源
遮断検出部２４によってメイン電源２５の遮断を検出し
たときに、第１のメモリ２１に記憶されているデータ等
を第２のメモリ２２に書き込む間、この書き込み動作を
実行できる程度の電力を供給できる蓄電容量を備えてい
る。なお、書き込み用電源３０としては上記電解コンデ
ンサ３０ａの他、スーパーキャパシタ等を用いてもよ
い。
段としての電源遮断検出部２４によって外部からの給電
が停止されたこと、すなわち本実施例ではメイン電源２
５が遮断されたことを検出したときに、第１のメモリ２
１に保持されていたデータを第２のメモリ２２に書き込
む書込手段としての機能を備えている。電源遮断検出部
２４は、入力側に接続されたメイン電源２５が遮断され
たことを検出するもので、この遮断の検出により上記デ
ータ制御部２３に対して遮断検出信号を送出するように
なっている。書き込み用電源３０は、本実施例では電解
コンデンサ３０ａを備えている。この電解コンデンサ３
０ａは、入力側に接続されたメイン電源２５によって常
時蓄電され、メイン電源２５が遮断されたときには蓄え
られた電気を放出するようになっている。そして、電源
遮断検出部２４によってメイン電源２５の遮断を検出し
たときに、第１のメモリ２１に記憶されているデータ等
を第２のメモリ２２に書き込む間、この書き込み動作を
実行できる程度の電力を供給できる蓄電容量を備えてい
る。なお、書き込み用電源３０としては上記電解コンデ
ンサ３０ａの他、スーパーキャパシタ等を用いてもよ
い。
【０００９】次に、以上の構成を備えた記憶装置の動作
について説明する。まず、本システムの立ち上げ時にメ
イン電源２５から電力の供給が開始されると、この電力
は書き込み用電源３０内の電解コンデンサ３０ａに蓄電
されるとともに、装置内の各部に供給される。
について説明する。まず、本システムの立ち上げ時にメ
イン電源２５から電力の供給が開始されると、この電力
は書き込み用電源３０内の電解コンデンサ３０ａに蓄電
されるとともに、装置内の各部に供給される。
【００１０】＜電源遮断時＞この状態でメイン電源２５
が遮断されると、この遮断状態は上記電源遮断検出部２
４によって検出され、この電源遮断検出部２４からデー
タ制御部２３へ遮断検出信号が送出される。データ制御
部２３では、遮断検出信号の入力によって、外部制御部
１０に対して第１のメモリ２１に対するアクセス中止信
号を送出し、その後、第１のメモリ２１に記憶されてい
るデータを第２のメモリ２２に書き込み制御する。一
方、書き込み用電源３０の電解コンデンサ３０ａは、メ
イン電源２５が遮断されるまでに、当該メイン電源２５
から供給されていた電力によって充分な蓄電状態となっ
ている。従って、電解コンデンサ３０ａに蓄えられてい
た電気がデータ制御部２３の上記書き込み動作の間だけ
放出されて、当該書き込み動作に必要な電力が供給され
ることになる。
が遮断されると、この遮断状態は上記電源遮断検出部２
４によって検出され、この電源遮断検出部２４からデー
タ制御部２３へ遮断検出信号が送出される。データ制御
部２３では、遮断検出信号の入力によって、外部制御部
１０に対して第１のメモリ２１に対するアクセス中止信
号を送出し、その後、第１のメモリ２１に記憶されてい
るデータを第２のメモリ２２に書き込み制御する。一
方、書き込み用電源３０の電解コンデンサ３０ａは、メ
イン電源２５が遮断されるまでに、当該メイン電源２５
から供給されていた電力によって充分な蓄電状態となっ
ている。従って、電解コンデンサ３０ａに蓄えられてい
た電気がデータ制御部２３の上記書き込み動作の間だけ
放出されて、当該書き込み動作に必要な電力が供給され
ることになる。
【００１１】＜電源投入時＞上記メイン電源２５が遮断
された後にメイン電源２５を再投入すると、データ制御
部２３は初期処理を行なった後、第２のメモリ２２に書
き込まれているデータを第１のメモリ２１に転送して書
き戻し動作を行なう。これにより、外部制御部１０は第
１のメモリ２１に書き込まれたデータを順次読み出すこ
とができるようになり、直ちに特定の動作を実行できる
状態となる。
された後にメイン電源２５を再投入すると、データ制御
部２３は初期処理を行なった後、第２のメモリ２２に書
き込まれているデータを第１のメモリ２１に転送して書
き戻し動作を行なう。これにより、外部制御部１０は第
１のメモリ２１に書き込まれたデータを順次読み出すこ
とができるようになり、直ちに特定の動作を実行できる
状態となる。
【００１２】前述した記憶装置２０では、メイン電源２
５が遮断されたときに、第１のメモリ２１に記憶保持さ
れているデータを第２のメモリ２２に書き込むようにし
ている。従って、第２のメモリ２２への書き込み回数を
必要最小限に抑えることができる。これにより、第２の
メモリ２２としてＥＥＰＲＯＭを使用した場合であって
も、当該ＥＥＰＲＯＭの寿命を短くすることもない。ま
た、外部装置との間でデータの送受を行なう第１のメモ
リ２１は、書き込み及び読み出し動作を比較的高速で行
なうことができる揮発性のＲＡＭを用いているので、外
部装置の処理速度を低下させることがない。さらに、メ
イン電源２５が遮断されたときにだけ、第１のメモリ２
１の記憶データを第２のメモリ２２に書き込むようにし
ているので、装置全体の処理速度を低下させることもな
い。
５が遮断されたときに、第１のメモリ２１に記憶保持さ
れているデータを第２のメモリ２２に書き込むようにし
ている。従って、第２のメモリ２２への書き込み回数を
必要最小限に抑えることができる。これにより、第２の
メモリ２２としてＥＥＰＲＯＭを使用した場合であって
も、当該ＥＥＰＲＯＭの寿命を短くすることもない。ま
た、外部装置との間でデータの送受を行なう第１のメモ
リ２１は、書き込み及び読み出し動作を比較的高速で行
なうことができる揮発性のＲＡＭを用いているので、外
部装置の処理速度を低下させることがない。さらに、メ
イン電源２５が遮断されたときにだけ、第１のメモリ２
１の記憶データを第２のメモリ２２に書き込むようにし
ているので、装置全体の処理速度を低下させることもな
い。
【００１３】さらに、本実施例では第２のメモリとして
不揮発性のメモリを使用しているので、記憶保持のため
のバッテリを必要としない。これにより、消費電力を低
減させることができる。しかも、第２のメモリにＥＥＰ
ＲＯＭを使用した場合には、データを書き込むときにの
み必要な電力を供給すればよいため、電池等のバッテリ
に代え、書き込み用電源として電解コンデンサ等を使用
することができる。これにより、安価な装置を提供でき
るとともに、信頼性を向上させることができる。
不揮発性のメモリを使用しているので、記憶保持のため
のバッテリを必要としない。これにより、消費電力を低
減させることができる。しかも、第２のメモリにＥＥＰ
ＲＯＭを使用した場合には、データを書き込むときにの
み必要な電力を供給すればよいため、電池等のバッテリ
に代え、書き込み用電源として電解コンデンサ等を使用
することができる。これにより、安価な装置を提供でき
るとともに、信頼性を向上させることができる。
【００１４】しかも、第１のメモリ２１と第２のメモリ
とを同一の記憶容量かつ記憶領域のアドレス構造を同一
にしているので、データ制御部２３による書き込み及び
読み出し動作を単純化させて処理速度の向上を図ること
ができる。これにより、書き込みに要する時間を短縮す
ることができるため、書き込み用電源３０の電解コンデ
ンサ３０ａとして小容量のものを使用することができる
ようになる。従って、さらに安価なものを提供できるよ
うになる。なお、本発明は図示又は説明した実施例に限
るものではなく、その要旨の範囲内で様々に変形実施が
可能である。上記実施例では書き込み用電源に電解コン
デンサを用いた例について説明したが、蓄電容量の大小
に応じて他の構造のコンデンサを用いてもよい。また、
上記実施例では第１のメモリと第２のメモリの記憶容量
を同一のものとした例について説明したが、第２のメモ
リの記憶容量を第１のメモリよりも大きく設定してもよ
い。この場合であっても上記実施例と同様の効果を得る
ことができる。
とを同一の記憶容量かつ記憶領域のアドレス構造を同一
にしているので、データ制御部２３による書き込み及び
読み出し動作を単純化させて処理速度の向上を図ること
ができる。これにより、書き込みに要する時間を短縮す
ることができるため、書き込み用電源３０の電解コンデ
ンサ３０ａとして小容量のものを使用することができる
ようになる。従って、さらに安価なものを提供できるよ
うになる。なお、本発明は図示又は説明した実施例に限
るものではなく、その要旨の範囲内で様々に変形実施が
可能である。上記実施例では書き込み用電源に電解コン
デンサを用いた例について説明したが、蓄電容量の大小
に応じて他の構造のコンデンサを用いてもよい。また、
上記実施例では第１のメモリと第２のメモリの記憶容量
を同一のものとした例について説明したが、第２のメモ
リの記憶容量を第１のメモリよりも大きく設定してもよ
い。この場合であっても上記実施例と同様の効果を得る
ことができる。
【００１５】
【発明の効果】請求項１又は２に記載した記憶装置によ
れば、外部からの給電が停止されたことを検出したとき
に、揮発性の第１のメモリに記憶保持されていたデータ
を、この第１のメモリと少なくとも同じ記憶容量を備え
た不揮発性の第２のメモリに書き込み、また、この書き
込み動作に必要な電力のみを書き込み用電源から一時的
に供給するようにしている。これにより、外部装置との
間のデータの書き込み及び読み出し動作の低下を招くこ
となく、かつ、記憶されているデータをバッテリなしで
記憶保持させることができる。
れば、外部からの給電が停止されたことを検出したとき
に、揮発性の第１のメモリに記憶保持されていたデータ
を、この第１のメモリと少なくとも同じ記憶容量を備え
た不揮発性の第２のメモリに書き込み、また、この書き
込み動作に必要な電力のみを書き込み用電源から一時的
に供給するようにしている。これにより、外部装置との
間のデータの書き込み及び読み出し動作の低下を招くこ
となく、かつ、記憶されているデータをバッテリなしで
記憶保持させることができる。
【００１６】請求項３に記載した記憶装置によれば、請
求項１又は２で得られる効果とともに、書き込み用電源
として電解コンデンサ等を使用することができるので、
書き込み動作を安定して行なわせることができ、安価か
つ信頼性の高い記憶装置を提供できる。
求項１又は２で得られる効果とともに、書き込み用電源
として電解コンデンサ等を使用することができるので、
書き込み動作を安定して行なわせることができ、安価か
つ信頼性の高い記憶装置を提供できる。
【００１７】請求項４に記載した記憶装置によれば、請
求項１乃至３のいずれかで得られる効果とともに、外部
からの給電開始時に上記第２のメモリに記憶保持されて
いるデータを上記第１のメモリへ書き込むことで、外部
装置は当該第１のメモリに書き込まれたデータを直ちに
読み出すことができ、これにより処理時間を短縮するこ
とができる。
求項１乃至３のいずれかで得られる効果とともに、外部
からの給電開始時に上記第２のメモリに記憶保持されて
いるデータを上記第１のメモリへ書き込むことで、外部
装置は当該第１のメモリに書き込まれたデータを直ちに
読み出すことができ、これにより処理時間を短縮するこ
とができる。
【図１】本発明の一実施例としての記憶装置を組み込ん
だコンピュータシステムの概略の電気的構成を示すブロ
ック図である。
だコンピュータシステムの概略の電気的構成を示すブロ
ック図である。
１０ 外部制御部 ２０ 記憶装置 ２１ 第１のメモリ ２２ 第２のメモリ ２３ データ制御部 ２４ 電源遮断検出部 ２５ メイン電源 ３０ 書き込み用電源 ３０ａ 電解コンデンサ
Claims (4)
- 【請求項１】 外部装置から送出されたデータの書き込
み及び読み出し可能な揮発性の第１のメモリと、この第
１のメモリと少なくとも同じ記憶容量を備え、かつ、こ
の第１のメモリとの間でデータの書き込み及び読み出し
が可能な不揮発性の第２のメモリと、外部からの給電が
停止されたことを検出する検出手段と、この給電停止の
検出により、第１のメモリに記憶されているデータを第
２のメモリに書き込む書込手段と、この書込手段による
書き込み動作の間だけ電力を供給する書き込み用電源と
を有することを特徴とする記憶装置。 - 【請求項２】 上記第２のメモリはＥＥＰＲＯＭである
請求項１に記載の記憶装置。 - 【請求項３】 上記書き込み用電源はコンデンサである
請求項１又は２に記載の記憶装置。 - 【請求項４】 上記書込手段は、外部からの給電開始時
に上記第２のメモリに記憶保持されているデータを上記
第１のメモリへ書き込む機能を有している請求項１乃至
３のいずれかに記載の記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195291A JPH0728712A (ja) | 1993-07-13 | 1993-07-13 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195291A JPH0728712A (ja) | 1993-07-13 | 1993-07-13 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728712A true JPH0728712A (ja) | 1995-01-31 |
Family
ID=16338714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5195291A Pending JPH0728712A (ja) | 1993-07-13 | 1993-07-13 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728712A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302315A (ja) * | 2003-07-07 | 2006-11-02 | Hitachi Ulsi Systems Co Ltd | 記憶装置および記憶システム |
| JP2008059007A (ja) * | 2006-08-29 | 2008-03-13 | Hitachi Ltd | 半導体記憶装置 |
| US7385845B2 (en) | 2002-02-08 | 2008-06-10 | Sony Corporation | Composite storage circuit and semiconductor device having the same |
| US8291149B2 (en) | 2003-07-07 | 2012-10-16 | Hitachi Ulsi Systems Co., Ltd. | Storage device and storage system having a hard disk drive and flash memory |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03100848A (ja) * | 1989-09-14 | 1991-04-25 | Japan Servo Co Ltd | Ｅ↑２ｐｒｏｍによるメモリーのバックアップ装置 |
| JPH04291647A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | リードオンリーメモリのアクセス方式 |
-
1993
- 1993-07-13 JP JP5195291A patent/JPH0728712A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03100848A (ja) * | 1989-09-14 | 1991-04-25 | Japan Servo Co Ltd | Ｅ↑２ｐｒｏｍによるメモリーのバックアップ装置 |
| JPH04291647A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | リードオンリーメモリのアクセス方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385845B2 (en) | 2002-02-08 | 2008-06-10 | Sony Corporation | Composite storage circuit and semiconductor device having the same |
| JP2006302315A (ja) * | 2003-07-07 | 2006-11-02 | Hitachi Ulsi Systems Co Ltd | 記憶装置および記憶システム |
| US8291149B2 (en) | 2003-07-07 | 2012-10-16 | Hitachi Ulsi Systems Co., Ltd. | Storage device and storage system having a hard disk drive and flash memory |
| JP2008059007A (ja) * | 2006-08-29 | 2008-03-13 | Hitachi Ltd | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693840B2 (en) | Non-volatile semiconductor memory device with enhanced erase/write cycle endurance | |
| US8046615B2 (en) | Microcomputer system with reduced power consumption | |
| US7280416B2 (en) | Nonvolatile memory system | |
| US7827468B2 (en) | Memory system including nonvolatile memory and volatile memory and operating method of same | |
| US20110197018A1 (en) | Method and system for perpetual computing using non-volatile random access memory | |
| US20120151238A1 (en) | Reducing power consumption in memory line architecture | |
| KR20080099692A (ko) | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법 | |
| CN100549959C (zh) | 引导程序在线升级方法 | |
| US8874278B2 (en) | Power supply control device, image forming apparatus, and method of controlling power supply | |
| JPH0728712A (ja) | 記憶装置 | |
| JP2007087118A (ja) | 制御装置および携帯端末 | |
| JPH10187302A (ja) | データ記憶システム及び同システムに適用する電力節約方法 | |
| US7302529B2 (en) | Method for comparing contents of memory components | |
| JPH1153271A (ja) | 車両用ナビゲーション装置 | |
| JP2513421B2 (ja) | 記憶装置 | |
| UA57155C2 (uk) | Інтерфейсна схема і спосіб передачі даних між послідовним інтерфейсом і процесором | |
| JPH104568A (ja) | 簡易交換装置のデータ保存回路 | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JP2002014947A (ja) | マイクロコンピュータ | |
| JPH11149419A (ja) | データバックアップ方法および装置 | |
| JPH11167794A (ja) | 半導体記憶装置及びそのバックアップ方法 | |
| JP2007148905A (ja) | 制御装置および携帯端末 | |
| JP3641613B2 (ja) | 内燃機関のデータ保持装置 | |
| JPH0119184B2 (ja) | ||
| KR20240133288A (ko) | 스토리지 시스템의 메모리를 관리하는 방법 및 장치 |