JPH0119184B2 - - Google Patents
Info
- Publication number
- JPH0119184B2 JPH0119184B2 JP56097078A JP9707881A JPH0119184B2 JP H0119184 B2 JPH0119184 B2 JP H0119184B2 JP 56097078 A JP56097078 A JP 56097078A JP 9707881 A JP9707881 A JP 9707881A JP H0119184 B2 JPH0119184 B2 JP H0119184B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- backup
- circuit
- power supply
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 101150019307 RSU1 gene Proteins 0.000 description 2
- 102100030800 Ras suppressor protein 1 Human genes 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101150029619 rsp1 gene Proteins 0.000 description 2
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
Description
【発明の詳細な説明】
この発明は、大容量のメモリに適したメモリの
バツクアツプ方法に関する。
バツクアツプ方法に関する。
従来メモリを含むシステムのメモリバツクアツ
プ方法はメモリ全体をバツクアツプしていたが、
メモリが小容量で消費電流が小さい場合特に問題
ないが大容量のメモリシステムで消費電流が大き
くなると、メモリ全体を保護するには、バツクア
ツプすべきバツテリの電流容量の大きいものが必
要とされ、大型コスト高となる欠点があつた。
プ方法はメモリ全体をバツクアツプしていたが、
メモリが小容量で消費電流が小さい場合特に問題
ないが大容量のメモリシステムで消費電流が大き
くなると、メモリ全体を保護するには、バツクア
ツプすべきバツテリの電流容量の大きいものが必
要とされ、大型コスト高となる欠点があつた。
この発明の目的は上記従来技術の欠点を解消
し、大容量のメモリでも、比較的小容量のバツテ
リでバツクアツプ可能な方法を提供するにある。
し、大容量のメモリでも、比較的小容量のバツテ
リでバツクアツプ可能な方法を提供するにある。
この発明は以上の目的を達成するためにメモリ
を複数ブロツクに分割し、各ブロツクには、記憶
回路部と、バツテリよりの電源を記憶回路部に伝
達する回路手段と、各メモリブロツク毎のバツク
アツプ要否を記憶する回路手段とを含み、あらか
じめ、バツクアツプ要否記憶回路手段にバツクア
ツプ要否を記憶しておき、電源断のときは、バツ
クアツプ要否記憶回路手段の要出力に基いてバツ
テリ伝達回路手段を動作させ、そのメモリブロツ
クにのみバツテリの電源を供給するようにしてい
る。
を複数ブロツクに分割し、各ブロツクには、記憶
回路部と、バツテリよりの電源を記憶回路部に伝
達する回路手段と、各メモリブロツク毎のバツク
アツプ要否を記憶する回路手段とを含み、あらか
じめ、バツクアツプ要否記憶回路手段にバツクア
ツプ要否を記憶しておき、電源断のときは、バツ
クアツプ要否記憶回路手段の要出力に基いてバツ
テリ伝達回路手段を動作させ、そのメモリブロツ
クにのみバツテリの電源を供給するようにしてい
る。
以下、図面に示す実施例により、この発明を詳
細に説明する。
細に説明する。
第１図はこの発明の一実施例を示す回路ブロツ
ク図である。
ク図である。
第１図においてメモリは複数のメモリブロツク
MB１，…MBnに分割されている。バツクアツ
プ電源１、ノーバツクアツプ電源２とも、各メモ
リブロツクMB１…MBnに供給されるように接
続されている。メモリブロツクMB１は、メモリ
とその周辺回路から構成される記憶回路３、当該
ブロツクがバツクアツプを要するか否かをあらか
じめ記憶しておくモードフリツプフロツプ回路
４、このモードフリツプフロツプ回路４のセツト
出力により、電源断が生じた場合、バツクアツプ
電源１すなわちバツテリ電源を記憶回路３に供給
する電源切換回路５を有している。他のメモリブ
ロツクもまつたく同様に構成されている。
MB１，…MBnに分割されている。バツクアツ
プ電源１、ノーバツクアツプ電源２とも、各メモ
リブロツクMB１…MBnに供給されるように接
続されている。メモリブロツクMB１は、メモリ
とその周辺回路から構成される記憶回路３、当該
ブロツクがバツクアツプを要するか否かをあらか
じめ記憶しておくモードフリツプフロツプ回路
４、このモードフリツプフロツプ回路４のセツト
出力により、電源断が生じた場合、バツクアツプ
電源１すなわちバツテリ電源を記憶回路３に供給
する電源切換回路５を有している。他のメモリブ
ロツクもまつたく同様に構成されている。
モードフリツプフロツプ回路４のセツト、リセ
ツトすなわち各メモリブロツクのバツクアツプ要
否記憶は、イニシヤル時、あるいはプログラム実
行中にCPU６（周辺回路を含む）によつてなさ
れる。CPU６には各モードフリツプフロツプ回
路４がセツトされているか、リセツトされている
かの状態信号（モードステータス）がCPU６に
入力されている。
ツトすなわち各メモリブロツクのバツクアツプ要
否記憶は、イニシヤル時、あるいはプログラム実
行中にCPU６（周辺回路を含む）によつてなさ
れる。CPU６には各モードフリツプフロツプ回
路４がセツトされているか、リセツトされている
かの状態信号（モードステータス）がCPU６に
入力されている。
CPU６には、各種のコントロールフラグ類及
びメモリブロツクのバツクアツプモードフラグを
保護しておくRAM７が接続されている。
びメモリブロツクのバツクアツプモードフラグを
保護しておくRAM７が接続されている。
第２図に、シニシヤル時又はプログラム実行中
における各メモリブロツクのバツクアツプ、ある
いはノーバツクアツプへのモード変更のプログラ
ムであるフローを示している。
における各メモリブロツクのバツクアツプ、ある
いはノーバツクアツプへのモード変更のプログラ
ムであるフローを示している。
各メモリブロツク内にあるデータをバツクアツ
プするか否かはシステムの起動時に決定しておく
すなわちスタート後ステツプ１０でメモリブロツ
クMB１がバツクアツプ要か判定する。バツクア
ツプ要であればステツプ１１に移り、MB1バツ
クアツプフラグをONにし、RAM７中に記憶し
ておく。そしてステツプ１２で、セツトパルス
SP１をONにし、これをモードフリツプフロツプ
回路４に送りセツトする。これでメモリブロツク
MB１はバツクアツプモードとなる。モードフリ
ツプフロツプ回路４がセツトされると、モードス
テータス信号がCPU６に送られるので、ステツ
プ１３でモードステータスONか確認し、YESで
あればステツプ１４に移りセツトパルスSP１を
OFFにする。メモリブロツクMB１がバツクアツ
プ不要であればステツプ１０における判定はNO
となりステツプ１５に移りMB１のバツクアツプ
フラグをOFFにしてRAM７に記憶する。そして
ステツプ１６でリセツトパルスRSP１をONにし
てモードフリツプフロツプ回路４に送りリセツト
する。モードフリツプフロツプ回路４がリセツト
されるとモードステータス信号がOFFとなり
CPU６に送られる。CPU６はステツプ１７でモ
ードステータスOFFか確認し、YESからステツ
プ１８に移り、リセツトパルスRSP１をOFFに
する。
プするか否かはシステムの起動時に決定しておく
すなわちスタート後ステツプ１０でメモリブロツ
クMB１がバツクアツプ要か判定する。バツクア
ツプ要であればステツプ１１に移り、MB1バツ
クアツプフラグをONにし、RAM７中に記憶し
ておく。そしてステツプ１２で、セツトパルス
SP１をONにし、これをモードフリツプフロツプ
回路４に送りセツトする。これでメモリブロツク
MB１はバツクアツプモードとなる。モードフリ
ツプフロツプ回路４がセツトされると、モードス
テータス信号がCPU６に送られるので、ステツ
プ１３でモードステータスONか確認し、YESで
あればステツプ１４に移りセツトパルスSP１を
OFFにする。メモリブロツクMB１がバツクアツ
プ不要であればステツプ１０における判定はNO
となりステツプ１５に移りMB１のバツクアツプ
フラグをOFFにしてRAM７に記憶する。そして
ステツプ１６でリセツトパルスRSP１をONにし
てモードフリツプフロツプ回路４に送りリセツト
する。モードフリツプフロツプ回路４がリセツト
されるとモードステータス信号がOFFとなり
CPU６に送られる。CPU６はステツプ１７でモ
ードステータスOFFか確認し、YESからステツ
プ１８に移り、リセツトパルスRSP１をOFFに
する。
以上の動作により、メモリブロツクMB１のモ
ードフリツプフロツプ回路にバツクアツプ要、も
しくは否の状態を設定する。さらに続いて他のメ
モリブロツクについても同様の動作で、バツクア
ツプの要否をモードフリツプフロツプに設定記憶
してゆく。そして第２図に示す、フローＦ１から
フローFnの処理すると、すべてのメモリブロツ
クについてバツクアツプ要否が設定される。もし
プログラム実行中に電源断が生じた場合、バツク
アツプフラグを確認して、SAVEあるいは
RECOVERYをすることができる。
ードフリツプフロツプ回路にバツクアツプ要、も
しくは否の状態を設定する。さらに続いて他のメ
モリブロツクについても同様の動作で、バツクア
ツプの要否をモードフリツプフロツプに設定記憶
してゆく。そして第２図に示す、フローＦ１から
フローFnの処理すると、すべてのメモリブロツ
クについてバツクアツプ要否が設定される。もし
プログラム実行中に電源断が生じた場合、バツク
アツプフラグを確認して、SAVEあるいは
RECOVERYをすることができる。
今第１図においてシステムの電源断が生じても
モードフリツプフロツプ回路４がセツトされてい
るメモリブロツクはモードフリツプフロツプ回路
４のセツト出力により電圧切換回路５が動作し、
記憶回路３にバツクアツプ電源１より、Vcc１が
供給され記憶回路３内のメモリが保護される。モ
ードフリツプフロツプ回路がリセツトされている
メモリブロツクについては特にバツクアツプをし
ない。
モードフリツプフロツプ回路４がセツトされてい
るメモリブロツクはモードフリツプフロツプ回路
４のセツト出力により電圧切換回路５が動作し、
記憶回路３にバツクアツプ電源１より、Vcc１が
供給され記憶回路３内のメモリが保護される。モ
ードフリツプフロツプ回路がリセツトされている
メモリブロツクについては特にバツクアツプをし
ない。
以上のようにこの発明のメモリバツクアツプ方
法によればシステム全体のメモリを複数のブロツ
クに分割し、各メモリブロツク毎にバツクアツプ
要否を記憶する手段を設け、あらかじめこのバツ
クアツプ要否記憶手段にバツクアツプ要否を設定
記憶しておき、電源断時には、バツクアツプ要の
メモリブロツクにのみバツクアツプ電源を供給す
るようにしたので、メモリ容量が全体として大き
くとも必要最小限のメモリブロツクのみバツクア
ツプするものであるから、バツクアツプ用のバツ
テリ容量を非常に小さくすることができ、小型
化、コストダウンをはかることができる。
法によればシステム全体のメモリを複数のブロツ
クに分割し、各メモリブロツク毎にバツクアツプ
要否を記憶する手段を設け、あらかじめこのバツ
クアツプ要否記憶手段にバツクアツプ要否を設定
記憶しておき、電源断時には、バツクアツプ要の
メモリブロツクにのみバツクアツプ電源を供給す
るようにしたので、メモリ容量が全体として大き
くとも必要最小限のメモリブロツクのみバツクア
ツプするものであるから、バツクアツプ用のバツ
テリ容量を非常に小さくすることができ、小型
化、コストダウンをはかることができる。
第１図はこの発明の一実施例を示すブロツク
図、第２図は第１図実施例ブロツク図における、
各メモリブロツクのバツクアツプ要否変更プログ
ラムのフローを示す図である。 １……バツクアツプ電源、２……ノーバツクア
ツプ電源、３……記憶回路、４……モードフリツ
プフロツプ回路、５……電源切換回路、６……
CPU、７……RAM、MB１〜MBn……メモリブ
ロツク。
図、第２図は第１図実施例ブロツク図における、
各メモリブロツクのバツクアツプ要否変更プログ
ラムのフローを示す図である。 １……バツクアツプ電源、２……ノーバツクア
ツプ電源、３……記憶回路、４……モードフリツ
プフロツプ回路、５……電源切換回路、６……
CPU、７……RAM、MB１〜MBn……メモリブ
ロツク。
Claims (1)
- １ CPUと、複数のブロツクに分割されるメモ
リと、各メモリブロツクに供給される電源と、バ
ツクアツプ用のバツテリとを備え、さらに前記複
数のメモリブロツクのそれぞれには、記憶回路部
と、前記バツテリよりの電源を前記記憶回路に伝
達するための回路手段と、バツクアツプ要否を記
憶する回路手段を含み、電源断検出後、前記バツ
クアツプ要否記憶回路手段のバツクアツプ要出力
でもつて、前記伝達回路手段を動作させ、バツク
アツプ要の記憶回路にのみバツテリ電源を供給す
るメモリのバツクアツプ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56097078A JPS57211625A (en) | 1981-06-22 | 1981-06-22 | Backup method for memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56097078A JPS57211625A (en) | 1981-06-22 | 1981-06-22 | Backup method for memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57211625A JPS57211625A (en) | 1982-12-25 |
| JPH0119184B2 true JPH0119184B2 (ja) | 1989-04-10 |
Family
ID=14182601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56097078A Granted JPS57211625A (en) | 1981-06-22 | 1981-06-22 | Backup method for memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57211625A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62125958U (ja) * | 1986-01-28 | 1987-08-10 | ||
| JP2774287B2 (ja) * | 1988-09-07 | 1998-07-09 | 富士通株式会社 | 拡張記憶装置のバッテリ・バックアップ制御装置 |
| JPH02187845A (ja) * | 1989-01-13 | 1990-07-24 | Nec Corp | 記録管理装置 |
| JP2770383B2 (ja) * | 1989-03-14 | 1998-07-02 | セイコーエプソン株式会社 | 選択呼出無線受信機 |
-
1981
- 1981-06-22 JP JP56097078A patent/JPS57211625A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57211625A (en) | 1982-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477689B2 (ja) | 磁気ディスク制御装置 | |
| US5717936A (en) | Data terminal and method of protecting memory items stored in non-persistent memory in a data terminal | |
| US5418955A (en) | Initialization system for a close-coupled multiprocessor system | |
| JPH06290092A (ja) | 記憶装置へのファイル格納装置 | |
| JPH0119184B2 (ja) | ||
| US5408421A (en) | Portable battery back-up data cartridge | |
| JP3811149B2 (ja) | キャッシュメモリバックアップ装置 | |
| JPH0728572A (ja) | 停電時自動データ保存装置 | |
| JPH0126086B2 (ja) | ||
| JPH06124148A (ja) | サスペンド／リジューム機能を有するコンピュータ | |
| JPH05155295A (ja) | 車輌用電子制御システムの制御方法 | |
| JP2530595B2 (ja) | 情報処理装置 | |
| JP2000132432A (ja) | 並列ノードのメモリダンプ方式 | |
| JPH04118705A (ja) | プログラマブルコントローラ | |
| JPS6235706B2 (ja) | ||
| JPS6243408Y2 (ja) | ||
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| JPS60110058A (ja) | メモリ・バツクアツプ方式 | |
| JPH0228856A (ja) | コンピュータシステム | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JP2001350673A (ja) | フラッシュメモリアクセス制御方法 | |
| CN118247864A (zh) | 数据记录的方法、数据记录系统、车辆和计算机程序产品 | |
| JPS63253443A (ja) | メモリダンプ取得方式 | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPS63155245A (ja) | 半導体ディスクのデ−タバックアップ方式 |