JPH09212428A - フラッシュメモリのデータ書込み方式 - Google Patents

Abstract

(57)【要約】 【課題】フラッシュメモリへデータを書き込みとき、書
込みが正常かどうかを迅速かつ簡単に確認できるように
する。 【解決手段】分割されたフラッシュメモリの先頭ブロッ
ク０には各ブロックの書込み情報を示す制御情報が記憶
される。データ書込み時には、まずこのブロック０のデ
ータを消去し、次にブロック１〜４までの各ブロックの
データの消去と書込みを行う。この際、各ブロックの制
御情報が保存されるので、全ブロックのデータ書込み後
にブロック０の制御情報データを書き込めば、このブロ
ック０のデータを確認することによって、フラッシュメ
モリへのデータ書込みが正常かどうかを容易に確認でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、外部からフラッ
シュメモリにデータを書き込む場合の、フラッシュメモ
リのデータ書込み方式に関する。

【０００２】

【従来の技術】フラッシュメモリは、データ書換え可能
なメモリとしてメモリカードなどに利用される。しか
し、フラッシュメモリは、データを書き換える場合、そ
の動作原理から、書き込むメモリ領域のデータを消去し
てからでないと、新たにデータを書き込むことができな
い。このため従来、フラッシュメモリにデータを書き込
む際には、メモリ領域をブロックに分け、ブロックごと
にデータを消去しては書き込むという手順を繰り返して
いた。

【０００３】

【発明が解決しようとする課題】従来のフラッシュメモ
リのデータ書込み方式には次の問題がある。書き込むデ
ータ量が多いと消去と書込みの時間が長くなり、例えば
メモリカードから１ＭＢのデータをフラッシュメモリに
書き込むには数十秒かかることがある。書込み時間が長
くなると、書込み中に外部からカードに不用意な力が加
わったり、カードがコネクタから抜けたり、装置がリセ
ットするなど障害発生のおそれがでてくる。

【０００４】そこで、書込み異常によるプログラムの暴
走やデータの破壊などを防ぐために、データが正常に書
き込まれたかどうかを通常、サムチェックやコンペアチ
ェックなどで確認する。しかし、このチェックは、全メ
モリ領域の書換えが終了してから再び全メモリ領域を比
較するため時間かかるという問題があった。この発明の
課題は、フラッシュメモリへのデータ書込みが正常かど
うかを、迅速かつ簡単に確認できるようにすることであ
る。

【０００５】

【課題を解決するための手段】この発明によるフラッシ
ュメモリのデータ書込み方式は、ブロックごとにデータ
の消去と書込みとを繰り返し、外部メモリからデータ転
送して書き込むフラッシュメモリのデータ書込み方式に
おいて、書込み動作を制御する制御部と、各ブロックの
データ書込み状態を示す制御情報を記憶する記憶手段と
を備え、制御部は、フラッシュメモリの制御情報記憶領
域のデータを消去し、外部メモリから制御情報を読み出
し、各ブロックのデータ書込みが終了するたびにそのブ
ロックに対するデータ書込み状態を制御情報として記憶
手段に保存し、全ブロックのデータ転送が終了した後、
前記制御情報をフラッシュメモリの制御情報記憶領域へ
書き込む。

【０００６】これにより、各ブロックの書込み中におけ
るデータ書込み状態を示す制御情報を、データ書込みの
最後に書き込むことで、フラッシュメモリ内に制御情報
が保存される。そこで、この制御情報の内容を確認する
ことによって全メモリ領域を確認しなくても、フラッシ
ュメモリへのデータ書込みが正常かどうかが迅速かつ簡
単に確認される。

【０００７】

【発明の実施の形態】図１は発明の一実施の形態を示す
構成ブロック図である。１は書込み元のデータを記憶す
るメモリカード、２はメモリカード１のコネクタ、３は
データを書き込むフラッシュメモリ、４は制御プログラ
ムを格納したメモリや制御機構（図示していない）など
を備えた書込み制御部、５は書込み動作を制御するＣＰ
Ｕである。

【０００８】この構成により、書き込み制御部４とＣＰ
Ｕ５とによって、メモリカード１のデータがフラッシュ
メモリ３に書き込まれる。また、フラッシュメモリ３の
メモリ領域は、後記する図３に示すようにブロック０〜
４に分かれている。先頭ブロック０には、各ブロックの
データの、先頭アドレスを示す情報や領域サイズなどか
らなる制御情報が書き込まれ、ブロック１〜４には各ブ
ロックのデータが書き込まれる。

【０００９】図２は、発明の要部動作を示すフローチャ
ートである。図１．３を参照しながら動作を説明する。
フラッシュメモリへの書込み動作が開始すると、ＣＰＵ
５の指令により書込み制御部４は、制御情報の書き込ま
れていたフラッシュメモリ３の最初のブロック０（図
３）を消去する（ステップＳ１）。このとき、ＣＰＵ５
は、メモリカード１に記憶されている制御情報を読み出
し、書込み制御部４のメモリ（図示していない）に記憶
させておく。

【００１０】次に、データ書き込み先のブロック番号Ｎ
の初期値を１に設定し（ステップＳ２）、フラッシュメ
モリ３のブロック１に記憶されていたデータを消去した
後（ステップＳ３）、メモリカード１のブロック１のデ
ータをフラッシュメモリ３のブロック１へ書き込む（ス
テップＳ４）。このとき、ＣＰＵ５は、フラッシュメモ
リ３に書き込まれるデータのサイズをカウントしてい
て、そのブロックのデータサイズが正常に書き込まれる
と、前述の制御情報にブロック１の書込み終了情報（例
えば、そのブロックの先頭アドレスや最終アドレス情
報）を保存する。

【００１１】次に、全ブロックの書込みが終了したかど
うかを判断し（ステップＳ５）、終了していないときは
（分岐Ｎ）ブロック番号Ｎをインクリメントし（ステッ
プＳ６）ステップＳ３へ戻る。全ブロックの書込みが終
了したときは（分岐Ｙ）、書込みエラーがあったかどう
かを各ブロックに対して、制御情報の書込み終了情報に
より確認する（ステップＳ７）。

【００１２】エラーがあるときは（分岐Ｙ）、そのブロ
ックのデータ書込みを再度行い（ステップＳ９）、全ブ
ロックを確認後、ブロック０へ制御情報を書き込み（ス
テップＳ８）終了する。図３，図４はそれぞれ上述の書
込み手順と従来の手順とを時間の流れに沿って示した図
である。

【００１３】従来の手順（図４）では、書込みの最初
に、制御情報を記憶したブロック０を消去し、ただちに
ブロック０の制御情報を書き込んでいる。したがって、
書き込み途中にいずれかのブロックの書込みに何らかの
障害があっても、この情報によって書き込み状況を確認
できない。これに対して、この発明による手順（図３）
では、ブロック０の制御情報はすべてのブロックの書き
込み後に書き込まれるようにしている。これにより、書
き込み途中における上述の制御情報が保存されるので、
ブロック０の情報を読み出せば各ブロックの書き込み状
況を確認できる。

【００１４】以上の動作により、フラッシュメモリにデ
ータが正しく書き込まれたかどうかを、迅速にかつ簡単
に確認することができる。

【００１５】

【発明の効果】この発明によれば、フラッシュメモリの
先頭に書き込まれる制御情報を最後に書き込むようにし
たので、フラッシュメモリにデータが正しく書き込まれ
たかどうかの確認は、フラッシュメモリの先頭ブロック
の情報の確認だけで済む。したがって、データ書込みが
正常かどうかを迅速かつ簡単に確認できる。

【図面の簡単な説明】

【図１】この発明の一実施の形態を示す構成ブロック図

【図２】図１の発明に基づく動作を示すフローチャート

【図３】図１の発明に基づくデータ書込み手順を示す図

【図４】従来のデータ書込み手順を示す図

【符号の説明】

１…メモリカード、２…コネクタ、３…フラッシュメモ
リ、４…書込み制御部、５…ＣＰＵ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ブロックごとにデータの消去と書込みとを
   繰り返し、外部メモリからデータ転送して書き込むフラ
   ッシュメモリのデータ書込み方式において、 書込み動作を制御する制御部と、各ブロックのデータ書
   込み状態を示す制御情報を記憶する記憶手段とを備え、 制御部は、フラッシュメモリの制御情報記憶領域のデー
   タを消去し、外部メモリから制御情報を読み出し、各ブ
   ロックのデータ書込みが終了するたびにそのブロックに
   対するデータ書込み状態を制御情報として記憶手段に保
   存し、全ブロックのデータ転送が終了した後、前記制御
   情報をフラッシュメモリの制御情報記憶領域へ書き込む
   ことを特徴とするフラッシュメモリのデータ書込み方
   式。