JP3281858B2 - マイクロコンピュータの評価装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性メモリー
を内蔵した１チップマイクロコンピュータ（以下、１チ
ップマイコンという）に格納される評価するマイクロコ
ンピュータの評価装置に関する。

【０００２】

【従来の技術】一般に、１チップマイコンには、該１チ
ップマイコンの動作を制御するためのプログラムデータ
が記憶されたＲＯＭが内蔵される。ＲＯＭとしては一般
にはマスクＲＯＭが使用され、プログラムデータに応じ
た情報でメモリセルが焼き付けられている。量産用１チ
ップマイコンにおいてはマスクＲＯＭが内蔵されるが、
マスクＲＯＭではプログラムの書き換えが不可能とな
り、誤りのないプログラムデータを書き込むことが必要
になる。そこで、量産用１チップマイコンを製造する前
に、量産用１チップマイコンと略同一機能を有する評価
用１チップマイコンを用いて、プログラムデータに誤り
がないかチェックしていた。誤りがない場合には、前記
プログラムデータを量産用１チップマイコンのマスクＲ
ＯＭに焼き付けるようにしている。

【０００３】図３は、プログラム開発時プログラムデー
タを評価する評価装置であって、マスクＲＯＭに相当す
るメモリを有していない評価用１チップマイコン１と、
１チップマイコンの動作を制御するプログラムデータが
書き込まれるＲＡＭ２との間で、データのやりとりが行
われることによって、評価動作が実行される。図３にお
いて、ＲＡＭ２のプログラムデータに基づいて評価用１
チップマイコン１の動作を制御させ、前記動作に基づい
て出力される評価用１チップマイコン１の出力データを
確認することによって、プログラムデータの正誤を評価
する。出力データは評価回路３に入力され、評価用１チ
ップマイコン１の出力データが予定されるデータであれ
ば、プログラムデータは正しいと判断し、出力データが
予定されるデータでなければプログラムデータに誤りが
あると判断する。プログラムデータに誤りがあれば、そ
の誤りがなくなるまで、ＲＡＭ２のプログラムデータを
書き直して、書き直されたプログラムを実行して、さら
に出力データを評価するという動作を繰り返す。

【０００４】ところで、最近の１チップマイコンにおい
て、マスクＲＯＭの代わりに電気的に一括消去可能な不
揮発性メモリーが使用されるようになってきている。不
揮発性メモリは電気的に一括消去及び書き換えが可能な
メモリーであり、１チップマイコンにおいてプログラム
メモリまたはデータメモリとして使用される。

【０００５】

【発明が解決しようとする課題】不揮発性メモリを有す
る１チップマイコン用のプログラムを開発するとき、マ
スクＲＯＭと同様に、不揮発性メモリを有さない評価用
１チップマイコンに外部メモリ（例えばＲＡＭ）を接続
して、評価用１チップマイコンの動作を制御するプログ
ラムを評価する。しかしながら、不揮発性メモリにおい
て、従来から良く知られるようにデータの書き込みはソ
ース−ドレイン間を通過する電子をフローティングゲー
トに引き上げることによって行われるので、書き込みに
時間がかかる。データの書き込みは１２８バイトのデー
タ毎に行われるため、書き込み時間がさらに長くなる
（約５ｍｓｅｃ）。書き込みが終了するまではデータを
読み出すことができないので、書き込みを開始してから
読み出しを行うまで、ＲＡＭの書き込み時間より長くな
る。このように、ＲＡＭと不揮発性メモリとの間にはデ
ータの書き込み時間の相違があるので、図３のようなマ
スクＲＯＭを内蔵する１チップマイコンの評価装置を単
に不揮発性メモリを内蔵する１チップマイコンに適用し
ても、不揮発性メモリの実際の動作と異なる動作が行わ
れるため、プログラムを評価することが困難であった。

【０００６】

【課題を解決するための手段】本発明は、内蔵化される
不揮発性メモリーが外された状態にあるマイクロコンピ
ュータと、前記マイクロコンピュータの出力データを一
時格納するバッファ回路と、前記不揮発性メモリーに記
憶される予定の動作プログラムが記憶されたＲＡＭと、
前記マイクロコンピュータ、前記バッファ回路及び前記
ＲＡＭの動作を制御する制御回路とを備える評価装置に
おいて、さらに、前記バッファ回路に格納されるデータ
の所定単位ごとに対応して、前記ＲＡＭに書き込むか否
かを示す状態が保持されるレジスタと、を備え、前記制
御回路は、前記出力データを前記マイクロコンピュータ
から前記バッファ回路に格納させる手段と、前記レジス
タの状態に応じて、前記バッファ回路に格納された前記
出力データを前記ＲＡＭに記憶させるとともに、前記マ
イクロコンピュータの動作を一時停止させる手段と、所
定時間経過後、一時停止した前記マイクロコンピュータ
を再動作させる手段とを備え、前記ＲＡＭの特性を擬似
的に不揮発性メモリに近似することを特徴とする。

【０００７】また、前記制御回路は、前記レジスタ中に
前記ＲＡＭに書き込むことを示す状態が書き込まれた場
合、前記バッファ回路中のデータを前記記憶回路に書き
込ませることを特徴とする。本発明によれば、制御回路
は、マイクロコンピュータの出力データをバッファ回路
に記憶させ、バッファ回路の出力データをＲＡＭに書き
込み、データの書き換えを行う。その際、マイクロコン
ピュータを一時停止させ、所定時間経過後再動作させ
る。よって、マイクロコンピュータの動作を一時停止さ
せることにより、ＲＡＭにおけるデータの書き換えが所
定時間経過したように見せることができ、ＲＡＭをあた
かも不揮発性メモリーに見せることができる。また、レ
ジスタに出力データの１バイトごとにＲＡＭへ書き込む
か否かを示す状態を保持させており、ＲＡＭへ書き込む
ことを示す状態のとき１バイトのデータをＲＡＭに書き
込ませる。

【０００８】

【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、４は、内部データバス５と、内部データバス
５に接続されたインストラクションレジスタ（ＩＲ）
８、インストラクションデコーダ（ＩＤＥＣ）９、プロ
グラムカウンタ（ＰＣ）１０とから成る１チップマイコ
ン、１２は１チップマイコン４からのデータが一時格納
されるバッファ回路、１３は動作プログラムが記憶され
るエバリュエーション用のＲＡＭ、１４は１チップマイ
コン４、バッファ回路１２及びＲＡＭ１３の動作を制御
する開発支援用ツール、１６はバッファ回路１２に書き
込まれたデータに対応させて、ＲＡＭ１３にデータを書
き込むか否かを示す状態を保持するフラグレジスタであ
る。

【０００９】図１の動作説明を図２のフローチャートを
用いて説明する。まず、ＲＡＭ１３において実際には不
揮発性メモリに書き込まれるべきプログラムが書き込ま
れた領域（以下、不揮発性メモリー領域という）のプロ
グラムデータに基づき、１チップマイコン４の動作が制
御される。つまり、ＰＣ１０のカウント値に基づきＰＣ
１０からアドレス信号がデータバス１８を介して出力さ
れ、前記アドレス信号に応じてＲＡＭ１３の不揮発性メ
モリー領域がアドレッシングされる。アドレッシングさ
れたアドレスに書き込まれたＲＡＭ１３のプログラムデ
ータがデータバス１８を介して１チップマイコン４のＩ
Ｒ８に一旦格納される。ＩＲ８のプログラムデータはＩ
ＤＥＣ９に転送され、所定の命令にデコードされる。所
定命令により各種動作が制御され、さらにＰＣ１０のカ
ウント値が更新され、ＲＡＭ４中の次のアドレスがアド
レッシングされる。各種動作の制御及びＰＣ１０のカウ
ント値の更新が繰り返されることにより、１チップマイ
コン４の動作が制御される（Ｓ１）。

【００１０】ＲＡＭ１３のプログラム中において、ＩＤ
ＥＣ９で１チップマイコン４からＲＡＭ１３へのデータ
書き換え命令が開発支援ツール１４に入力されると、開
発支援ツール１４において書き換え動作が開始される
（Ｓ２）。書き換え命令に応じて、開発支援ツール１４
は、レジスタで構成されるバッファ回路１２をイネーブ
ル状態として、外部データ（図示せず）をバッファ回路
１２にデータバス１９を介して１バイト単位で転送す
る。データは１ページ（＝１２８バイト）分を有し、バ
ッファ回路１２は少なくとも１ページ分のデータが格納
できる容量を備えている。また、バッファ回路１２は、
１２８バイト分格納したら１２８バイト分のデータをま
とめてＲＡＭ１３へ転送するページバッファの役目を有
する。尚、実際の不揮発性メモリ内蔵の１チップマイコ
ンにおいては、通常このようなページバッファが備えら
れている。また、バッファ回路１２が記憶回路で構成さ
れている場合、開発支援ツール１４からバッファ回路１
２のアドレスを指定するアドレス信号が出力され、指定
されたアドレスにデータが書き込まれる。この場合、ア
ドレス指定、データ書き込みを１ページ分に応じて１２
８回行われる。

【００１１】同様に、開発支援ツール１４は、１バイト
の外部データがバッファ回路１２に格納されるのに同期
して、フラグレジスタ１６にＲＡＭ１３にこのデータを
書き込むか否かを示すフラグ状態を保持させる。その
為、図５の如く、バッファ回路１２に格納された１２８
バイトのデータの各々に１：１の関係にてフラグの状態
が定まり、その結果１２８個の状態がフラグレジスタ１
６に保持される。フラグレジスタ１６に保持された状態
は、例えば「１」の場合ＲＡＭ１３への書き込みを行う
ことを示し、「０」の場合ＲＡＭ１３への書き込みを行
わないことを示す。尚、プログラムに誤りが生じた場
合、誤りのある１バイトのデータを訂正したいときの
み、「１」のフラグ状態をフラグレジスタ１６に転送す
る。

【００１２】次に、開発支援ツール１４に内部に書き込
みスタート命令が発生する（Ｓ４）と、まず開発支援ツ
ール１４は１チップマイコン４の動作を一時停止させ、
１チップマイコン４を待機状態にさせる。例えば、開発
支援ツール１４は１チップマイコン４へ動作クロックを
供給しているので、この動作クロックの供給を停止させ
ることによって、１チップマイコン４の動作を一時停止
させる（Ｓ５）。

【００１３】その後、開発支援ツール１４は擬似的に不
揮発性メモリとして見なして使用されたＲＡＭ１３への
データ書き込みを行わせる。まず、開発支援ツール１４
がＲＡＭ１３を最初のアドレッシングする前に、開発支
援ツール１４はフラグレジスタ１６から「１」となる最
初のフラグ状態Ａを取り込み、書き込みを行うか否かが
判別される（Ｓ６）。フラグ状態ＡよりデータＡがＲＡ
Ｍ１３へ書き込む必要のあるデータと確認されるので、
開発支援ツール１４はまずＲＡＭ１３の最初の書き込み
アドレスをアドレッシングする。その後、バッファ回路
１２をアウトプットイネーブル状態にし、１バイト分の
データを出力させる。ＲＡＭ１３に転送されたデータ
は、指定されたアドレスに書き込まれる。（Ｓ７）。そ
の後、開発支援ツール１４は、１ページ分のデータの書
き込みが終了したか否か確認する（Ｓ８）。

【００１４】１ページ分のデータの転送が終了しない場
合、Ｓ６に戻る。上記のようにデータＡの次のデータＢ
をＲＡＭ１３に書き込もうとする場合、その前に、開発
支援ツール１４はフラグレジスタ１６から状態Ｂを取り
込む。また、開発支援ツール１４において、例えば図５
のフラグ状態Ｂのような「０」によりデータ書き換えの
必要がないと判別されると、開発支援ツール１４はバッ
ファ回路１２をアウトプットイネーブル状態にせず、か
つ、ＲＡＭ１３をアドレッシングせず、データＢのＲＡ
Ｍ１３への書き込みを行わない。データ書き換えが終了
していないことを確認した後、さらに次のデータＣの書
き込みを行わせようとする。このようにフラグレジスタ
１４に保持された状態のうち、「１」の状態に対応する
データのみがＲＡＭ１３に書き込まれる。図５の例で
は、上記のデータＡの他にデータＤもＲＡＭ１３に書き
込まれる。

【００１５】このように、１２８バイトのデータに対し
て、１バイトのデータ毎にフラグ状態により書き込みを
行うか否かの判別を行い、フラグの状態に応じてデータ
書き込みを行う。データＤのＲＡＭ１３への書き込みが
終了すると、開発支援ツール１４で１ページ分のデータ
の書き込みが終了したと確認される。その後、１チップ
マイコン４の待機状態を５ｍｓｅｃの時間だけ続ける
（Ｓ９）。ここで、実際のＲＡＭ１３へのデータ書き込
みは例えば１ｍｓｅｃ程度の短時間で行われる。また、
実際の不揮発性メモリのうち、図４の如きスプリットゲ
ート型フラッシュメモリでは、ドレイン電極Ｄを接地
し、ソース電極Ｓに１２Ｖの高電圧を印加することによ
り、データ書き込み時ドレインとソースとの間にチャン
ネルを形成し、ゲート電極Ｇに２Ｖの電圧を印加して、
チャンネルを通過する電子をフローティングゲートに引
き上げ、注入することによってデータの書き込みが行わ
れる。このとき、所定電荷量の電子をフローティングゲ
ートへの引き上げるのに時間を要するので、全体の書き
込み時間が５ｍｓｅｃ程度かかる。そこで、不揮発性メ
モリでは、データ書き込み時書き込み中か書き込み終了
かをマイコンで判別させるために、書き込もうとするデ
ータを意図的に反転状態または非反転状態にして、出力
データラインを使ってマイコンに出力させるように構成
される。具体的に、書き込もうとするデータを不揮発性
メモリから意図的に反転して出力させ、全てアドレスへ
の書き込みが終了したら反転から非反転に戻して出力さ
せ、マイコンで非反転して得られたデータと書き込まれ
るべきデータとの一致をとって、書き込み終了の認識を
行う。よって、不揮発性メモリは、反転動作や非反転動
作を一切行わないでデータを読み出すＲＡＭと出力形態
が異なる。このような理由により、１チップマイコン４
の動作を５ｍｓｅｃだけ停止させ、データの出力をあた
かも５ｍｓｅｃの期間継続させることにより、ＲＡＭ２
をあたかも不揮発性メモリのように見なすことが可能に
なる。

【００１６】５ｍｓｅｃ経過後、１チップマイコン４の
待機状態が終了すると、例えば開発支援ツール１４は１
チップマイコン４に動作クロックを供給し、１チップマ
イコン４を再動作させる（Ｓ１０）。１チップマイコン
４の動作が再開されると、１チップマイコン４はＲＡＭ
１３に書き込まれたプログラムに基づき、１チップマイ
コン４の動作制御が続行される。

【００１７】このように、ＲＡＭ１３にデータを書き込
んでから、１チップマイコンを強制的に動作停止させ、
その動作停止を例えば５ｍｓｅｃの時間だけ行わせるこ
とにより、ＲＡＭ１３をあたかも不揮発性メモリを使用
しているように見せることができる。また、図１の１チ
ップマイコン４では、ＲＡＭ１３のデータ書き込みはプ
ログラムの訂正に等により書き換えが必要なデータだけ
に対して行わせることができる。その為、データ書き換
えを効率よく行うことができる。

【００１８】

【発明の効果】本発明によれば、ＲＡＭのデータ書き換
え時、ＲＡＭの特定領域にデータを書き込んだとき、意
図的にマイクロコンピュータを待機状態にさせるので、
あたかも不揮発性メモリーを用いたのと同一の動作を行
うことができ、ＲＡＭ等の既存の回路を用いてマイクロ
コンピュータのプログラムの評価を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】図１の動作を説明するためのフローチャートで
ある。

【図３】従来例を示すブロック図である。

【図４】スプリットゲート型フラッシュメモリの断面図
である。

【図５】バッファ回路１２とＲＡＭ１３との対応関係を
示す図である。

【符号の説明】

４ １チップマイクロコンピュータ ５ バス ８ インストラクションレジスタ ９ インストラクションデコーダ １０ プログラムカウンタ １２ バッファ回路 １３ ＲＡＭ １４ 開発支援ツール １６ フラグレジスタ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/22 340

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 内蔵化される不揮発性メモリーが外され
   た状態にあるマイクロコンピュータと、前記マイクロコ
   ンピュータの出力データを一時格納するバッファ回路
   と、前記不揮発性メモリーに記憶される予定の動作プロ
   グラムが記憶されたＲＡＭと、前記マイクロコンピュー
   タ、前記バッファ回路及び前記ＲＡＭの動作を制御する
   制御回路とを備える評価装置において、 さらに、前記バッファ回路に格納されるデータの所定単
   位ごとに対応して、前記ＲＡＭに書き込むか否かを示す
   状態が保持されるレジスタと、を備え、 前記制御回路は、 前記出力データを前記マイクロコンピュータから前記バ
   ッファ回路に格納させる手段と、 前記レジスタの状態に応じて、前記バッファ回路に格納
   された前記出力データを前記ＲＡＭに記憶させるととも
   に、前記マイクロコンピュータの動作を一時停止させる
   手段と、 所定時間経過後、一時停止した前記マイクロコンピュー
   タを再動作させる手段とを備え、前記ＲＡＭの特性を擬
   似的に不揮発性メモリに近似することを特徴とするマイ
   クロコンピュータの評価装置。
2. 【請求項２】 前記制御回路は、前記レジスタ中に前記
   ＲＡＭに書き込むことを示す状態が書き込まれた場合、
   前記バッファ回路中のデータを前記記憶回路に書き込ま
   せることを特徴とする請求項１記載のマイクロコンピュ
   ータの評価装置。