JP3459553B2 - マイクロコンピュータの評価装置 - Google Patents
マイクロコンピュータの評価装置Info
- Publication number
- JP3459553B2 JP3459553B2 JP34912897A JP34912897A JP3459553B2 JP 3459553 B2 JP3459553 B2 JP 3459553B2 JP 34912897 A JP34912897 A JP 34912897A JP 34912897 A JP34912897 A JP 34912897A JP 3459553 B2 JP3459553 B2 JP 3459553B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- ram
- volatile memory
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリー
を内蔵した１チップマイクロコンピュータ（以下、１チ
ップマイコンという）を評価するマイクロコンピュータ
の評価装置に関する。
を内蔵した１チップマイクロコンピュータ（以下、１チ
ップマイコンという）を評価するマイクロコンピュータ
の評価装置に関する。
【０００２】
【従来の技術】一般に、１チップマイコンには、該１チ
ップマイコンの動作を制御するためのプログラムデータ
が記憶されたＲＯＭが内蔵される。ＲＯＭとしては一般
にはマスクＲＯＭが使用され、プログラムデータに応じ
た情報でメモリセルを焼き付けている。量産用１チップ
マイコンにおいてはマスクＲＯＭが内蔵されるが、マス
クＲＯＭではプログラムの書き換えが不可能となり、誤
りのないプログラムデータを書き込むことが必要にな
る。そこで、量産用１チップマイコンを製造する前に、
量産用１チップマイコンと略同一機能を有する評価用１
チップマイコンを用いて、プログラムデータに誤りがな
いかチェックしていた。誤りがない場合には、前記プロ
グラムデータを量産用１チップマイコンのマスクＲＯＭ
に焼き付けるようにしている。
ップマイコンの動作を制御するためのプログラムデータ
が記憶されたＲＯＭが内蔵される。ＲＯＭとしては一般
にはマスクＲＯＭが使用され、プログラムデータに応じ
た情報でメモリセルを焼き付けている。量産用１チップ
マイコンにおいてはマスクＲＯＭが内蔵されるが、マス
クＲＯＭではプログラムの書き換えが不可能となり、誤
りのないプログラムデータを書き込むことが必要にな
る。そこで、量産用１チップマイコンを製造する前に、
量産用１チップマイコンと略同一機能を有する評価用１
チップマイコンを用いて、プログラムデータに誤りがな
いかチェックしていた。誤りがない場合には、前記プロ
グラムデータを量産用１チップマイコンのマスクＲＯＭ
に焼き付けるようにしている。
【０００３】図３は、プログラム開発時プログラムデー
タを評価する評価装置であって、マスクＲＯＭに相当す
るメモリを有していない評価用１チップマイコン１と、
１チップマイコンの動作を制御するプログラムデータが
書き込まれるＲＡＭ２との間で、データのやりとりが行
われることによって、評価動作が実行される。図３にお
いて、ＲＡＭ２のプログラムデータに基づいて評価用１
チップマイコン１を動作を制御させ、前記動作に基づい
て出力される評価用１チップマイコン１の出力データに
誤りがないか見ることによって、プログラムデータを評
価する。出力データは評価回路３に入力され、評価用１
チップマイコン１の出力データが予定されるデータであ
れば、プログラムデータは正しいと判断し、出力データ
が予定されるデータでなければプログラムデータに誤り
があると判断する。プログラムデータに誤りがあれば、
その誤りがなくなるまで、ＲＡＭ２のプログラムデータ
を書き直して、書き直されたプログラムを実行して、さ
らに出力データを評価するという動作を繰り返す。
タを評価する評価装置であって、マスクＲＯＭに相当す
るメモリを有していない評価用１チップマイコン１と、
１チップマイコンの動作を制御するプログラムデータが
書き込まれるＲＡＭ２との間で、データのやりとりが行
われることによって、評価動作が実行される。図３にお
いて、ＲＡＭ２のプログラムデータに基づいて評価用１
チップマイコン１を動作を制御させ、前記動作に基づい
て出力される評価用１チップマイコン１の出力データに
誤りがないか見ることによって、プログラムデータを評
価する。出力データは評価回路３に入力され、評価用１
チップマイコン１の出力データが予定されるデータであ
れば、プログラムデータは正しいと判断し、出力データ
が予定されるデータでなければプログラムデータに誤り
があると判断する。プログラムデータに誤りがあれば、
その誤りがなくなるまで、ＲＡＭ２のプログラムデータ
を書き直して、書き直されたプログラムを実行して、さ
らに出力データを評価するという動作を繰り返す。
【０００４】ところで、最近の１チップマイコンにおい
て、マスクＲＯＭの代わりに電気的に一括消去可能な不
揮発性メモリーが使用されるようになってきている。不
揮発性メモリは電気的に一括消去及び書き換えが可能な
メモリーであり、１チップマイコンにおいてプログラム
メモリまたはデータメモリとして使用される。
て、マスクＲＯＭの代わりに電気的に一括消去可能な不
揮発性メモリーが使用されるようになってきている。不
揮発性メモリは電気的に一括消去及び書き換えが可能な
メモリーであり、１チップマイコンにおいてプログラム
メモリまたはデータメモリとして使用される。
【０００５】
【発明が解決しようとする課題】不揮発性メモリを有す
る１チップマイコン用のプログラムを開発するとき、マ
スクＲＯＭを用いるマイコンの場合と同様に、不揮発性
メモリを有さない評価用１チップマイコンに外部メモリ
（例えばＲＡＭ）を接続して、評価用１チップマイコン
の動作を制御するプログラムを評価する。しかしなが
ら、不揮発性メモリにおいて、データの書き込みはソー
ス−ドレイン間を通過する電子をフローティングゲート
に引き上げることによって行われるので、書き込みに時
間がかかる。さらに、このようなデータの書き込みは１
２８バイトのデータ毎に行われるため、書き込み時間が
外部メモリとなるＲＡＭの書き込み時間より長くなる。
る１チップマイコン用のプログラムを開発するとき、マ
スクＲＯＭを用いるマイコンの場合と同様に、不揮発性
メモリを有さない評価用１チップマイコンに外部メモリ
（例えばＲＡＭ）を接続して、評価用１チップマイコン
の動作を制御するプログラムを評価する。しかしなが
ら、不揮発性メモリにおいて、データの書き込みはソー
ス−ドレイン間を通過する電子をフローティングゲート
に引き上げることによって行われるので、書き込みに時
間がかかる。さらに、このようなデータの書き込みは１
２８バイトのデータ毎に行われるため、書き込み時間が
外部メモリとなるＲＡＭの書き込み時間より長くなる。
【０００６】また、不揮発性メモリでは、データ書き込
み時書き込み中か書き込み終了かをマイコンで判別させ
るために、書き込もうとするデータを意図的に反転状態
または非反転状態にして、出力データラインを使ってマ
イコンに出力させるように構成される。具体的に、書き
込もうとするデータを不揮発性メモリから意図的に反転
して出力させ、全てアドレスへの書き込みが終了したら
反転から非反転に戻して出力させ、マイコンで非反転し
て得られたデータと書き込まれるべきデータとの一致を
とって、書き込み終了の認識を行う。よって、不揮発性
メモリは、反転動作や非反転動作を一切行わないでデー
タを読み出すＲＡＭと出力形態が異なる。このように、
ＲＡＭと不揮発性メモリとの間にデータの書き込み時間
の相違や出力データの出力形態の相違により、図３のよ
うなマスクＲＯＭを内蔵する１チップマイコンの評価装
置を単に不揮発性メモリを内蔵する１チップマイコンに
適用しても、不揮発性メモリの実際の動作と異なる動作
が行われるため、プログラムを正確に評価することが困
難であった。
み時書き込み中か書き込み終了かをマイコンで判別させ
るために、書き込もうとするデータを意図的に反転状態
または非反転状態にして、出力データラインを使ってマ
イコンに出力させるように構成される。具体的に、書き
込もうとするデータを不揮発性メモリから意図的に反転
して出力させ、全てアドレスへの書き込みが終了したら
反転から非反転に戻して出力させ、マイコンで非反転し
て得られたデータと書き込まれるべきデータとの一致を
とって、書き込み終了の認識を行う。よって、不揮発性
メモリは、反転動作や非反転動作を一切行わないでデー
タを読み出すＲＡＭと出力形態が異なる。このように、
ＲＡＭと不揮発性メモリとの間にデータの書き込み時間
の相違や出力データの出力形態の相違により、図３のよ
うなマスクＲＯＭを内蔵する１チップマイコンの評価装
置を単に不揮発性メモリを内蔵する１チップマイコンに
適用しても、不揮発性メモリの実際の動作と異なる動作
が行われるため、プログラムを正確に評価することが困
難であった。
【０００７】
【課題を解決するための手段】本発明は、不揮発性メモ
リーが内蔵化される予定の評価用マイクロコンピュータ
の動作プログラムを評価する評価装置において、前記不
揮発性メモリーに書き込まれるべきプログラムが書き込
まれたＲＡＭと、前記ＲＡＭの特定領域がアドレッシン
グされたことを検出する検出回路と、該検出回路の検出
信号に応じて、所定幅のパルス信号を発生するタイマー
回路と、該パルス信号に応じて、アドレッシングされた
前記ＲＡＭの特定領域に書き込まれたデータを反転して
前記マイクロコンピュータに転送する反転回路とを備
え、反転されたデータにより書き込み中を確認すること
を特徴とする。
リーが内蔵化される予定の評価用マイクロコンピュータ
の動作プログラムを評価する評価装置において、前記不
揮発性メモリーに書き込まれるべきプログラムが書き込
まれたＲＡＭと、前記ＲＡＭの特定領域がアドレッシン
グされたことを検出する検出回路と、該検出回路の検出
信号に応じて、所定幅のパルス信号を発生するタイマー
回路と、該パルス信号に応じて、アドレッシングされた
前記ＲＡＭの特定領域に書き込まれたデータを反転して
前記マイクロコンピュータに転送する反転回路とを備
え、反転されたデータにより書き込み中を確認すること
を特徴とする。
【０００８】特に、前記ＲＡＭは、動作プログラムが書
き込まれる擬似的な不揮発性メモリー領域と、前記不揮
発性メモリーの動作プログラムの書き換えを実行する書
き換えプログラムを格納する擬似的なＲＯＭ領域とを有
することを特徴とする。また、前記特定領域は前記不揮
発性メモリー領域であることを特徴とする。さらに、前
記パルス信号の停止後にアドレッシングされた特定領域
の出力データは非反転され、非反転されたデータに基づ
きデータの書き込み終了が確認されることを特徴とす
る。
き込まれる擬似的な不揮発性メモリー領域と、前記不揮
発性メモリーの動作プログラムの書き換えを実行する書
き換えプログラムを格納する擬似的なＲＯＭ領域とを有
することを特徴とする。また、前記特定領域は前記不揮
発性メモリー領域であることを特徴とする。さらに、前
記パルス信号の停止後にアドレッシングされた特定領域
の出力データは非反転され、非反転されたデータに基づ
きデータの書き込み終了が確認されることを特徴とす
る。
【０００９】本発明によれば、不揮発性メモリーに書き
込まれる予定のプログラムが書き込まれたＲＡＭの特定
領域がアドレッシングされたことを検出すると、所定幅
のパルス信号がタイマー回路から発生する。パルス信号
に応じて、ＲＡＭの特定領域に書き換えられたデータを
所定時間だけ反転してマイクロコンピュータに転送す
る。
込まれる予定のプログラムが書き込まれたＲＡＭの特定
領域がアドレッシングされたことを検出すると、所定幅
のパルス信号がタイマー回路から発生する。パルス信号
に応じて、ＲＡＭの特定領域に書き換えられたデータを
所定時間だけ反転してマイクロコンピュータに転送す
る。
【００１０】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、４は、内部データバス５と、内部データバス
５に接続されたデータテーブル６、内部ＲＡＭ７、イン
ストラクションレジスタ（ＩＲ）８、インストラクショ
ンデコーダ（ＩＤＥＣ）９、プログラムカウンタ（Ｐ
Ｃ）１０及び検出回路１１とから成る評価用１チップマ
イコン、１２は擬似的にＲＯＭ領域及び不揮発性メモリ
ー領域と見なすメモリ領域を有するＲＡＭ、１３はＰＣ
１０から出力するアドレス信号により不揮発性メモリー
領域がアドレッシングされることを検出するデコーダ
ー、１４はデコーダー１３の出力と１チップマイコン４
のライトイネーブル信号ＷＥとが入力されるアンドゲー
ト、１５はアンドゲート１４の出力に応じて計数を開始
して、所定時間の計数期間のみ所定幅パルスを出力する
タイマー、１７は１チップマイコン４とＲＡＭ１２との
データ転送を行い、タイマー１５１６の出力に応じて反
転動作を行う反転機能を有するバッファ回路である。
図であり、４は、内部データバス５と、内部データバス
５に接続されたデータテーブル６、内部ＲＡＭ７、イン
ストラクションレジスタ（ＩＲ）８、インストラクショ
ンデコーダ（ＩＤＥＣ）９、プログラムカウンタ（Ｐ
Ｃ）１０及び検出回路１１とから成る評価用１チップマ
イコン、１２は擬似的にＲＯＭ領域及び不揮発性メモリ
ー領域と見なすメモリ領域を有するＲＡＭ、１３はＰＣ
１０から出力するアドレス信号により不揮発性メモリー
領域がアドレッシングされることを検出するデコーダ
ー、１４はデコーダー１３の出力と１チップマイコン４
のライトイネーブル信号ＷＥとが入力されるアンドゲー
ト、１５はアンドゲート１４の出力に応じて計数を開始
して、所定時間の計数期間のみ所定幅パルスを出力する
タイマー、１７は１チップマイコン４とＲＡＭ１２との
データ転送を行い、タイマー１５１６の出力に応じて反
転動作を行う反転機能を有するバッファ回路である。
【００１１】図１の動作説明を図２のフローチャートを
用いて説明する。まず、ＲＡＭ１２の不揮発性メモリー
領域に書き込まれたプログラムデータに基づき、１チッ
プマイコン４の動作が制御される。つまり、ＰＣ１０の
カウント値に基づきＰＣ１０からアドレス信号ａが出力
され、アドレス信号ａに応じてＲＡＭ１２の不揮発性メ
モリー領域がアドレッシングされる。アドレッシングさ
れたアドレスに書き込まれたＲＡＭ１２のプログラムデ
ータがデータバス１８を介して１チップマイコン４のＩ
Ｒ８に一旦格納される。ＩＲ８のプログラムデータはＩ
ＤＥＣ９に転送され、所定の命令にデコードされる。所
定命令により各種動作が制御され、さらにＰＣ１０のカ
ウント値が更新され、ＲＡＭ１２中の次のアドレスがア
ドレッシングされる。各種動作の制御及びＰＣ１０のカ
ウント値の更新が繰り返されることにより、１チップマ
イコン４の動作が制御される（Ｓ１）。尚、後述される
割り込み信号ｂが入力されるまで、上記制御が行われる
（Ｓ２）。
用いて説明する。まず、ＲＡＭ１２の不揮発性メモリー
領域に書き込まれたプログラムデータに基づき、１チッ
プマイコン４の動作が制御される。つまり、ＰＣ１０の
カウント値に基づきＰＣ１０からアドレス信号ａが出力
され、アドレス信号ａに応じてＲＡＭ１２の不揮発性メ
モリー領域がアドレッシングされる。アドレッシングさ
れたアドレスに書き込まれたＲＡＭ１２のプログラムデ
ータがデータバス１８を介して１チップマイコン４のＩ
Ｒ８に一旦格納される。ＩＲ８のプログラムデータはＩ
ＤＥＣ９に転送され、所定の命令にデコードされる。所
定命令により各種動作が制御され、さらにＰＣ１０のカ
ウント値が更新され、ＲＡＭ１２中の次のアドレスがア
ドレッシングされる。各種動作の制御及びＰＣ１０のカ
ウント値の更新が繰り返されることにより、１チップマ
イコン４の動作が制御される（Ｓ１）。尚、後述される
割り込み信号ｂが入力されるまで、上記制御が行われる
（Ｓ２）。
【００１２】ここで、割り込み信号ｂが１チップマイコ
ン４に入力されると、ＰＣ１０が初期化され、カウント
値が変更される。その結果、アドレス信号ａに応じて、
ＲＡＭ１２のＲＯＭ領域の「０００００Ｈ」のアドレス
にジャンプされ、ＲＯＭ領域のプグラムデータに基づき
１チップマイコン４の動作が制御される。ＲＯＭ領域の
プログラムデータは不揮発性メモリ領域内のデータを書
き換えるためのプログラムである。このプログラム中で
も、上記のようにＩＲ８に格納されたデータがＩＤＥＣ
９でデコードされ、各種命令により制御が行われる（Ｓ
３）。
ン４に入力されると、ＰＣ１０が初期化され、カウント
値が変更される。その結果、アドレス信号ａに応じて、
ＲＡＭ１２のＲＯＭ領域の「０００００Ｈ」のアドレス
にジャンプされ、ＲＯＭ領域のプグラムデータに基づき
１チップマイコン４の動作が制御される。ＲＯＭ領域の
プログラムデータは不揮発性メモリ領域内のデータを書
き換えるためのプログラムである。このプログラム中で
も、上記のようにＩＲ８に格納されたデータがＩＤＥＣ
９でデコードされ、各種命令により制御が行われる（Ｓ
３）。
【００１３】まず、ＲＯＭ領域のプログラムに基づき、
テーブル６に格納された複数のテーブルデータのうち１
つが読み出される。例えば、データＢが読み出されたと
すると、テーブルデータＢは内部バス５及び入出力回路
（図示せず）、さらに８ビットのデータバス１８を介し
て、バッファ回路１７に入力される。バッファ回路１７
は非反転動作しているので、データＢは反転されずその
ままのレベルでデータバス１８’を介してＲＡＭ１２の
不揮発性メモリ領域の指定アドレスに書き込まれる。よ
って、前記所定アドレスのデータはデータＢに書き換え
られる。このような書き換えは１つアドレスが指定され
るごとにデータが転送されて行われ、書き換えは１ペー
ジ（＝１２８バイト）単位で行われる。尚、テーブルデ
ータＢのＲＡＭ１２への転送の際、１チップマイコンか
ら「Ｈ」のライトイネーブル（ＷＥ）信号が出力され、
ＲＡＭ１２は書き込みの可能な状態になっている（Ｓ
４）。
テーブル６に格納された複数のテーブルデータのうち１
つが読み出される。例えば、データＢが読み出されたと
すると、テーブルデータＢは内部バス５及び入出力回路
（図示せず）、さらに８ビットのデータバス１８を介し
て、バッファ回路１７に入力される。バッファ回路１７
は非反転動作しているので、データＢは反転されずその
ままのレベルでデータバス１８’を介してＲＡＭ１２の
不揮発性メモリ領域の指定アドレスに書き込まれる。よ
って、前記所定アドレスのデータはデータＢに書き換え
られる。このような書き換えは１つアドレスが指定され
るごとにデータが転送されて行われ、書き換えは１ペー
ジ（＝１２８バイト）単位で行われる。尚、テーブルデ
ータＢのＲＡＭ１２への転送の際、１チップマイコンか
ら「Ｈ」のライトイネーブル（ＷＥ）信号が出力され、
ＲＡＭ１２は書き込みの可能な状態になっている（Ｓ
４）。
【００１４】次に、プログラムカウンタ１０のアドレッ
シング信号が更新され、書き換えプログラムによる制御
が進むと、ステップＳ４でＲＡＭ１２の不揮発性領域に
書き込まれたテーブルデータＢを読み出す。ＩＤＥＣ９
の命令の基づき、テーブルデータＢが記憶される所定ア
ドレスをアドレッシング信号ａによりアドレッシングす
る。読み出されたテーブルデータＢはデータバス１８’
を介してバッファ回路１７に入力される（Ｓ５）。
シング信号が更新され、書き換えプログラムによる制御
が進むと、ステップＳ４でＲＡＭ１２の不揮発性領域に
書き込まれたテーブルデータＢを読み出す。ＩＤＥＣ９
の命令の基づき、テーブルデータＢが記憶される所定ア
ドレスをアドレッシング信号ａによりアドレッシングす
る。読み出されたテーブルデータＢはデータバス１８’
を介してバッファ回路１７に入力される（Ｓ５）。
【００１５】これと同時に、アドレッシング信号ａはデ
コーダ１３でデコードされ、デコーダ１３はアドレッシ
ング信号ａがＲＡＭ１２の不揮発性メモリー領域を指す
場合に「Ｈ」を出力する。このとき、ＲＡＭ１２の書き
込み状態において書き込みデータを読み出そうとしてい
るためＷＥ信号は「Ｈ」のままであり、その結果デコー
ダ１３の出力信号はアンドゲート１４を通過し、タイマ
ー１５に入力される。デコーダ１３の出力に基づきタイ
マー１５は計数を開始し、タイマー１５は回数開始から
計数終了まで例えば５ｍｓｅｃに相当するパルス幅のパ
ルス信号を出力する。パルス信号はバッファ回路１７に
入力され、バッファ回路１７はパルス幅に応じて５ｍｓ
ｅｃの間反転動作を行う。尚、バッファ回路１７は前記
パルス信号が印加されない状態では非反転動作を行う。
ＲＡＭ１２から読み出されたデータはバッファ回路１７
で反転された後、１チップマイコン４の検出回路１１に
入力される。５ｍｓｅｃの間、ＲＡＭ１２からのテーブ
ルデータＢは反転されたまま、検出回路１１に入力され
続けられる。５ｍｓｅｃが経過すると、バッファ回路１
７の反転動作は停止し、検出回路１１に入力されていた
テーブルデータＢは非反転状態に戻されて、このような
非反転状態に戻ったことによって検出回路１１はＲＡＭ
の不揮発性メモリー領域にテーブルデータが書き込まれ
たことを認識する（Ｓ６）。
コーダ１３でデコードされ、デコーダ１３はアドレッシ
ング信号ａがＲＡＭ１２の不揮発性メモリー領域を指す
場合に「Ｈ」を出力する。このとき、ＲＡＭ１２の書き
込み状態において書き込みデータを読み出そうとしてい
るためＷＥ信号は「Ｈ」のままであり、その結果デコー
ダ１３の出力信号はアンドゲート１４を通過し、タイマ
ー１５に入力される。デコーダ１３の出力に基づきタイ
マー１５は計数を開始し、タイマー１５は回数開始から
計数終了まで例えば５ｍｓｅｃに相当するパルス幅のパ
ルス信号を出力する。パルス信号はバッファ回路１７に
入力され、バッファ回路１７はパルス幅に応じて５ｍｓ
ｅｃの間反転動作を行う。尚、バッファ回路１７は前記
パルス信号が印加されない状態では非反転動作を行う。
ＲＡＭ１２から読み出されたデータはバッファ回路１７
で反転された後、１チップマイコン４の検出回路１１に
入力される。５ｍｓｅｃの間、ＲＡＭ１２からのテーブ
ルデータＢは反転されたまま、検出回路１１に入力され
続けられる。５ｍｓｅｃが経過すると、バッファ回路１
７の反転動作は停止し、検出回路１１に入力されていた
テーブルデータＢは非反転状態に戻されて、このような
非反転状態に戻ったことによって検出回路１１はＲＡＭ
の不揮発性メモリー領域にテーブルデータが書き込まれ
たことを認識する（Ｓ６）。
【００１６】即ち、データを反転してマイコン４に入力
させることにより、実際に不揮発性メモリーを使用した
ときと同様に書き込み中であるかのようにマイコン４に
認識させ、続いて不揮発性メモリの書き込み時間に相当
する期間の経過後データを非反転させることにより、実
際に不揮発性メモリー使用時の書き込み終了したかのよ
うに確認させている。このような動作を行うことによ
り、ＲＡＭ１２を用いても不揮発性メモリーを備えるマ
イコンとして評価することがが可能になる。
させることにより、実際に不揮発性メモリーを使用した
ときと同様に書き込み中であるかのようにマイコン４に
認識させ、続いて不揮発性メモリの書き込み時間に相当
する期間の経過後データを非反転させることにより、実
際に不揮発性メモリー使用時の書き込み終了したかのよ
うに確認させている。このような動作を行うことによ
り、ＲＡＭ１２を用いても不揮発性メモリーを備えるマ
イコンとして評価することがが可能になる。
【００１７】書き込みが確認された後、ＲＡＭ１２のＲ
ＯＭ領域の書き換えプログラムから不揮発性メモリー領
域のプログラムにジャンプする。ジャンプするときに
は、割り込み信号ｂが入力される直前のプログラムに戻
る。そして、１チップマイコン４は不揮発性メモリー領
域のプログラムによって動作が制御される。
ＯＭ領域の書き換えプログラムから不揮発性メモリー領
域のプログラムにジャンプする。ジャンプするときに
は、割り込み信号ｂが入力される直前のプログラムに戻
る。そして、１チップマイコン４は不揮発性メモリー領
域のプログラムによって動作が制御される。
【００１８】
【発明の効果】本発明によれば、ＲＡＭのデータ書き換
え時、ＲＡＭの特定領域のデータを所定時間だけ反転し
て転送するので、あたかも不揮発性メモリーを用いたの
と同一の動作を行うことができ、ＲＡＭ等の既存の回路
を用いてマイクロコンピュータのプログラムの評価を行
うことができる。
え時、ＲＡＭの特定領域のデータを所定時間だけ反転し
て転送するので、あたかも不揮発性メモリーを用いたの
と同一の動作を行うことができ、ＲＡＭ等の既存の回路
を用いてマイクロコンピュータのプログラムの評価を行
うことができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１の動作を説明するためのフローチャートで
ある。
ある。
【図３】従来例を示すブロック図である。
４ １チップマイクロコンピュータ
５ バス
６ データテーブル
７ ＲＡＭ
８ インストラクションレジスタ
９ インストラクションデコーダ
１０ プログラムカウンタ
１１ 検出回路
１２ 不揮発性メモリ
１３ デコーダ
１５ タイマー
１７ バッファ回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 11/22 - 11/26
G06F 11/28 - 11/34
ＪＳＴファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】 不揮発性メモリーが内蔵化される予定の
評価用マイクロコンピュータの動作プログラムを評価す
る評価装置において、 前記不揮発性メモリーに書き込まれるべきプログラムが
書き込まれたＲＡＭと、 前記ＲＡＭの特定領域がアドレッシングされたことを検
出する検出回路と、 該検出回路の検出信号に応じて、所定幅のパルス信号を
発生するタイマー回路と、 該パルス信号に応じて、アドレッシングされた前記ＲＡ
Ｍの特定領域に書き込まれたデータを反転して前記マイ
クロコンピュータに転送する反転回路とを備え、前記ＲＡＭは、動作プログラムが書き込まれる擬似的な
不揮発性メモリー領域と、前記不揮発性メモリーの動作
プログラムの書き換えを実行する書き換えプログラムを
格納する擬似的なＲＯＭ領域とを有し、 反転されたデータにより書き込み中を確認することを特
徴とするマイクロコンピュータの評価装置。 - 【請求項２】 前記特定領域は前記不揮発性メモリー領
域であることを特徴とする請求項１記載のマイクロコン
ピュータの評価装置。 - 【請求項３】 前記パルス信号の停止後にアドレッシン
グされた特定領域の出力データは非反転され、非反転さ
れたデータに基づきデータの書き込み終了が確認される
ことを特徴とする請求項１記載のマイクロコンピュータ
の評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34912897A JP3459553B2 (ja) | 1997-12-18 | 1997-12-18 | マイクロコンピュータの評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34912897A JP3459553B2 (ja) | 1997-12-18 | 1997-12-18 | マイクロコンピュータの評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11184725A JPH11184725A (ja) | 1999-07-09 |
| JP3459553B2 true JP3459553B2 (ja) | 2003-10-20 |
Family
ID=18401691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34912897A Expired - Fee Related JP3459553B2 (ja) | 1997-12-18 | 1997-12-18 | マイクロコンピュータの評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3459553B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080306723A1 (en) * | 2007-06-08 | 2008-12-11 | Luca De Ambroggi | Emulated Combination Memory Device |
-
1997
- 1997-12-18 JP JP34912897A patent/JP3459553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11184725A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100492714B1 (ko) | 마이크로 컴퓨터 | |
| JP4136359B2 (ja) | マイクロコンピュータ | |
| US7096351B2 (en) | Single-chip microcomputer and boot region switching method thereof | |
| EP0370529A2 (en) | Microcomputer having EEPROM | |
| US6738894B1 (en) | Data processor | |
| JP3459553B2 (ja) | マイクロコンピュータの評価装置 | |
| US20050188148A1 (en) | Data access controlling method in flash memory and data access controlling program | |
| JPH08110937A (ja) | 携帯可能なデータ担体 | |
| JP2888720B2 (ja) | エンジン制御装置 | |
| JPH048838B2 (ja) | ||
| JPS62131354A (ja) | Ｉｃカ−ドに於ける情報書き込み制御方法 | |
| JP3281858B2 (ja) | マイクロコンピュータの評価装置 | |
| EP0582991B1 (en) | Data processing apparatus having a flash memory built-in which is rewritable by use of external device | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JP2003131951A (ja) | 不揮発性メモリの制御回路 | |
| JP3133710B2 (ja) | マイクロコンピュータの評価装置 | |
| JP4236539B2 (ja) | 不揮発性メモリ装置 | |
| EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JP4848126B2 (ja) | マイクロコンピュータ、マイクロコンピュータにおける不揮発性メモリのデータ保護方法 | |
| KR100504064B1 (ko) | 마이크로컴퓨터 | |
| JP2004021421A (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
| JP3477090B2 (ja) | エンジン制御装置 | |
| JP4324149B2 (ja) | エミュレータ及びそれを用いた開発支援システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |