JP3133710B2 - マイクロコンピュータの評価装置 - Google Patents
マイクロコンピュータの評価装置Info
- Publication number
- JP3133710B2 JP3133710B2 JP25359097A JP25359097A JP3133710B2 JP 3133710 B2 JP3133710 B2 JP 3133710B2 JP 25359097 A JP25359097 A JP 25359097A JP 25359097 A JP25359097 A JP 25359097A JP 3133710 B2 JP3133710 B2 JP 3133710B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- microcomputer
- ram
- chip microcomputer
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリー
を内蔵した１チップマイクロコンピュータ（以下、１チ
ップマイコンという）を評価するマイクロコンピュータ
の評価装置に関する。
を内蔵した１チップマイクロコンピュータ（以下、１チ
ップマイコンという）を評価するマイクロコンピュータ
の評価装置に関する。
【０００２】
【従来の技術】一般に、１チップマイコンには、該１チ
ップマイコンの動作を制御するためのプログラムデータ
が記憶されたＲＯＭが内蔵される。ＲＯＭとしては一般
にはマスクＲＯＭが使用され、プログラムデータに応じ
た情報でメモリセルを焼き付けられている。量産用１チ
ップマイコンにおいてはマスクＲＯＭが内蔵されるが、
マスクＲＯＭではプログラムの書き換えが不可能とな
り、誤りのないプログラムデータを書き込むことが必要
になる。そこで、量産用１チップマイコンを製造する前
に、量産用１チップマイコンと略同一機能を有する評価
用１チップマイコンを用いて、プログラムデータに誤り
がないかチェックしていた。誤りがない場合には、前記
プログラムデータを量産用１チップマイコンのマスクＲ
ＯＭに焼き付けるようにしている。
ップマイコンの動作を制御するためのプログラムデータ
が記憶されたＲＯＭが内蔵される。ＲＯＭとしては一般
にはマスクＲＯＭが使用され、プログラムデータに応じ
た情報でメモリセルを焼き付けられている。量産用１チ
ップマイコンにおいてはマスクＲＯＭが内蔵されるが、
マスクＲＯＭではプログラムの書き換えが不可能とな
り、誤りのないプログラムデータを書き込むことが必要
になる。そこで、量産用１チップマイコンを製造する前
に、量産用１チップマイコンと略同一機能を有する評価
用１チップマイコンを用いて、プログラムデータに誤り
がないかチェックしていた。誤りがない場合には、前記
プログラムデータを量産用１チップマイコンのマスクＲ
ＯＭに焼き付けるようにしている。
【０００３】図３は、プログラム開発時プログラムデー
タを評価する評価する評価装置であって、マスクＲＯＭ
に相当するメモリを有していない評価用１チップマイコ
ン１と、１チップマイコンの動作を制御するプログラム
データが書き込まれるＲＡＭ２との間で、データのやり
とりが行われることによって、評価動作が実行される。
図３において、ＲＡＭ２のプログラムデータに基づいて
評価用１チップマイコン１を動作を制御させ、前記動作
に基づいて出力される評価用１チップマイコン１の出力
データを見ることによって、プログラムデータを評価す
る。出力データは評価回路３に入力され、評価用１チッ
プマイコン１の出力データが予定されるデータであれ
ば、プログラムデータは正しいと判断し、出力データが
予定されるデータでなければプログラムデータに誤りが
あると判断する。プログラムデータに誤りがあれば、そ
の誤りがなくなるまで、ＲＡＭ２のプログラムデータを
書き直して、書き直されたプログラムを実行して、さら
に出力データを評価するという動作を繰り返す。
タを評価する評価する評価装置であって、マスクＲＯＭ
に相当するメモリを有していない評価用１チップマイコ
ン１と、１チップマイコンの動作を制御するプログラム
データが書き込まれるＲＡＭ２との間で、データのやり
とりが行われることによって、評価動作が実行される。
図３において、ＲＡＭ２のプログラムデータに基づいて
評価用１チップマイコン１を動作を制御させ、前記動作
に基づいて出力される評価用１チップマイコン１の出力
データを見ることによって、プログラムデータを評価す
る。出力データは評価回路３に入力され、評価用１チッ
プマイコン１の出力データが予定されるデータであれ
ば、プログラムデータは正しいと判断し、出力データが
予定されるデータでなければプログラムデータに誤りが
あると判断する。プログラムデータに誤りがあれば、そ
の誤りがなくなるまで、ＲＡＭ２のプログラムデータを
書き直して、書き直されたプログラムを実行して、さら
に出力データを評価するという動作を繰り返す。
【０００４】ところで、最近の１チップマイコンにおい
て、マスクＲＯＭの代わりに不揮発性メモリーが使用さ
れるようになってきている。不揮発性メモリは電気的に
一括消去及び書き換えが可能なメモリーであり、１チッ
プマイコンにおいてプログラムメモリまたはデータメモ
リとして使用される。
て、マスクＲＯＭの代わりに不揮発性メモリーが使用さ
れるようになってきている。不揮発性メモリは電気的に
一括消去及び書き換えが可能なメモリーであり、１チッ
プマイコンにおいてプログラムメモリまたはデータメモ
リとして使用される。
【０００５】
【発明が解決しようとする課題】不揮発性メモリを有す
る１チップマイコン用のプログラムを開発するとき、マ
スクＲＯＭと同様に、不揮発性メモリを有さない評価用
１チップマイコンに外部メモリ（例えばＲＡＭ）を接続
して、評価用１チップマイコンの動作を制御するプログ
ラムを評価する。しかしながら、不揮発性メモリにおい
て、従来から良く知られるようにデータの書き込みはソ
ース−ドレイン間を通過する電子をフローティングゲー
トに引き上げることによって行われるので、書き込みに
時間がかかる。データの書き込みは１２８バイトのデー
タ毎に行われるため、書き込み時間がさらに長くなる
（約５ｍｓｅｃ）。書き込みが終了するまではデータを
読み出すことができないので、書き込みを開始してから
読み出しを行うまで、ＲＡＭの書き込み時間より長くな
る。このように、ＲＡＭと不揮発性メモリとの間にはデ
ータの書き込み時間の相違があるので、図３のようなマ
スクＲＯＭを内蔵する１チップマイコンの評価装置を単
に不揮発性メモリを内蔵する１チップマイコンに適用し
ても、不揮発性メモリの実際の動作と異なる動作が行わ
れるため、プログラムを評価することが困難であった。
る１チップマイコン用のプログラムを開発するとき、マ
スクＲＯＭと同様に、不揮発性メモリを有さない評価用
１チップマイコンに外部メモリ（例えばＲＡＭ）を接続
して、評価用１チップマイコンの動作を制御するプログ
ラムを評価する。しかしながら、不揮発性メモリにおい
て、従来から良く知られるようにデータの書き込みはソ
ース−ドレイン間を通過する電子をフローティングゲー
トに引き上げることによって行われるので、書き込みに
時間がかかる。データの書き込みは１２８バイトのデー
タ毎に行われるため、書き込み時間がさらに長くなる
（約５ｍｓｅｃ）。書き込みが終了するまではデータを
読み出すことができないので、書き込みを開始してから
読み出しを行うまで、ＲＡＭの書き込み時間より長くな
る。このように、ＲＡＭと不揮発性メモリとの間にはデ
ータの書き込み時間の相違があるので、図３のようなマ
スクＲＯＭを内蔵する１チップマイコンの評価装置を単
に不揮発性メモリを内蔵する１チップマイコンに適用し
ても、不揮発性メモリの実際の動作と異なる動作が行わ
れるため、プログラムを評価することが困難であった。
【０００６】
【課題を解決するための手段】本発明は、不揮発性メモ
リーが内蔵される予定の評価用マイクロコンピュータ
と、前記マイクロコンピュータの出力データを一時格納
するバッファ回路と、前記不揮発性メモリーに記憶され
る予定の動作プログラムが記憶されたＲＡＭと、前記マ
イクロコンピュータ、前記バッファ回路及び前記ＲＡＭ
の動作を制御する制御回路とを備える評価装置におい
て、前記制御回路は、前記出力データを前記マイクロコ
ンピュータから前記バッファ回路に格納させる手段と、
前記バッファ回路に格納された前記出力データを前記Ｒ
ＡＭに記憶させるとともに、前記マイクロコンピュータ
の動作を一時停止させる手段と、所定時間経過後、一時
停止した前記マイクロコンピュータを再動作させる手段
とを備えることを特徴とする。
リーが内蔵される予定の評価用マイクロコンピュータ
と、前記マイクロコンピュータの出力データを一時格納
するバッファ回路と、前記不揮発性メモリーに記憶され
る予定の動作プログラムが記憶されたＲＡＭと、前記マ
イクロコンピュータ、前記バッファ回路及び前記ＲＡＭ
の動作を制御する制御回路とを備える評価装置におい
て、前記制御回路は、前記出力データを前記マイクロコ
ンピュータから前記バッファ回路に格納させる手段と、
前記バッファ回路に格納された前記出力データを前記Ｒ
ＡＭに記憶させるとともに、前記マイクロコンピュータ
の動作を一時停止させる手段と、所定時間経過後、一時
停止した前記マイクロコンピュータを再動作させる手段
とを備えることを特徴とする。
【０００７】本発明によれば、制御回路は、マイクロコ
ンピュータの出力データをバッファ回路に記憶させ、バ
ッファ回路の出力データをＲＡＭに書き込み、データの
書き換えを行う。その際、マイクロコンピュータを一時
停止させ、所定時間経過後再動作させる。よって、マイ
クロコンピュータの動作を一時停止させることにより、
ＲＡＭにおけるデータの書き換えが所定時間かかったよ
うに見せることができ、ＲＡＭをあたかも不揮発性メモ
リーに見せることができる。
ンピュータの出力データをバッファ回路に記憶させ、バ
ッファ回路の出力データをＲＡＭに書き込み、データの
書き換えを行う。その際、マイクロコンピュータを一時
停止させ、所定時間経過後再動作させる。よって、マイ
クロコンピュータの動作を一時停止させることにより、
ＲＡＭにおけるデータの書き換えが所定時間かかったよ
うに見せることができ、ＲＡＭをあたかも不揮発性メモ
リーに見せることができる。
【０００８】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、４は、内部データバス５と、内部データバス
５に接続されたデータテーブル６、内部ＲＡＭ７、イン
ストラクションレジスタ（ＩＲ）８、インストラクショ
ンデコーダ（ＩＤＥＣ）９、プログラムカウンタ（Ｐ
Ｃ）１０とから成る評価用１チップマイコン、１２は１
チップマイコン４からのデータが一時格納されるバッフ
ァ回路、１３は動作プログラムが記憶されるエバリュエ
ーション用のＲＡＭ、１４は１チップマイコン４、バッ
ファ回路１２及びＲＡＭ１３の動作を制御する開発支援
用ツールである。
図であり、４は、内部データバス５と、内部データバス
５に接続されたデータテーブル６、内部ＲＡＭ７、イン
ストラクションレジスタ（ＩＲ）８、インストラクショ
ンデコーダ（ＩＤＥＣ）９、プログラムカウンタ（Ｐ
Ｃ）１０とから成る評価用１チップマイコン、１２は１
チップマイコン４からのデータが一時格納されるバッフ
ァ回路、１３は動作プログラムが記憶されるエバリュエ
ーション用のＲＡＭ、１４は１チップマイコン４、バッ
ファ回路１２及びＲＡＭ１３の動作を制御する開発支援
用ツールである。
【０００９】図１の動作説明を図２のフローチャートを
用いて説明する。まず、ＲＡＭ１３において実際には不
揮発性メモリに書き込まれるべきプログラムが書き込ま
れた領域（以下、不揮発性メモリー領域という）に書き
込まれたプログラムデータに基づき、１チップマイコン
４の動作が制御される。つまり、ＰＣ１０のカウント値
に基づきＰＣ１０からアドレス信号ａが出力され、アド
レス信号ａに応じてＲＡＭ１３の不揮発性メモリー領域
がアドレッシングされる。アドレッシングされたアドレ
スに書き込まれたＲＡＭ１３のプログラムデータがデー
タバス１８を介して１チップマイコン４のＩＲ８に一旦
格納される。ＩＲ８のプログラムデータはＩＤＥＣ９に
転送され、所定の命令にデコードされる。所定命令によ
り各種動作が制御され、さらにＰＣ１０のカウント値が
更新され、ＲＡＭ４中の次のアドレスがアドレッシング
される。各種動作の制御及びＰＣ１０のカウント値の更
新が繰り返されることにより、１チップマイコン４の動
作が制御される（Ｓ１）。
用いて説明する。まず、ＲＡＭ１３において実際には不
揮発性メモリに書き込まれるべきプログラムが書き込ま
れた領域（以下、不揮発性メモリー領域という）に書き
込まれたプログラムデータに基づき、１チップマイコン
４の動作が制御される。つまり、ＰＣ１０のカウント値
に基づきＰＣ１０からアドレス信号ａが出力され、アド
レス信号ａに応じてＲＡＭ１３の不揮発性メモリー領域
がアドレッシングされる。アドレッシングされたアドレ
スに書き込まれたＲＡＭ１３のプログラムデータがデー
タバス１８を介して１チップマイコン４のＩＲ８に一旦
格納される。ＩＲ８のプログラムデータはＩＤＥＣ９に
転送され、所定の命令にデコードされる。所定命令によ
り各種動作が制御され、さらにＰＣ１０のカウント値が
更新され、ＲＡＭ４中の次のアドレスがアドレッシング
される。各種動作の制御及びＰＣ１０のカウント値の更
新が繰り返されることにより、１チップマイコン４の動
作が制御される（Ｓ１）。
【００１０】ＲＡＭ１３のプログラム中において、ＩＤ
ＥＣ９で１チップマイコン４からＲＡＭ１３へのデータ
書き込み命令がデコードされると、その命令はバス１５
を介して開発支援ツール１４に出力される（Ｓ２）。書
き込み命令を受けると、１チップマイコン４は、データ
テーブル６に記憶されるデータＢをバッファ回路１２に
転送する。データＢは例えば１ページ（＝１２８バイ
ト）分を有し、バッファ回路１２は少なくとも１ページ
分のデータが格納できる容量を備えている（Ｓ３）。
尚、バッファ回路１２は、テーブルデータを１バイトご
とに順次格納するもので、１２８バイト分格納したら１
２８バイト分のデータをまとめてＲＡＭ１３へ転送する
ページバッファの役目を有する。実際の不揮発性メモリ
内蔵の１チップマイコンにおいては、通常このようなペ
ージバッファが備えられている。
ＥＣ９で１チップマイコン４からＲＡＭ１３へのデータ
書き込み命令がデコードされると、その命令はバス１５
を介して開発支援ツール１４に出力される（Ｓ２）。書
き込み命令を受けると、１チップマイコン４は、データ
テーブル６に記憶されるデータＢをバッファ回路１２に
転送する。データＢは例えば１ページ（＝１２８バイ
ト）分を有し、バッファ回路１２は少なくとも１ページ
分のデータが格納できる容量を備えている（Ｓ３）。
尚、バッファ回路１２は、テーブルデータを１バイトご
とに順次格納するもので、１２８バイト分格納したら１
２８バイト分のデータをまとめてＲＡＭ１３へ転送する
ページバッファの役目を有する。実際の不揮発性メモリ
内蔵の１チップマイコンにおいては、通常このようなペ
ージバッファが備えられている。
【００１１】１チップマイコン４からの転送終了を示す
信号により、開発支援ツール１４は１ページ分のデータ
がバッファ回路１２に転送されたことを確認すると、開
発支援ツール１４は１チップマイコン４の動作を一時停
止させ、１チップマイコン４を待機状態にさせる。例え
ば、開発支援ツール１４は１チップマイコン４へ動作ク
ロックを供給しているので、この動作クロックの供給を
停止させることによって、１チップマイコン４の動作を
一時停止させる（Ｓ５）。
信号により、開発支援ツール１４は１ページ分のデータ
がバッファ回路１２に転送されたことを確認すると、開
発支援ツール１４は１チップマイコン４の動作を一時停
止させ、１チップマイコン４を待機状態にさせる。例え
ば、開発支援ツール１４は１チップマイコン４へ動作ク
ロックを供給しているので、この動作クロックの供給を
停止させることによって、１チップマイコン４の動作を
一時停止させる（Ｓ５）。
【００１２】その後、開発支援ツール１４はＲＡＭ１３
へのデータ書き込みを行わせる。書き込みは、開発支援
ツール１４がバッファ回路１２に格納されるデータを順
次送り出し、開発支援ツール１４によって指定されたア
ドレスに前記データが書き込まれることにより行われる
（Ｓ６）。尚、１ページ分のデータの書き込みの確認が
できなかった場合、１ページ分のデータの転送が確認さ
れるまで、１チップマイコン４からバッファ回路１２へ
のデータの転送が行われる。尚、ＲＡＭ１４にデータを
記憶させるので、ＲＡＭの特性により実際のデータの書
き込みは例えば１ｍｓｅｃ程度の短時間で行われる。
へのデータ書き込みを行わせる。書き込みは、開発支援
ツール１４がバッファ回路１２に格納されるデータを順
次送り出し、開発支援ツール１４によって指定されたア
ドレスに前記データが書き込まれることにより行われる
（Ｓ６）。尚、１ページ分のデータの書き込みの確認が
できなかった場合、１ページ分のデータの転送が確認さ
れるまで、１チップマイコン４からバッファ回路１２へ
のデータの転送が行われる。尚、ＲＡＭ１４にデータを
記憶させるので、ＲＡＭの特性により実際のデータの書
き込みは例えば１ｍｓｅｃ程度の短時間で行われる。
【００１３】その後、１チップマイコン４の待機状態を
５ｍｓｅｃの時間だけ続ける（Ｓ７）。実際の不揮発性
メモリのうち、図４の如きスプリットゲート型フラッシ
ュメモリでは、ドレイン電極Ｄを接地し、ソース電極Ｓ
に１２Ｖの高電圧を印加することにより、データ書き込
み時ドレインとソースとの間にチャンネルを形成し、ゲ
ート電極Ｇに２Ｖの電圧を印加して、チャンネルを通過
する電子をフローティングゲートに引き上げ、注入する
ことによってデータの書き込みが行われる。このとき、
所定電荷量の電子をフローティングゲートへの引き上げ
るのに時間を要するので、全体の書き込み時間が５ｍｓ
ｅｃ程度かかる。そこで、１チップマイコン４の動作を
５ｍｓｅｃだけ停止させることによって、ＲＡＭ２をあ
たかも不揮発性メモリのように見なすことが可能にな
る。
５ｍｓｅｃの時間だけ続ける（Ｓ７）。実際の不揮発性
メモリのうち、図４の如きスプリットゲート型フラッシ
ュメモリでは、ドレイン電極Ｄを接地し、ソース電極Ｓ
に１２Ｖの高電圧を印加することにより、データ書き込
み時ドレインとソースとの間にチャンネルを形成し、ゲ
ート電極Ｇに２Ｖの電圧を印加して、チャンネルを通過
する電子をフローティングゲートに引き上げ、注入する
ことによってデータの書き込みが行われる。このとき、
所定電荷量の電子をフローティングゲートへの引き上げ
るのに時間を要するので、全体の書き込み時間が５ｍｓ
ｅｃ程度かかる。そこで、１チップマイコン４の動作を
５ｍｓｅｃだけ停止させることによって、ＲＡＭ２をあ
たかも不揮発性メモリのように見なすことが可能にな
る。
【００１４】１チップマイコン４の待機状態が終了する
と、例えば開発支援ツール１４は１チップマイコン４に
動作クロックを供給し、１チップマイコン４を再動作さ
せる（Ｓ８）。１チップマイコン４の動作が再開される
と、１チップマイコン４はＲＡＭ１３に書き込まれたプ
ログラムに基づき、１チップマイコン４の動作制御が続
行される（Ｓ９）。
と、例えば開発支援ツール１４は１チップマイコン４に
動作クロックを供給し、１チップマイコン４を再動作さ
せる（Ｓ８）。１チップマイコン４の動作が再開される
と、１チップマイコン４はＲＡＭ１３に書き込まれたプ
ログラムに基づき、１チップマイコン４の動作制御が続
行される（Ｓ９）。
【００１５】このように、ＲＡＭ１３にデータを書き込
んでから、１チップマイコンを強制的に動作停止させ、
その動作停止を例えば５ｍｓｅｃの時間だけ行わせるこ
とにより、ＲＡＭ１３をあたかも不揮発性メモリを使用
しているように見せることができる。
んでから、１チップマイコンを強制的に動作停止させ、
その動作停止を例えば５ｍｓｅｃの時間だけ行わせるこ
とにより、ＲＡＭ１３をあたかも不揮発性メモリを使用
しているように見せることができる。
【００１６】
【発明の効果】本発明によれば、ＲＡＭのデータ書き換
え時、ＲＡＭの特定領域にデータを書き込んだとき、意
図的にマイクロコンピュータを待機状態にさせるので、
あたかも不揮発性メモリーを用いたのと同一の動作を行
うことができ、ＲＡＭ等の既存の回路を用いてマイクロ
コンピュータのプログラムの評価を行うことができる。
え時、ＲＡＭの特定領域にデータを書き込んだとき、意
図的にマイクロコンピュータを待機状態にさせるので、
あたかも不揮発性メモリーを用いたのと同一の動作を行
うことができ、ＲＡＭ等の既存の回路を用いてマイクロ
コンピュータのプログラムの評価を行うことができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１の動作を説明するためのフローチャートで
ある。
ある。
【図３】従来例を示すブロック図である。
【図４】スプリットゲート型フラッシュメモリの断面図
である。
である。
４ １チップマイクロコンピュータ ５ バス ６ データテーブル ７、１３ ＲＡＭ ８ インストラクションレジスタ ９ インストラクションデコーダ １０ プログラムカウンタ １２ バッファ回路 １４ 開発支援ツール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/34 G06F 15/78 G11C 17/00 G11C 29/00
Claims (1)
- 【請求項１】 不揮発性メモリーが内蔵される予定の評
価用マイクロコンピュータと、前記マイクロコンピュー
タの出力データを一時格納するバッファ回路と、前記不
揮発性メモリーに記憶される予定の動作プログラムが記
憶されたＲＡＭと、前記マイクロコンピュータ、前記バ
ッファ回路及び前記ＲＡＭの動作を制御する制御回路と
を備える評価装置において、前記制御回路は、 前記出力データを前記マイクロコンピュータから前記バ
ッファ回路に格納させる手段と、 前記バッファ回路に格納された前記出力データを前記Ｒ
ＡＭに記憶させるとともに、前記マイクロコンピュータ
の動作を一時停止させる手段と、 所定時間経過後、一時停止した前記マイクロコンピュー
タを再動作させる手段とを備え、前記ＲＡＭの特性を擬
似的に不揮発性メモリに近似することを特徴とするマイ
クロコンピュータの評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25359097A JP3133710B2 (ja) | 1997-09-18 | 1997-09-18 | マイクロコンピュータの評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25359097A JP3133710B2 (ja) | 1997-09-18 | 1997-09-18 | マイクロコンピュータの評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1196037A JPH1196037A (ja) | 1999-04-09 |
| JP3133710B2 true JP3133710B2 (ja) | 2001-02-13 |
Family
ID=17253496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25359097A Expired - Fee Related JP3133710B2 (ja) | 1997-09-18 | 1997-09-18 | マイクロコンピュータの評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3133710B2 (ja) |
-
1997
- 1997-09-18 JP JP25359097A patent/JP3133710B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1196037A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101146059B1 (ko) | 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템을 위한데이터 판독/기입 방법 | |
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| JP4046877B2 (ja) | 一括消去型不揮発性メモリおよび携帯電話 | |
| JP2003030993A (ja) | 半導体記憶装置 | |
| KR19980042796A (ko) | 플래쉬 ｅｅｐｒｏｍ 을 구비하는 마이크로컴퓨터및 플래쉬 ｅｅｐｒｏｍ 의 소거방법 | |
| JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
| JP3133710B2 (ja) | マイクロコンピュータの評価装置 | |
| JP3281858B2 (ja) | マイクロコンピュータの評価装置 | |
| JP2000243093A (ja) | フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法 | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| JP3166659B2 (ja) | 記憶装置 | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JPH09305395A (ja) | 電子機器 | |
| JP2738611B2 (ja) | 電子装置 | |
| JP2000035916A (ja) | メモリ動作管理方法 | |
| EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JPH10240633A (ja) | メモリシステム及びメモリカード | |
| JP3459553B2 (ja) | マイクロコンピュータの評価装置 | |
| JP2001075796A (ja) | マイクロコンピュータ及びそのファームウェア書込みシステム及び書込み方法 | |
| JPH0945091A (ja) | 不揮発性メモリのデータ書き換え方法 | |
| JPH09212428A (ja) | フラッシュメモリのデータ書込み方式 | |
| JP2000285092A (ja) | マイクロコンピュータ | |
| JP2000113688A (ja) | 不揮発性メモリ及び不揮発性メモリの消去及び書き込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |