JPS62164299A

JPS62164299A - マイクロコンピユ−タ装置

Info

Publication number: JPS62164299A
Application number: JP61005869A
Authority: JP
Inventors: Koichi Kawauchi; 川内　功一; Toshihiko Hori; 俊彦堀
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-01-13
Filing date: 1986-01-13
Publication date: 1987-07-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電気的に書き込みと消去ができる不揮発性
ＲＯＭ（以下ｌＰＲＯＭと略記する）を内蔵したマイク
ロコンピュータに関するものであるＯ〔従来の技術〕％’３図はｌＰＲＯＭ’ｉｉ内蔵したマイクロコンピュ
ータの従来の構成を示すブロック図である。

同図において、（１）はマイクロコンピュータノｃＰＵ
で、ＥＰＲＯＭ（２１への各種信号全制御する。（３）
はＯＰ　Ｕ　（１１からＥ　Ｐ　ＲＯＭ（２）、へのア
ドレス信号を一時的に記憶しておくアドレスラッチ、（
４）はＣＰＵ（１）からＦｉＦ　ＲＯＭ（２）へ又はＦ
ｉＦＲＯＭからｏＰＵ（１）へのデータ信号を一時的に
記憶しておくデータラッチ、そして（５）はＯＰ　Ｕ　
（１）からＫ　Ｆ　ＲＯＭ（２）への書き込み信号を一
時的に記憶しておく薔き込み信号ラッチを示す。また、
ＨはＯＰ　Ｕ　（１）からＥＰＲＯＭ（２）への読み出
し信号である。

次に動作について説明する。マイクロコンピュータの１
つの命令を実行する時間〔以下１マシンサイクルと記す
〕は数μｓから最近は１μｓより速くなり高速化の方向
に進んでいる（この例では１μｓとする）。ＯＰ　Ｕ　
（１）がＥＰＲＯＭ（２）内のあるアドレスに格納され
ているデータを読み出す場合、ＣＰＵ（１）は、必要と
するデータのアドレス信号をアドレスラッチ（３］　Ｋ
送りそこにアドレス信号を記憶させる。そして読み出し
制御信号を送ってアドレスラッチｉ３１１７１：記憶し
ているアドレスに格納されているＥ″Ｆ　ＲＯＭ　（２
）内のデータをデータラッチ（４）ニ送り、ＯＰ　Ｕ　
（１）はデータラッチ（４）　ＶｃＥ憶されているデー
タを読み出す。ＥＰＲＯＭ（２）からのデータの読み出
しは、１マシンサイクルで完了する。

次に、Ｅ　Ｐ　ＲＯＭ（２）ＶＣデータを書き込む場合
、書き込みたいデータ及びそのアドレスを、それぞれデ
ータラッチ（４）及びアドレスラッチ（３）に送り、書
き込み制御信号をＩ　Ｐ　ＲＯＭ　（２）に送り、誓き
込みを開始する。ｇｐＲｏＭ（２）は、その構造上、書
き込みには１０〜数１０ｍ５　（この例ではｌｏｍＥ＋
とする）の時間を要するので、ＯＰ　Ｕ　（１）は書き
込み制御信号を送ってからｌｏｍＥ＋の期間待って、Ｉ
ＰＲＯＭ（２）ヲ読み出し又は書き込み（以下アクセス
と記す）しなくてはならない。もし、１０　ｍｓ以下の
期間内ＶＣＩＰＲＯＭ（２）をアクセスすると、以前に
書き込もうとしていたデータが、正確ＶｃｇｐＲｏＭ（
２）ＶＣ書き込まれなり０従って、書き込み信号を送り出したＯ　Ｐ　Ｕ　（１１
がその後１０ｍＥ＋の間は、ＦＩＦＲＯＭ（２）をアク
セスしないようなソフトウェアが組まれている。例えば
、ＯＰ　Ｕ　（１）は、書き込み信号を送った後１０ｍ
Ｂは１０ｍ５の計測にだけ専念し、他の命令は何も実行
しない。この例では、１マシンサイクルは１μｓなので
１０ｍＢの期間には１万もの命令が実行でき、その開側
もしないのでは非常に効率が悪い。また、ｌｏｍｓの期
間他の命令を実行していて１万命令後ＫＫＦＲＯＭへの
アクセス命令をプログラムする場合、１万もの命令の流
れの中にＦｉ　ＰＲＯＭへのアク命令だけを入らないよ
うにするには、非常にプログラマ−に負担を掛ける。

さらに、ＦｉＦＲＯＭ（２）への書き込みの信頼性を向
上させるため［、ＣＰＵ（１）は１０ｍ日後に、今まで
書き込んでいたデータを再び読み出して、書き込もうと
していたデータと比較し、一致しなければもう一度書き
込む等の処理を行なう。

このように、ＦｉＦＲＯＭ＋２）へのデータの書き込み
は非常にソフトウェアが複雑になり、ＣＰＵ（１）の利
用効率を下げてしまう。

〔発明が解決しようとする問題点〕

従来のｌＰＲＯＭ内蔵マイクロコンピュータ装置は以上
のように構成されているので、ＮＰＲＯＭへのデータの
書き込みが完了したかどうかの判断１ｃＰＵ側で行なわ
なければならず、ソフトウェアが複雑になる問題点があ
った。

この発明は上記のような問題点を解消するためになされ
たもので、ソフトウェアの簡素化かはかれるとともに、
ＥＰＲＯＭへのデータの書き込みが完了したかどうかの
判断に対するＣＰＵ側の負担が軽減できるＥＰＲＯＭ内
蔵マイクロコンピュータ装置を目的としている。

〔問題点を解決するための手段〕

この発明に係る］ＦｉＦ　ＲＯＭ内蔵マイクロコンピュ
ータ装置は、］！ｆＰＲＯＭへのデータの書き込みが完
了したかどうかの判断を行なう回路を新たに設けるとと
もに、ＢＰＲＯＭが新たなデータを受は入れられるかど
うかの状態を示すフラグによってその状態をＣＰ’Ｈに
伝えるようにしたものである０〔作　用〕コノ発Ｆ３ＡＶｃおけるＫＰＲＯＭ状態フラグは、曹き
込み完了判断回路によりセット又はリセットされ、ＯＰ
ＵＫＨＦＲＯＭがアクセス可能かどうかという情報を伝
える。

〔実施例〕

以下、この発明の一実施例を図について説明する。％１
図はこの発明の一実施例を示すブロック図であって、従
来の回路を示す第３図に対応し、第３図と同一符号は同
−又は相当部分を示し、発明の主旨上、読み出しの場合
については削除している。（６）はＦｔＰＲＯＭ（２）
への書き込みが完了したかどうかの判断を行なう書き込
み完了判断回路、（７）はＩｎＦＲＯＭ（２）が現在ア
クセス可能かどうかを示すＥ　ＰＲＯＭ状態フラグであ
る。第２図は書き込み完了判断回路の内部構成を示し、
（８）は書き込むべきデータと、１！！　Ｆ　ＲＯＭ　
（２）に書き込まれているデータを比較する一致回路、
（９）は書き込みに必要な時間（この例では１．０ｍＳ
　）　ｆ作るタイマーを表わす。また、第１図において
、ＡはＯＰ　Ｕ　（１）がＥＰＲＯＭ状態フラグ（７）
を、Ｅ　Ｐ　：Ｒ，ＯＭ（２）がアクセス不可能である
こと金示す状態１（この例ではアクセス不可能ｔ−１，
可能を０とする）Ｋセットするフラグセット信号、Ｂは
ＦｔＦＲＯＭ状態フラグ（７）ノ状態（この例では０か
１か）　’ｅ　ａ　Ｐ　Ｕ（ＩＩＶｃ伝えるフラグ状態
信号である。％２図において、ＣハＥ　Ｆ　ＲＯＭ　（
２）への書き込み信号でタイマー（９）のスタート信号
となり、Ｄは書き込み開始からタイマー（９）　Ｋよっ
て１０ｍ８計測された後に出る’ＪＬＦＲＯＭ（２）へ
の読み出し信号で、この信号は書き込み信号に優先する
。Ｅはデータラッチ（４）Ｋラッチされている書き込む
べきデータで、Ｆはタイマー（９）から出る読み出し信
号りで読み出されたｍｌ！ＦＲＯＭ（２）に書き込まれ
ているデータである。Ｇは一致回路（８）　において信
号Ｅと信号Ｆが一致した場合に出る信号でｌＰＲＯＭ状
態７：７グ（７）を０の状態（以下リセットと記す）Ｖ
ｃＬ、かつ、書き込み信号ラッチ（５）のラッチを解除
する。

以下第１図の回路の動作について説明する。まず、ＯＰ
　Ｕ　（１）が、アドレスとデータをそれぞれアドレス
ラッチ（３）とデータラッチ（４）　Ｋ送り、書き込み
信号を書き込み信号ラッチ（５）へ送る。同時に、ＯＰ
　Ｕ　（１１は’ＥＦＲＯＭ状態フラグ（７）へもフラ
グセット信号Ａを送り、ＥＰＲＯＭ（２）がアクセス不
可能であることを示す状態にＥ　ＰＲＯＭ状態フラグ（
７）ヲする。書き込み信号がＩ　Ｐ　ＲＯＭ（２）ＶＣ
伝えられると同時に−その信号を受けた書き込み完了判
断回路（６）内のタイマー（９）は、ｌｏｍｓの計測を
始める。

これで、ＯＰ　Ｕ　（１３側における書き込み動作は完
了した。

そして、１０ｍ５後にタイマー（９）からの読み出し信
号により読み出された、令書き込まれたデータＦが一致
回路（８）　Ｋ入力され、書き込まれるべきデータＥと
比較される０そこで一致すれば、一致信号ＧがＦＩＰＲ
ＯＭ状態フラグ（７）　″ｆＩ：リセットし、ＦＰＲＯ
Ｍ　（２）がアクセス可能であることを示す状態にし、
同時に、書き込み信号ラッチ（５）のラッチを解除し、
Ｉ！！　Ｆ　ＲＯＭ　（２）への書き込みが終了する。

もし、正しく書き込まれていない場合には、一致信号Ｇ
は出力されないので、再び書き込みが行なわれる。

また、Ｆｉ　Ｐ　ＲＯＭ（２）へ誓き込み中Ｖｃａ　：
ｐ　Ｕ　（１１がＥ２ＦＲＯＭ全アクセスしようとする
場合には、ＣｐＵ（１１はＥＰＲＯＭ状態フラグ（７）
の内容を見て、ＥＦＲＯＭ（２）がアクセス可能かどう
か判断できる。

なお、上記実施例ではＫ　ＰＲＯＭ状態フラグ（７）の
セットを、書き込み命令と同時に行なったが、書き込み
命令とは別に新たなセット命令により、上記フラグ（７
）のセットを行なってもよい。

また、第２図において１０ｍ５′ｔ−計測するのに、タ
イマー（９）を設けたが、はぼ１０ｍ５を計測できれば
どのような遅延回路でもよい。

また、上記実施例ではＥ　ＦＲＯＭの書き込みの場合に
ついて説明したが、ＥＦＲＯＭの消去の場合でもよく、
上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によればｌＰＲＯＭへの書き込
みの制御１ｃｐａから独立させハードウェアで構成した
ので、ソフトウェアの複雑さがなくなり、また、ＣＰＨ
の効率的な利用が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるＥＰＲＯＭ内蔵マイ
クロコンピュータ装置を示すブロック図、９；２図は９
；１図における書き込み完了判断回路の内部構造を示す
ブロック図、嘉３図は従来のｇｐＲＯＭ内蔵マイクロコ
ンピュータ装置を示すブロック図である。図において、（４）はデータラッチ、（５）は書き込み
信号ラッチ、（６）は書き込み完了判断回路、（７）は
Ｅ２ＦＲＯＭ状態フラグ、（８）は−数回路、（９）は
タイマー、Ａはフラグセット信号、Ｂはフラグ状態信号
、０は畜き込み信号、Ｄは読み出し信号、Ｅは書き込む
べきデータ、Ｆは香き込まれたデータ、Ｇは書き込み完
了信号である。なお、図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】少なくとも、電気的に書き込みと消去ができる不揮発性
ＲＯＭとＣＰＵを同一チップ上におさめたマイクロコン
ピュータ装置において、上記ＲＯＭへの書き込み信号によつて計測を開始しその
ＲＯＭ固有の書き込み時間後に上記ＲＯＭを読み出す信
号を出すタイマー、上記ＲＯＭへ書き込むべきデータを保持するデータラッ
チ、このデータラッチからの出力が一方の入力となる一致回
路、この一致回路の他方の入力として上記タイマーにより上
記ＲＯＭより読み出されたデータを入力する手段、上記一致回路において上記一方の入力と上記他方の入力
の一致を検出したとき、書き込み完了信号を出力する手
段、ＣＰＵから上記ＲＯＭへの書き込み信号により上記ＲＯ
Ｍが書き込み中であることを示す状態になり上記書き込
み完了信号を受けて上記ＲＯＭの書き込みが完了したこ
とを示す状態になる上記ＲＯＭ状態フラグ、このフラグの内容を知ることでＣＰＵが上記ＲＯＭへの
書き込みおよび読み出しを制御する手段、上記ＲＯＭへ
のＣＰＵからの書き込み信号を一時記憶し書き込み完了
信号により記憶が消去する書き込みラッチを備えたこと
を特徴とするマイクロコンピュータ装置。