JPH02144641A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH02144641A JPH02144641A JP63298518A JP29851888A JPH02144641A JP H02144641 A JPH02144641 A JP H02144641A JP 63298518 A JP63298518 A JP 63298518A JP 29851888 A JP29851888 A JP 29851888A JP H02144641 A JPH02144641 A JP H02144641A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- overwrite
- eeprom
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Microcomputers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロフンピユータに関Ｌ、特に、ＥＥＰＲ
ＯＭ（電気的消去書込み可能メモリ）内臓のシングルチ
ップマイクロフンビュー・夕に関する。
ＯＭ（電気的消去書込み可能メモリ）内臓のシングルチ
ップマイクロフンビュー・夕に関する。
近年、集積回路製造技術の進歩に伴い単一半導体基盤」
二に集積化可能な回路の数が増え、非常に高度のシング
ルチップマイクロコンピュータが実用化すれている。シ
ングルチップマイクロコンピュータは通常読出し２専用
メモリＲＯＭと読出１−書込み可能メモリＲ，ＡＭをメ
モリと７−で有するが、第５図のように、ＥＥＰ’ＲＯ
Ｍ１０４を内蔵するものも作られるようになった。Ｅ
Ｅ Ｐ ＲＯＭ １０４に対する消去ど書込みは、通常
１０ｍ度程度であり、シングルチップマイクロコンピュ
ータの命令実行速度に比べ長い時間を要する。
二に集積化可能な回路の数が増え、非常に高度のシング
ルチップマイクロコンピュータが実用化すれている。シ
ングルチップマイクロコンピュータは通常読出し２専用
メモリＲＯＭと読出１−書込み可能メモリＲ，ＡＭをメ
モリと７−で有するが、第５図のように、ＥＥＰ’ＲＯ
Ｍ１０４を内蔵するものも作られるようになった。Ｅ
Ｅ Ｐ ＲＯＭ １０４に対する消去ど書込みは、通常
１０ｍ度程度であり、シングルチップマイクロコンピュ
ータの命令実行速度に比べ長い時間を要する。
従来のＥ Ｅ Ｐ Ｒ，ＯＭ内蔵シングルチップマイク
ロコンピュータにおいて、ＣＰＵ１０１がＥＥＰＲＯＭ
１０４に対する書込み命令を行うと、専用ハードウェア
がＥＥＰＲＯＭ１０４への消去と書込みを１０ｒｎｓｅ
ｅ行う。ここで専用パードウ、アがＥＥＰＲＯＭＩ ０
４への消去と書込みを行っている間も、ＣＰＵ１０Ｉは
命令を実行することができる。従ってＥＥＰＲＯＭＩ
Ｏ４に対する書込入命令を実行することもあり得る。専
用ノー−ドウエアがＥＥＰＲＯＭＩ ０４への消去と書
込みを行つでいる間にＣＰＵ１０Ｉが再びＥＥＰＲＯＭ
Ｉ Ｏ４への書込み命令を実行した場合は、書込み命令
およびデータが無視されていた。ＣＰＵ１０Ｌは命令お
よびデータが無視されたことを検出できないため、この
ときの書込みデータは失われ、シングルチップマイクロ
コンピュータは目的とする処理を実行できなかった。
ロコンピュータにおいて、ＣＰＵ１０１がＥＥＰＲＯＭ
１０４に対する書込み命令を行うと、専用ハードウェア
がＥＥＰＲＯＭ１０４への消去と書込みを１０ｒｎｓｅ
ｅ行う。ここで専用パードウ、アがＥＥＰＲＯＭＩ ０
４への消去と書込みを行っている間も、ＣＰＵ１０Ｉは
命令を実行することができる。従ってＥＥＰＲＯＭＩ
Ｏ４に対する書込入命令を実行することもあり得る。専
用ノー−ドウエアがＥＥＰＲＯＭＩ ０４への消去と書
込みを行つでいる間にＣＰＵ１０Ｉが再びＥＥＰＲＯＭ
Ｉ Ｏ４への書込み命令を実行した場合は、書込み命令
およびデータが無視されていた。ＣＰＵ１０Ｌは命令お
よびデータが無視されたことを検出できないため、この
ときの書込みデータは失われ、シングルチップマイクロ
コンピュータは目的とする処理を実行できなかった。
上述した従来のＥＥＦＲＯＭ内蔵シングルチップマイク
ロコンピュータは、ＣＰＵがＥＥＰＲＯＭへの書込み命
令を実行した時、ＣＰＵはその命令およびデータが無視
されたかどうかを検出できないので、目的とする処理を
実行できないという欠点がある。
ロコンピュータは、ＣＰＵがＥＥＰＲＯＭへの書込み命
令を実行した時、ＣＰＵはその命令およびデータが無視
されたかどうかを検出できないので、目的とする処理を
実行できないという欠点がある。
〔課題を解決するための手段〕
本発明のマイクロコンピュータは、ＥＥＦＲＯＭと、Ｃ
ＰＵと、書込み検出回路と、消去書込み制御回路とを有
Ｌ、さらに、前記消去書込み制御回路が前記ＥＥＦＲＯ
Ｍへの消去書込みを行っている期間中に前記ＣＰＵが前
記ＥＥＰＲＯＭにデータを書込む処理を行なったことを
検出するオーバライト検出回路とを有している。
ＰＵと、書込み検出回路と、消去書込み制御回路とを有
Ｌ、さらに、前記消去書込み制御回路が前記ＥＥＦＲＯ
Ｍへの消去書込みを行っている期間中に前記ＣＰＵが前
記ＥＥＰＲＯＭにデータを書込む処理を行なったことを
検出するオーバライト検出回路とを有している。
かくして、従来例ではＥＥＦＲＯＭへの書込み命令およ
びデータが無視されたかどうかをＣＰＵが検出できなか
ったのに対Ｌ、本発明では、ＥＥＦＲＯＭへの書込み状
態を監視する手段を有しているので、ＥＥＦＲＯＭへの
書込み命令およびデータが無視されたかどうかをＣＰＵ
が検出することができ、データが失われないよう処置す
ることができる。
びデータが無視されたかどうかをＣＰＵが検出できなか
ったのに対Ｌ、本発明では、ＥＥＦＲＯＭへの書込み状
態を監視する手段を有しているので、ＥＥＦＲＯＭへの
書込み命令およびデータが無視されたかどうかをＣＰＵ
が検出することができ、データが失われないよう処置す
ることができる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
まず各構成要素について説明する。ＣＰＵ１０Ｉはプ四
グラムに従ってシステム全体を制御する中央処理装置で
ある。アドレスバス１０２はアドレスを伝送する。デー
タバス１０３はデータを伝送する。ＥＥＰＲＯＭＩ ０
４は書込みデータ線１１１を入力とＬ、読出しデータ線
１１２を出力とする電気的消去可能メモリで、アドレス
５００番地−２５００番地の領域に存在する。ＥＥＦＲ
ＯＭ領域書込み判別回路１０５は、ＣＰＵ１０ＩがＥＥ
ＰＲＯＭ領域への書込り命令を実行するとき、書込み判
別信号線１０９にハイアクティブのパルスを出力する。
グラムに従ってシステム全体を制御する中央処理装置で
ある。アドレスバス１０２はアドレスを伝送する。デー
タバス１０３はデータを伝送する。ＥＥＰＲＯＭＩ ０
４は書込みデータ線１１１を入力とＬ、読出しデータ線
１１２を出力とする電気的消去可能メモリで、アドレス
５００番地−２５００番地の領域に存在する。ＥＥＦＲ
ＯＭ領域書込み判別回路１０５は、ＣＰＵ１０ＩがＥＥ
ＰＲＯＭ領域への書込り命令を実行するとき、書込み判
別信号線１０９にハイアクティブのパルスを出力する。
書込み用タイマ１０６は書込み判別信号線１０９を入力
とＬ、書込み判別信号線１０９からパルスが入力された
時刻から１０ｍ５ｅｅ間タイマ信号線１１０にハイレベ
ルを出力するや消去書込み制御回路１０７はタイマ信号
線１１０のレベルが立ち上がる時刻にデータバス１０３
上のデータをラッチＬ、タイマ信号線１１．０のレベル
がハイレベルである間、そのラッチしたデータを書込み
データ線１１１に出力する。
とＬ、書込み判別信号線１０９からパルスが入力された
時刻から１０ｍ５ｅｅ間タイマ信号線１１０にハイレベ
ルを出力するや消去書込み制御回路１０７はタイマ信号
線１１０のレベルが立ち上がる時刻にデータバス１０３
上のデータをラッチＬ、タイマ信号線１１．０のレベル
がハイレベルである間、そのラッチしたデータを書込み
データ線１１１に出力する。
オーバライト検出回路１０８は本発明に従って設けられ
、タイマ信号線１１０のレベルがハイレベルであり、か
つ書込み判別信号線１０９からパルスが入力されるとき
にオーバライト信号線１１３をハイレベルにセットする
。書込み判別信号線１０９は、ＥＢＰＲＯＭ領域書込み
判別回路１０５の出力パルスを伝送する信号線である。
、タイマ信号線１１０のレベルがハイレベルであり、か
つ書込み判別信号線１０９からパルスが入力されるとき
にオーバライト信号線１１３をハイレベルにセットする
。書込み判別信号線１０９は、ＥＢＰＲＯＭ領域書込み
判別回路１０５の出力パルスを伝送する信号線である。
タイマ信号線１１０は書込み用タイマ１０６の出力を伝
送するハイアクティブの信号線である。書込みデータ線
１１１はＥＥＰＲＯＭＩ Ｏ４への書込みデータを伝送
する。読出しデータ線１１２はＥＥＰＲＯＭ１０４から
の読出Ｌ、データを伝送する。オーバライト信号線１１
３は、ＣＰＵ１０ＩのＥＥＰＲＯＭ１０４へのオーバラ
イトを示すハイアクティブの信号線である。
送するハイアクティブの信号線である。書込みデータ線
１１１はＥＥＰＲＯＭＩ Ｏ４への書込みデータを伝送
する。読出しデータ線１１２はＥＥＰＲＯＭ１０４から
の読出Ｌ、データを伝送する。オーバライト信号線１１
３は、ＣＰＵ１０ＩのＥＥＰＲＯＭ１０４へのオーバラ
イトを示すハイアクティブの信号線である。
次に動作を説明する。第２図は本発明の動作を示すタイ
ミングチャートである。ここではＣＰＵ１０１がＥＥＰ
ＲＯＭＩ Ｏ４にデータ５ＡＨをライトＬ、データＤ３
Ｈをオーバライトする例の述ベる。ＣＰＵ１０１がＥＥ
ＰＲＯＭＩ ０４への書込み命令を実行すると、ＣＰＵ
１０１はアドレスバス１０２にアドレス１０００を、デ
ータバス１０３にデータ５ＡＨをそれぞれ出力する。従
って、ＥＥＰＲＯＭ領域書込み判別回路１０５は書込み
判別信号線１０９にパルスを出力する。書込み判別信号
線１０９にパルスを出力すると、書込み用タイマ１０６
が計時を開始１７、その後１０ｍ５ｅｃの間タイマ信号
線１１０にノ・イレベルを出力する。消去書込み制御回
路１０７はタイマ信号線１１００レベルが立ち上る時刻
に、データバス１０３上のデータをラッチする。従って
、５ＡＨをラッチすることになる。
ミングチャートである。ここではＣＰＵ１０１がＥＥＰ
ＲＯＭＩ Ｏ４にデータ５ＡＨをライトＬ、データＤ３
Ｈをオーバライトする例の述ベる。ＣＰＵ１０１がＥＥ
ＰＲＯＭＩ ０４への書込み命令を実行すると、ＣＰＵ
１０１はアドレスバス１０２にアドレス１０００を、デ
ータバス１０３にデータ５ＡＨをそれぞれ出力する。従
って、ＥＥＰＲＯＭ領域書込み判別回路１０５は書込み
判別信号線１０９にパルスを出力する。書込み判別信号
線１０９にパルスを出力すると、書込み用タイマ１０６
が計時を開始１７、その後１０ｍ５ｅｃの間タイマ信号
線１１０にノ・イレベルを出力する。消去書込み制御回
路１０７はタイマ信号線１１００レベルが立ち上る時刻
に、データバス１０３上のデータをラッチする。従って
、５ＡＨをラッチすることになる。
この後消去書込み制御回路１０７は、タイマ信号線１１
０がハイレベルである間、５ＡＨを書込みテープ縁１１
１に出力する。従ってＬＯｍｓｅｃの間、前のデータを
消去して、データ５ＡＨをＥＥＰＲＯＭ１０４に書込む
ことになる。
０がハイレベルである間、５ＡＨを書込みテープ縁１１
１に出力する。従ってＬＯｍｓｅｃの間、前のデータを
消去して、データ５ＡＨをＥＥＰＲＯＭ１０４に書込む
ことになる。
次にオーバライト時の動作を説明する。ＥＥＰＲＯＭ１
０４への最初の書込みからｌｏｍｓｅｅ以内にＣＰＵ１
０Ｉが再度ＥＥＰＲＯＭＬ Ｏ４への書込み命令を実行
すると、上記の処理と同様に書込み判別信号線１０９に
パルスを出力する。このときタイマ信号線１１０がハイ
レベルであり、かつ書込み判別信号線１０９にパルスを
出力するので、オーバライト検出回路１０８は、オーバ
ライト信号線１１３をハイレベルにセットする。従って
ＣＰＵ１０Ｉはオーバライト信号線１１３を命令でテス
トすることにより、オーバライトしたか否かを判定する
ことができ、オーバライトを検出した場合には、データ
が無効にならない様にプログラムで処置することができ
る。たとえばオーバライト時のデータを再びＥＥＰＲＯ
ＭＩ ０４に書込む処理を行えばよい。
０４への最初の書込みからｌｏｍｓｅｅ以内にＣＰＵ１
０Ｉが再度ＥＥＰＲＯＭＬ Ｏ４への書込み命令を実行
すると、上記の処理と同様に書込み判別信号線１０９に
パルスを出力する。このときタイマ信号線１１０がハイ
レベルであり、かつ書込み判別信号線１０９にパルスを
出力するので、オーバライト検出回路１０８は、オーバ
ライト信号線１１３をハイレベルにセットする。従って
ＣＰＵ１０Ｉはオーバライト信号線１１３を命令でテス
トすることにより、オーバライトしたか否かを判定する
ことができ、オーバライトを検出した場合には、データ
が無効にならない様にプログラムで処置することができ
る。たとえばオーバライト時のデータを再びＥＥＰＲＯ
ＭＩ ０４に書込む処理を行えばよい。
上記の通り、本実施例ではＣＰＵ１０ＩのＥＥＰＲＯＭ
Ｉ ０４への書込みにおけるオーバライトを検出するこ
とができる。ＣＰＵ１０ＩはＥＥＰＲＯＭ１０４へのオ
ーバライトを検出したときに）ｔＥＥＰＲＯＭＩ Ｏ４
への書込みデータが無効にならないようプログラムで処
置することができる。
Ｉ ０４への書込みにおけるオーバライトを検出するこ
とができる。ＣＰＵ１０ＩはＥＥＰＲＯＭ１０４へのオ
ーバライトを検出したときに）ｔＥＥＰＲＯＭＩ Ｏ４
への書込みデータが無効にならないようプログラムで処
置することができる。
従ってオーバライト時のデータも有効となるため、マイ
クロコンピュータは目的とする処理を実行することがで
きる。
クロコンピュータは目的とする処理を実行することがで
きる。
次に、本発明の第２の実施例について図面を参照して説
明する。第３図は本発明の第２の実施例のブロック図で
ある。まず各構成要素について説明する。割込み制御回
路１１４以外の各構成要素は第１の実施例のものと相違
ないので、以下割込み制御回路１１４について説明する
０割込み制御回路１１４は、オーバライト信号線がハイ
レベルであるときに、ＣＰＵ１０Ｉのプログラム実行を
割込み処理ルーチンに分岐させる制御を行う。
明する。第３図は本発明の第２の実施例のブロック図で
ある。まず各構成要素について説明する。割込み制御回
路１１４以外の各構成要素は第１の実施例のものと相違
ないので、以下割込み制御回路１１４について説明する
０割込み制御回路１１４は、オーバライト信号線がハイ
レベルであるときに、ＣＰＵ１０Ｉのプログラム実行を
割込み処理ルーチンに分岐させる制御を行う。
次に動作を説明する。第４図は本発明の動作を示すタイ
ミングチャートである。ここではＣＰＵ１０１がＥＥＰ
ＲＯＭＩ Ｏ４にデータＢ４ＨをライトＬ、データ２Ｃ
Ｈをオーバライトする例を述べる。ＣＰＵ１０１がＥＥ
ＰＲＯＭＩ Ｏ４にデータＢ４Ｈをライトする動作は、
第１の実施例と同様である。またＣＰＵＩ ０１がＥＥ
ＰＲＯＭＩ Ｏ４にデータ２ＣＨをオーバライトする動
作において、オーバライト検出回路１０８がオーバライ
ト信号線１１３をハイレベルにセットするまでの動作は
第１の実施例と同様である。
ミングチャートである。ここではＣＰＵ１０１がＥＥＰ
ＲＯＭＩ Ｏ４にデータＢ４ＨをライトＬ、データ２Ｃ
Ｈをオーバライトする例を述べる。ＣＰＵ１０１がＥＥ
ＰＲＯＭＩ Ｏ４にデータＢ４Ｈをライトする動作は、
第１の実施例と同様である。またＣＰＵＩ ０１がＥＥ
ＰＲＯＭＩ Ｏ４にデータ２ＣＨをオーバライトする動
作において、オーバライト検出回路１０８がオーバライ
ト信号線１１３をハイレベルにセットするまでの動作は
第１の実施例と同様である。
従って、以下割込み制御回路１１４に関する動作を説明
する。オーバライト信号線１１３がハイレベルになると
、割込み制御回路１１４は、ＣＰＵ１０１が割込み処理
ルーチンを実行するように制御する。従って、この割込
みルーチンにおいて、データが無効にならない様にプロ
グラムで処理することができる。
する。オーバライト信号線１１３がハイレベルになると
、割込み制御回路１１４は、ＣＰＵ１０１が割込み処理
ルーチンを実行するように制御する。従って、この割込
みルーチンにおいて、データが無効にならない様にプロ
グラムで処理することができる。
上記の通り、本実施例ではＣＰＵ１０ＩのＥＥＰＲＯＭ
Ｉ Ｏ４への書込みにおけるオーバライトが発生すると
、ハードウェア的に割込みを起こＬ、割込みルーチンに
よりプログラムで処理できる。
Ｉ Ｏ４への書込みにおけるオーバライトが発生すると
、ハードウェア的に割込みを起こＬ、割込みルーチンに
よりプログラムで処理できる。
従ってオーバライト時のデータが有効となるため、デー
タが失われ、マイクロコンピュータが目的とする処理を
実行できないということを防ぐことができる。また、メ
インルーチンにおいては、オーバライト時の処理を全く
考えずにプログラムすることができる。
タが失われ、マイクロコンピュータが目的とする処理を
実行できないということを防ぐことができる。また、メ
インルーチンにおいては、オーバライト時の処理を全く
考えずにプログラムすることができる。
以上説明したように本発明にかかる、マイクロコンピュ
ータは、ＥＥＰＲＯＭへのオーバライトを検出する回路
？有することにより、ＥＥＰＲＯＭへのオー・パライト
を検出できる。従って、ＣＰＵがＥＥＰＲＯＭへのオー
バライトを検出したときに、オーバライト時のＥＥＦＲ
ＯＭへの書込みデータが無効にならない様にプログラム
で処置することができるという効果がある。
ータは、ＥＥＰＲＯＭへのオーバライトを検出する回路
？有することにより、ＥＥＰＲＯＭへのオー・パライト
を検出できる。従って、ＣＰＵがＥＥＰＲＯＭへのオー
バライトを検出したときに、オーバライト時のＥＥＦＲ
ＯＭへの書込みデータが無効にならない様にプログラム
で処置することができるという効果がある。
第１図は本発明の第１の実施例におけるシングルマイク
１ゴコソビユータのブロック図、１２図は本発明の第１
の実施例におけるシングルマイクロコンビ、−タの動作
を示すタイミングチャート、第３図は本発明の第２の実
施例におけるシングルマイクロコツピユータのブロック
図、第４図は本発明の第２の実施例におけるシングルマ
イクロコンピュータの動作を示すタイミングチャート、
第５図は従来例のブロック図である。 １０１・・・・・・ＣＰＵ、１０２・・・・・・アドレ
スバス、１０３・・・・・・データバス、１０４・・・
・・・ＥＥＰＲＯＭ。 １０５・・・・・・ＥＥＰＲＯＭ領域書込み判別回路、
１０６・・・・・・書込み用タイマ １０７・・・・・
・消去書込み制御回路、１０８・・・・・・オーバライ
ト検出回路、１０９・・・・・・書込み判別信号線、１
１０・・・・・・タイマ信号線、１１１・・・・・・書
込みデ〜り線、１１２・・・・・・読出しデータ線、１
．１３・・・・・・オーバライ）信号線、１１４・・・
・・・割込み制御回路。 代理人 弁理士 内 原 晋
１ゴコソビユータのブロック図、１２図は本発明の第１
の実施例におけるシングルマイクロコンビ、−タの動作
を示すタイミングチャート、第３図は本発明の第２の実
施例におけるシングルマイクロコツピユータのブロック
図、第４図は本発明の第２の実施例におけるシングルマ
イクロコンピュータの動作を示すタイミングチャート、
第５図は従来例のブロック図である。 １０１・・・・・・ＣＰＵ、１０２・・・・・・アドレ
スバス、１０３・・・・・・データバス、１０４・・・
・・・ＥＥＰＲＯＭ。 １０５・・・・・・ＥＥＰＲＯＭ領域書込み判別回路、
１０６・・・・・・書込み用タイマ １０７・・・・・
・消去書込み制御回路、１０８・・・・・・オーバライ
ト検出回路、１０９・・・・・・書込み判別信号線、１
１０・・・・・・タイマ信号線、１１１・・・・・・書
込みデ〜り線、１１２・・・・・・読出しデータ線、１
．１３・・・・・・オーバライ）信号線、１１４・・・
・・・割込み制御回路。 代理人 弁理士 内 原 晋
Claims (1)
- 電気的消去書込み可能なメモリと、少なくとも算術論理
演算およびデータ転送を行なう中央処理装置と、前記中
央処理装置が前記メモリにデータを書込む処理を行なっ
たことを検出する書込み検出回路と、前記メモリのデー
タを消去Ｌ、書込むべきデータを前記メモリへ書込む制
御を行なう消去書込み制御回路とを有するマイクロコン
ピュータにおいて、前記消去書込み制御回路が前記メモ
リへの消去書込みを行なっている期間中に前記中央処理
装置が前記メモリにデータを書込む処理を行なったこと
を検出するオーバライト検出回路とを設けたことを特徴
とするマイクロコンピュータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298518A JPH02144641A (ja) | 1988-11-25 | 1988-11-25 | マイクロコンピュータ |
| US07/441,739 US5307470A (en) | 1988-11-25 | 1989-11-27 | Microcomputer having EEPROM provided with detector for detecting data write request issued before data write operation responsive to preceding data write request is completed |
| DE68913442T DE68913442T2 (de) | 1988-11-25 | 1989-11-27 | Mikrorechner mit EEPROM. |
| EP89121854A EP0370529B1 (en) | 1988-11-25 | 1989-11-27 | Microcomputer having EEPROM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298518A JPH02144641A (ja) | 1988-11-25 | 1988-11-25 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144641A true JPH02144641A (ja) | 1990-06-04 |
Family
ID=17860761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298518A Pending JPH02144641A (ja) | 1988-11-25 | 1988-11-25 | マイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5307470A (ja) |
| EP (1) | EP0370529B1 (ja) |
| JP (1) | JPH02144641A (ja) |
| DE (1) | DE68913442T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04114289A (ja) * | 1990-09-04 | 1992-04-15 | Mitsubishi Electric Corp | マイクロコンピュータ集積回路装置のデータ書換え回路 |
| US5546561A (en) * | 1991-02-11 | 1996-08-13 | Intel Corporation | Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory |
| JP3408552B2 (ja) * | 1991-02-11 | 2003-05-19 | インテル・コーポレーション | 不揮発性半導体メモリをプログラム及び消去する回路とその方法 |
| DE69334149T2 (de) * | 1992-04-02 | 2008-02-14 | Kabushiki Kaisha Toshiba, Kawasaki | Speicherkarte |
| JPH06191093A (ja) * | 1992-12-25 | 1994-07-12 | Fuji Xerox Co Ltd | 記録装置 |
| JP3424262B2 (ja) * | 1993-04-21 | 2003-07-07 | ヤマハ株式会社 | オンライン型カラオケシステム |
| JPH0721790A (ja) * | 1993-07-05 | 1995-01-24 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5559988A (en) * | 1993-12-30 | 1996-09-24 | Intel Corporation | Method and circuitry for queuing snooping, prioritizing and suspending commands |
| US6618117B2 (en) | 1997-07-12 | 2003-09-09 | Silverbrook Research Pty Ltd | Image sensing apparatus including a microcontroller |
| US20040119829A1 (en) | 1997-07-15 | 2004-06-24 | Silverbrook Research Pty Ltd | Printhead assembly for a print on demand digital camera system |
| US6879341B1 (en) | 1997-07-15 | 2005-04-12 | Silverbrook Research Pty Ltd | Digital camera system containing a VLIW vector processor |
| US7110024B1 (en) | 1997-07-15 | 2006-09-19 | Silverbrook Research Pty Ltd | Digital camera system having motion deblurring means |
| US6263398B1 (en) * | 1998-02-10 | 2001-07-17 | Ramtron International Corporation | Integrated circuit memory device incorporating a non-volatile memory array and a relatively faster access time memory cache |
| JP2002133878A (ja) * | 2000-10-23 | 2002-05-10 | Hitachi Ltd | 不揮発性記憶回路および半導体集積回路 |
| JP3853188B2 (ja) * | 2001-10-04 | 2006-12-06 | Ｎｅｃエレクトロニクス株式会社 | 非同期バスインターフェイス装置 |
| US7149119B2 (en) * | 2004-09-30 | 2006-12-12 | Matrix Semiconductor, Inc. | System and method of controlling a three-dimensional memory |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62164299A (ja) * | 1986-01-13 | 1987-07-20 | Mitsubishi Electric Corp | マイクロコンピユ−タ装置 |
| JPS62243056A (ja) * | 1986-04-16 | 1987-10-23 | Nec Corp | マイクロコンピユ−タ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4212057A (en) * | 1976-04-22 | 1980-07-08 | General Electric Company | Shared memory multi-microprocessor computer system |
| JPS58184668A (ja) * | 1982-04-22 | 1983-10-28 | Fanuc Ltd | メモリの書込み制御方式 |
| EP0106121B1 (en) * | 1982-09-20 | 1989-08-23 | Kabushiki Kaisha Toshiba | Video ram write control apparatus |
| US4644494A (en) * | 1984-02-06 | 1987-02-17 | Sundstrand Data Control, Inc. | Solid state memory for aircraft flight data recorder systems |
| JPS62202294A (ja) * | 1986-02-28 | 1987-09-05 | Casio Comput Co Ltd | カウンタ装置 |
| KR890702135A (ko) * | 1987-07-23 | 1989-12-22 | 원본미기재 | 컴퓨터 시스템 |
| KR920007501B1 (ko) * | 1988-02-04 | 1992-09-04 | 요꼬가와덴기 가부시기가이샤 | 신호컨디셔너 |
-
1988
- 1988-11-25 JP JP63298518A patent/JPH02144641A/ja active Pending
-
1989
- 1989-11-27 EP EP89121854A patent/EP0370529B1/en not_active Expired - Lifetime
- 1989-11-27 US US07/441,739 patent/US5307470A/en not_active Expired - Fee Related
- 1989-11-27 DE DE68913442T patent/DE68913442T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62164299A (ja) * | 1986-01-13 | 1987-07-20 | Mitsubishi Electric Corp | マイクロコンピユ−タ装置 |
| JPS62243056A (ja) * | 1986-04-16 | 1987-10-23 | Nec Corp | マイクロコンピユ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5307470A (en) | 1994-04-26 |
| EP0370529B1 (en) | 1994-03-02 |
| DE68913442T2 (de) | 1994-11-24 |
| DE68913442D1 (de) | 1994-04-07 |
| EP0370529A2 (en) | 1990-05-30 |
| EP0370529A3 (en) | 1991-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02144641A (ja) | マイクロコンピュータ | |
| JP2767857B2 (ja) | 複数のプロセッサユニットを有する制御システム | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPS60189047A (ja) | デ−タ処理装置 | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
| JPS59112494A (ja) | メモリテスト方式 | |
| JP2555084B2 (ja) | マイクロプロセツサ | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP3590289B2 (ja) | イベント検出回路 | |
| JPS6057439A (ja) | スタツクあふれ検出装置 | |
| JPS6158049A (ja) | エラ−検出方式 | |
| JPH04330549A (ja) | 制御装置 | |
| JPS62172597A (ja) | マイクロコンピユ−タ装置 | |
| JPS58186853A (ja) | 初期診断方式 | |
| JPS6284353A (ja) | 記憶読出し方式 | |
| JPS6236578B2 (ja) | ||
| JPS5935455B2 (ja) | セイギヨソウチ | |
| JPH02138644A (ja) | 暴走検出方式 | |
| JPS61160164A (ja) | 情報処理装置 | |
| JPH01309155A (ja) | メモリ制御装置 | |
| JPH05165549A (ja) | マイクロコンピュータ | |
| JPS60258654A (ja) | 半導体記憶装置 | |
| JPH0477883A (ja) | シングルチップマイクロコンピュータ | |
| JPH0452734A (ja) | 汎用レジスタ例外検出回路 |