JPH04330549A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、マイクロプロセッサ（以下、ＭＰＵと称す）
とＤＭＡコントローラで読み出し、ＲＡＭ（書き込み可
能メモリー領域）を共有している制御装置に関する。

（従来の技術） 一般に、ＭＰＵを使用した電力プラントなどの制御装置
では、装置間の高速データ伝送や装置内の高速メモリー
転送を行なう場合、ＭＰＵを介さずにＤＭＡコントロー
ラにより直接装置間のデータ転送を行なうという手法が
取られている。

第５図にそのようなＤＭＡコントローラを用いた従来の
電力プラントなどの制御装置の一例を示す。

制御装置１は、プログラムの実行や装置全体の間を制御
するＭＰＵ２と、このＭＰＵ２を介さずに装置間のデー
タ転送や装置内のメモリー転送を行なうＤＭＡコントロ
ーラ３と、ＲＯＭ（プログラム読出専用メモリ）４と、
ＲＡＭ（諸情報読み出し、書き込み可能メモリ）５およ
び伝送用コントローラ６からなる。

また、それぞれの装置間には、ＭＰＵ２からＲＯＭ４、
ＲＡＭ５に加えられる読出信号ａ１と、ＭＰＵ２からＲ
ＡＭ５に加えられる書込信号ａ２と、ＭＰＵ２からＤＭ
Ａコントローラ３に加えられるＭＰＵ停止応答信号ａ３
と、ＤＭＡコントローラ３からメモリ５に加えられる読
出要求信号ｂ１と、ＤＭＡコントローラ３からメモリ５
に加えられる書込要求信号ｂ２と、ＤＭＡコントローラ
３から伝送用コントローラ６に加えられる読出信号ｂ３
と、ＤＭＡコントローラ３から伝送用コントローラ６に
加えられる書込信号ｂ４と、ＤＭＡコントローラ３から
ＭＰＵ２に加えられるＭＰＵ停止要求信号ｂ５と、伝送
用コントローラ６からＤＭＡコントローラ３に加えられ
る読出要求信号ｃ１と、伝送用コントローラ６からＤＭ
Ａコントローラ３に加えられる書込要求信号ｃ２および
アドレス・データバスｄ１からなる信号ラインが付設さ
れている。

以下に第５図に示した従来の制御装置１における、ｍビ
ットを１キャラクタとしたビットシリアルデータを扱う
伝送用コントローラ６とＤＭＡコントローラ３を使用し
た高速データ伝送を行う場合のＭＰＵ２、ＤＭＡコント
ローラ３、ＲＡＭ５、及び、伝送用コントローラ６の動
作について、データ受診時を例に取って説明する。

先ず、データ受診時は伝送用コントローラ６が１キャラ
クタ（ｍビット）受信完了すると読み出し要求信号ｃ１
＝１をＤＭＡコントローラ３に出力する。ＤＭＡコント
ローラ３は、伝送用コントローラ６からの読み出し要求
信号ｃ１＝１を検出し、ＭＰＵ停止要求信号ｂ５＝１を
出力する。ＭＰＵ２はＤＭＡコントローラ３からのＭＰ
Ｕ停止要求信号ｂ５＝１を検出すると直ちに自身の動作
を停止（プログラムの実行を停止し、アドレスデータバ
スｄ１の使用権を放棄）した後、ＤＭＡコントローラ３
にＭＰＵ停止応答信号ａ３＝１を出力する。この状態で
アドレスバスｄ１の使用権はＤＭＡコントローラ３が握
ることになる。

従って、ＤＭＡコントローラ３は、伝送用コントローラ
６に読み出し信号ｂ３＝１を出力する。

伝送用コントローラ６は受信したキャラクタ（ｍビット
）をアドレスデータバスｄ１に出力すると同時に読み出
し要求信号ｃ１＝０とする。すると、ＤＭＡコントロー
ラ３は、ＲＡＭ５に対しｂ２を出力する。これにより、
その受信データはＲＡＭ５に書き込まれることになる。

その後、ＤＭＡコントローラ３は、ＭＰＵ停止要求信号
ｂ５＝０とすることにより、ＭＰＵ２は、そのＭＰＵ停
止要求信号ｂ５＝０を検出することでＤＭＡコントロー
ラ３に対するＭＰＵ停止応答信号ａ３＝０とし、自身の
動作を再開する。

（発明が解決しようとする課題） ところで、一般に電力プラント等の制御装置においては
、プラント運転に異常を来す前に不良箇所を早期発見す
る必要があり、そのために自己診断機能が設けられる。

その自己診断機能の一つにＲＡＭへの書き込み、読み出
しが正常に行われるか否かをチェックするメモリー書き
込み、読み出し診断機能がある。

しかしながら、上記従来の制御装置１によると、１キャ
ラクタ伝送単位毎にＤＭＡコントローラ３からＭＰＵ停
止要求信号ｂ５＝１が発生する間にＭＰＵは上記診断機
能を実行しなければならず、実行可能なプログラムステ
ップ数に制約が生じる。

この結果、データ伝送に使用する読み出し、書き込み可
能メモリー領域（ＲＡＭ５）については、ＭＰＵ２で上
記診断機能を実行のためにアクセス中にＤＭＡコントロ
ーラ３で同一番地をアクセスすると、診断機能実行途中
の誤ったデータを伝送したり、メモリーに書き込まれる
場合が生じる。

従って、このような誤動作を防止するためには、メモリ
ー診断はデータ伝送に使用するＲＡＭ５領域を避けて実
行しなければならず、ＤＭＡコントローラを使用した高
速データ伝送機能を有する制御装置においては、伝送容
量、伝送速度、伝送周期（伝送頻度）によって、メモリ
ーの書き込み、読み出し診断可能領域及び診断周期が大
幅に制限されるため、制御装置の信頼性のみならず、プ
ラントの安全運転にも影響を及ぼす問題点があった。

そこで本発明は、上記の問題点を解決し、ＭＰＵとＤＭ
Ａコントローラが共有するＲＡＭ領域の診断機能を充実
させた制御装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、ＭＰＵからのＭＰＵ停止禁止信号でリセット
され、ＭＰＶ停止許可信号でセットされるフリップ・フ
ロップ回路と、このフリップ・フロップ回路がセット状
態のときに出力される出力信号と前記ＤＭＡコントロー
ラから出力されるＭＰＵ停止要求信号とにより、前記Ｍ
ＰＵ停止要求信号を出力する２入力論理積回路とからな
るＭＰＵ停止許可／禁止制御手段を設けたことを特徴と
するものである。

（作用） これにより、ＭＰＶが、ＤＭＡコントローラと共有して
使用する読出／書込メモリー領域にアクセスするさい、
ＭＰＵ停止許可／禁止制御手段にＤＭＡコントローラか
らＭＰＵ停止要求信号が加えられても、ＭＰＵは、この
信号がＭＰＵに入力不可となるようにＭＰＵ停止許可／
禁止制御手段をセットし、読出／書込メモリー領域のア
クセスが終了した時点で、ＤＭＡコントローラからのＭ
ＰＵ停止要求信号が入力可能となるように、ＭＰＵ停止
許可／禁止制御手段をセットすることにより、ＭＰＵと
ＤＭＡコントローラと共有して使用する読出／書込メモ
リー領域に対してＭＰＵとＤＭＡコントローラの競合ア
クセスを防止できる。

（実施例） 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は本発明によるＭＰＵを応用した制御装置の一例
を示す構成図である。

なお同図において、第５図と同じ部分には、同一符号を
付してその説明は省略する。

同図において、プログラムの実行や装置全体の間を制御
し、数個の汎用レジスタを備えたＭＰＵ２とＤＭＡコン
トローラ３の間に設けられた、ＭＰＵの停止作業を制御
するＭＰＵ停止許可／禁止制御回路７には、ＭＰＵ２か
らのＭＰＵ停止許可信号ａ４およびＭＰＵ停止禁止信号
ａ５と、ＤＭＡコントローラ３からはＭＰＵ停止要求信
号ｂ５が加えられており、ＭＰＵ停止許可／禁止制御回
路７からはＭＰＵ２にＭＰＵ停止要求信号ｅ１が加えら
れている。

ＭＰＵ停止許可／禁止制御回路７の一例を第２図に示す
。

同図において、ＭＰＵ停止許可／禁止制御回路７は、フ
リップ・フロップ回路７１と２入力論理積回路７２から
なり、ＭＰＵ２からのＭＰＵ停止許可信号ａ４およびＭ
ＰＵ停止禁止信号ａ５は、ＲＯＭ４に予め設けられた書
込・読出診断プログラムＰをＭＰＵ２で実行する場合に
出力される信号で、フリップ・フロップ回路７１を制御
するものである。

このとき、フリップ・フロップ回路７１は、ＭＰＵ停止
許可信号ａ４によりセットされ、ＭＰＵ停止禁止信号ａ
５によりリセットされる。

また、２入力論理積回路７２は、フリップ・フロップ回
路７１の出力信号ｅ１とＤＭＡコントローラ３から加え
られるＭＰＵ停止要求信号ｂ５より、ＭＰＵ２にＭＰＵ
停止要求信号ｅ２を加える。

以上のような構成において、データ受信時を例にＲＯＭ
に予め用意されたＲＡＭ書込・読出診断を行なうソフト
ウェア処理例を第３図を用いて説明する。

同図において、ＭＰＵ２で、ＲＯＭ４に設けられた診断
プログラムＰを使用してＲＡＭ５領域のｎ番地の書込・
読出診断を実行する場合には、まず、ＲＡＭ５のｎ番地
のメモリーをアクセスする前に、ＭＰＵ２は、ＭＰＵ停
止許可／禁止制御回路７にＭＰＵ停止禁止信号ａ５を出
力して、ＭＰＵ２を停止禁止とする（処理１００）。

このとき、ＭＰＵ停止許可／禁止制御回路７は、ＭＰＵ
停止禁止信号ａ５を検出すると、フリップ・フロップ回
路７１の出力信号ｅ１をリセット状態にし、２入力論理
積回路７２の一方の入力端に加えられるＤＭＡコントロ
ーラ３からのＭＰＵ停止要求信号ｂ５が出力されても、
ＭＰＵ２にＭＰＵ停止要求信号ｅ２が出力しないように
ブロックする。

そして、ＭＰＵ２は診断プログラムＰにより、ＲＡＭ５
のｎ番地の内容をＭＰＵ２に設けられた、汎用レジスタ
Ａに保存し（処理１０１）し、代りにＲＡＭ５のｎ番地
に診断データを書込む（処理１０２）。

次に、ＲＡＭ５のｎ番地の内容を汎用レジスタＢに保存
し（処理１０３）し、汎用レジスタＡの内容をＲＡＭ５
のｎ番地に書込む（処理１０４）。

ＭＰＵ２は診断プログラムＰにより、ＲＡＭ５のｎ番地
に対するアクセス処理を終了すると、ＭＰＵ停止許可／
禁止制御回路７にＭＰＵ停止許可信号ａ４を出力する。

ＭＰＵ停止許可／禁止制御回路７は、ＭＰＵ停止許可信
号ａ４を検出するとフリップ・フロップ回路７１の出力
信号ｅ１をセット状態にし、２入力論理積回路７２の一
方の入力端に加えられるＤＭＡコントローラ３からのＭ
ＰＵ停止要求信号ｂ５が出力されると、そのタイミング
でＭＰＵ２にＭＰＵ停止要求信号ｅ２が出力するように
する（処理１０５）。

ＭＰＵ２は、診断プログラムＰにより、汎用レジスタＢ
の内容と診断データを比較して、ＲＡＭ５のｎ番地が正
常か否かを判断する（判断１０６）。

第４図（Ａ）により制御装置の動作例を示す。

同図において、伝送用コントローラ６からＤＭＡコント
ローラ３に受信データ読出要求信号ｃ１が論理Ｈレベル
に立上げられると（第４図（ａ）参照）、ＤＭＡコント
ローラ３は、ＭＰＵ停止許可／禁止制御回路７に対して
ＭＰＵ停止要求信号ｂ５を論理Ｈレベルに立上げる（第
４図（ｂ）参照）。

一方、ＭＰＵ２は、このとき、ＲＡＭ５の書込・読出診
断処理を行なっているため、ＭＰＵ停止禁止信号ａ５を
論理Ｈレベルに立上げ（第４図（ｈ）参照）、このタイ
ミングで、フリップ・フロップ回路７１の出力信号ｅ１
が論理Ｌレベルに立下がり、この間、ＤＭＡコントロー
ラ３は、ＭＰＵ２からＭＰＵ停止応答信号ａ３が論理Ｈ
レベルに立上がるまで（ｔ１時間）ＭＰＵ停止要求信号
ｂ５を論理Ｈレベルに立上げたまま待機している。

そして、ＭＰＵ２内の処理が終り、ＭＰＵ２よりＭＰＵ
停止許可信号ａ４が論理Ｈレベルに立上げられると（第
４図（ｉ）参照）、このタイミングで、出力信号ｅ１が
論理Ｈレベルに立上がり（第４図（ｆ）参照）、これに
より、ＭＰＵ２よりＤＭＡコントローラ３にＭＰＵ停止
応答信号ａ３が論理Ｈレベルに立上がる（第４図（ｃ）
参照）とともに、受信データ読出信号ｃ１を論理Ｌレベ
ルに立下げる。

これにより、ＤＭＡコントローラ３は、受信データ読出
信号ｂ３を伝送用コントローラ６に論理Ｈレベルに立上
げ（第４図（ｄ）参照）、伝送用コントローラ６は、ア
ドレス・データバスｄ１に１伝送単位のデータ信号Ｄを
出力し、出力が終りしだい、ＤＭＡコントローラ３はＲ
ＡＭ５に対してメモリ書込信号ｂ２を論理Ｈレベルに立
上げ（第４図（ｅ）参照）、ＲＡＭ５は、アドレス・デ
ータバスｄ１に出力された１伝送単位のデータ信号Ｄを
書込む。

そして、ＤＭＡコントローラ３は、メモリ書込信号ｂ２
を論理Ｌレベルに立下げると、ＭＰＵ停止要求信号ｂ５
を論理Ｌレベルに立下げ、これにより、ＭＰＵ停止要求
信号ｅ２が論理Ｌレベルに立下がり、そして、受信デー
タ読出信号ｂ３を論理Ｌレベルに立下げる。

第４図（Ｂ）は、ＭＰＵ２がＲＡＭ５の書き込み・読み
出し診断処理を行なっていない場合であり、この場合、
ＭＰＵ停止許可／禁止制御回路７から出力信号ｅ１が論
理Ｈレベルに立上がっているので、ＭＰＵ２は、ＤＭＡ
コントローラ３からのＭＰＵ停止要求信号ｂ５が論理Ｈ
レベルに立上がると、直ちに、ＭＰＵ停止応答信号ａ３
を論理Ｈレベルに立上げる。

このようにして、フリップ・フロップ回路と２入力論理
積回路から構成されるＭＰＵ停止許可／禁止制御回路お
よびＭＰＵのプログラム制御によって、ＭＰＵとＤＭＡ
コントローラが共有するＲＡＭ領域に対するＭＰＵとＤ
ＭＡコントローラの競合アクセスを防止することができ
る。

［発明の効果］ 以上説明したように、本発明によれば、ＤＭＡコントロ
ーラを使用した高速データ伝送機能を有する制御装置に
おいても、ＤＭＡコントローラの動作にとらわれず、定
期的なリード・ライト診断が可能となり、信頼性の高い
制御装置が得られるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例にかかる制御装置を示す構成
図、第２図はＭＰＵ停止許可／禁止制御回路の一例を示
す構成図、第３図はＲＡＭの書込／読出診断を行なうソ
フトウェア処理例を示すフローチャート、第４図（Ａ）
は制御装置の動作例を示すタイミングチャート、第４図
（Ｂ）はＭＰＵ２がＲＡＭ５の書き込み、読み出し診断
処理を行なっていない場合の制御装置の動作例を示すタ
イミングチャート、第５図は制御装置の従来例を示す構
成図である。 １…制御装置、２…ＭＰＵ、３…ＤＭＡコントローラ、
４…プログラム読出専用ＲＡＭ、５…諸情報書き込み、
読み出し用ＲＡＭ、７…ＭＰＵ停止許可／禁止制御回路
。 代理人　弁理士　紋田誠

Claims (1)

1. 【特許請求の範囲】 ＲＯＭに記憶されているメモリー診断プログラムに基づ
   きＲＡＭへの書き込み、読み出しチェックも行うマイク
   ロプロセッサと、 伝送データを送受信完了する毎に次の伝送データを送受
   信処理するため前記ＲＡＭへの書き込み、読み出し処理
   するための要求信号を出力する伝送コントローラと、 前記要求信号に応じて前記マイクロプロセッサにマイク
   ロプロセッサ停止要求信号を出してバスの使用権を獲得
   し前記伝送コントローラと前記ＲＡＭ間のデータの直接
   転送を行うＤＭＡコントローラとを備えた制御装置にお
   いて、 前記マイクロプロセッサからのマイクロプロセッサ停止
   禁止信号でリセットされ、マイクロプロセッサ停止許可
   信号でセットされるフリップ・フロップ回路と、このフ
   リップ・フロップ回路がセット状態のときに出力される
   出力信号と前記ＤＭＡコントローラから出力されるマイ
   クロプロセッサ停止要求信号とにより、前記マイクロプ
   ロセッサへの停止要求信号を出力する２入力論理積回路
   とからなるマイクロプロセッサ停止許可／禁止制御手段
   を設けたことを特徴とする制御装置。