JPH07239795A - マイクロプロセッサの暴走防止回路 - Google Patents
マイクロプロセッサの暴走防止回路Info
- Publication number
- JPH07239795A JPH07239795A JP6054716A JP5471694A JPH07239795A JP H07239795 A JPH07239795 A JP H07239795A JP 6054716 A JP6054716 A JP 6054716A JP 5471694 A JP5471694 A JP 5471694A JP H07239795 A JPH07239795 A JP H07239795A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- power supply
- supply voltage
- voltage
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 電源電圧の低下に伴う、起動時の暴走を簡単
な回路で防止でき、且つ主電源及び副電源のいずれから
でも何等制約を受けずに起動させる。 【構成】 主動作用の第１の電源電圧＋Ｖと副動作用の
第２の電源電圧ＶBTとが供給されるマイクロプロセッサ
の電源電圧の低下に伴う暴走を防止するマイクロプロセ
ッサの暴走防止回路。第２の電源電圧の値とマイクロプ
ロセッサの動作不定域の上限値との間に設定した所定レ
ベルＶref まで電源電圧の値が低下したとき、当該マイ
クロプロセッサを強制的にリセットさせるリセット手段
（リセット回路１１）を設けた。
な回路で防止でき、且つ主電源及び副電源のいずれから
でも何等制約を受けずに起動させる。 【構成】 主動作用の第１の電源電圧＋Ｖと副動作用の
第２の電源電圧ＶBTとが供給されるマイクロプロセッサ
の電源電圧の低下に伴う暴走を防止するマイクロプロセ
ッサの暴走防止回路。第２の電源電圧の値とマイクロプ
ロセッサの動作不定域の上限値との間に設定した所定レ
ベルＶref まで電源電圧の値が低下したとき、当該マイ
クロプロセッサを強制的にリセットさせるリセット手段
（リセット回路１１）を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、空気調和機などに搭載
されるマイクロプロセッサ（マイコン又はマイクロコン
ピュータとも呼ばれる）の暴走防止回路に係り、とく
に、マイクロプロセッサ自体が必然的に有している電源
電圧に対する動作上の不定領域（暴走領域）に起因した
暴走（誤動作）を防止する回路に関する。
されるマイクロプロセッサ（マイコン又はマイクロコン
ピュータとも呼ばれる）の暴走防止回路に係り、とく
に、マイクロプロセッサ自体が必然的に有している電源
電圧に対する動作上の不定領域（暴走領域）に起因した
暴走（誤動作）を防止する回路に関する。
【０００２】
【従来の技術】従来、空気調和機などに搭載されるマイ
クロプロセッサにあっては、プログラム駆動などの主動
作を担う主電源と停電時などのバックアップ時にデータ
保持などの副動作を担う副電源とを並設して使用する形
式のものが多用されている。主動作に伴う消費電力は通
常大きいので、主電源の電圧は例えば５［Ｖ］であり、
副動作の消費電力は小さくて済むので、副電源の電圧は
例えばバッテリから供給される３［Ｖ］に設定される。
クロプロセッサにあっては、プログラム駆動などの主動
作を担う主電源と停電時などのバックアップ時にデータ
保持などの副動作を担う副電源とを並設して使用する形
式のものが多用されている。主動作に伴う消費電力は通
常大きいので、主電源の電圧は例えば５［Ｖ］であり、
副動作の消費電力は小さくて済むので、副電源の電圧は
例えばバッテリから供給される３［Ｖ］に設定される。
【０００３】このようにバックアップ用電源を有するマ
イクロプロセッサを起動させる場合、主動作と副動作に
優先度の違いがあり、主動作からの立ち上げに限定され
ている。その理由は、マイクロプロセッサには、電源電
圧レベルの減少に伴い、図３中の電源電圧Ｖ＝Ｖ1 〜Ｖ
2 で示す斜線領域の如く、必ず不定領域（マイクロプロ
セッサ自体で正常か異常かの判断がつかない、誤動作
（メイン・クロック回路が起動しない）を起こす可能性
のある領域）が在るためで、この不定領域に因って暴走
状態（メイン・クロック波形が発生しないため、プログ
ラムも起動できない誤動作状態）を回避するためであ
る。このため、バックアップ時にバッテリに拠る副動作
に移行させるには、既に主動作状態にある場合は別とし
て、電源電圧の立ち上げとともに、一時的に主動作に移
行させたの後、副動作に移行させる必要がある。
イクロプロセッサを起動させる場合、主動作と副動作に
優先度の違いがあり、主動作からの立ち上げに限定され
ている。その理由は、マイクロプロセッサには、電源電
圧レベルの減少に伴い、図３中の電源電圧Ｖ＝Ｖ1 〜Ｖ
2 で示す斜線領域の如く、必ず不定領域（マイクロプロ
セッサ自体で正常か異常かの判断がつかない、誤動作
（メイン・クロック回路が起動しない）を起こす可能性
のある領域）が在るためで、この不定領域に因って暴走
状態（メイン・クロック波形が発生しないため、プログ
ラムも起動できない誤動作状態）を回避するためであ
る。このため、バックアップ時にバッテリに拠る副動作
に移行させるには、既に主動作状態にある場合は別とし
て、電源電圧の立ち上げとともに、一時的に主動作に移
行させたの後、副動作に移行させる必要がある。
【０００４】かかる状況におけるマイクロプロセッサの
リセット回路の一例を図４に示す。このリセット回路
は、マイクロプロセッサ１の主電源端子Ｔ54に供給され
る主電源Ｖ＝＋５［Ｖ］とアースとの間に接続される、
抵抗Ｒ及びコンデンサＣの充放電回路を有し、両素子
Ｒ，Ｃの中間点がマイクロプロセッサ１のリセット端子
ＲＳＴに接続されている。抵抗ＲにはダイオードＤが並
列に接続されている。この抵抗Ｒ及びコンデンサＣの時
定数により、電源イニシャル時のリセット端子ＲＳＴを
論理Ｌレベルで所定時間、主電源に対して遅延し、リセ
ットを確実化させている。一方、電源ダウン時には、コ
ンデンサＣに蓄積された電荷に拠り、電源電圧ＶDD＜リ
セット電圧ＶRST となる。
リセット回路の一例を図４に示す。このリセット回路
は、マイクロプロセッサ１の主電源端子Ｔ54に供給され
る主電源Ｖ＝＋５［Ｖ］とアースとの間に接続される、
抵抗Ｒ及びコンデンサＣの充放電回路を有し、両素子
Ｒ，Ｃの中間点がマイクロプロセッサ１のリセット端子
ＲＳＴに接続されている。抵抗ＲにはダイオードＤが並
列に接続されている。この抵抗Ｒ及びコンデンサＣの時
定数により、電源イニシャル時のリセット端子ＲＳＴを
論理Ｌレベルで所定時間、主電源に対して遅延し、リセ
ットを確実化させている。一方、電源ダウン時には、コ
ンデンサＣに蓄積された電荷に拠り、電源電圧ＶDD＜リ
セット電圧ＶRST となる。
【０００５】
【発明が解決しようとする課題】上述したリセット回路
の動作をもってしても、必ずしも不定領域への移行を回
避できない。つまり、製造段階又は市場での取付け段階
での操作上の何等かの理由により、主電源のオフ状態に
て、副動作投入用のバックアップ・スイッチ（バッテリ
電圧ＶBT＝＋３［Ｖ］を投入するスイッチ）の操作がオ
ン−オフ−オンの順に繰り返されると、プログラムが起
動しない暴走状態に陥ることがある。図５には、この暴
走状態を説明するため、マイコン電源電圧ＶDD（太い実
線）、バッテリ電圧ＶBT（一点鎖線）、リセット端子電
圧ＶRST （二点鎖線）、及びメイン・クロック発振電圧
Ｖ4.19（４．１９［MHz ］：細い実線）の変化を、動作
モードの変化と伴に示す。同図において、停電動作状態
（バックアップ状態）から時刻ｔ１でバックアップ・ス
イッチをオンからオフに、時刻ｔ２でオフからオンに入
れて再び停電動作状態とし、さらに時刻ｔ３で主電源
（メインスイッチ）を投入して通常動作状態にしてい
る。同図から分かるように、副動作である２つの停電動
作状態（バックアップ状態）の期間が長いと、電源電圧
ＶDDが不定領域に入り易く、一度、不定領域に入った状
態から停電動作状態、そして通常動作状態へと立ち上げ
ていっても、クロックの発振波形が時刻ｔ３以降には現
れず（細い実線Ｖ4.19参照）、暴走状態となることがあ
る。
の動作をもってしても、必ずしも不定領域への移行を回
避できない。つまり、製造段階又は市場での取付け段階
での操作上の何等かの理由により、主電源のオフ状態に
て、副動作投入用のバックアップ・スイッチ（バッテリ
電圧ＶBT＝＋３［Ｖ］を投入するスイッチ）の操作がオ
ン−オフ−オンの順に繰り返されると、プログラムが起
動しない暴走状態に陥ることがある。図５には、この暴
走状態を説明するため、マイコン電源電圧ＶDD（太い実
線）、バッテリ電圧ＶBT（一点鎖線）、リセット端子電
圧ＶRST （二点鎖線）、及びメイン・クロック発振電圧
Ｖ4.19（４．１９［MHz ］：細い実線）の変化を、動作
モードの変化と伴に示す。同図において、停電動作状態
（バックアップ状態）から時刻ｔ１でバックアップ・ス
イッチをオンからオフに、時刻ｔ２でオフからオンに入
れて再び停電動作状態とし、さらに時刻ｔ３で主電源
（メインスイッチ）を投入して通常動作状態にしてい
る。同図から分かるように、副動作である２つの停電動
作状態（バックアップ状態）の期間が長いと、電源電圧
ＶDDが不定領域に入り易く、一度、不定領域に入った状
態から停電動作状態、そして通常動作状態へと立ち上げ
ていっても、クロックの発振波形が時刻ｔ３以降には現
れず（細い実線Ｖ4.19参照）、暴走状態となることがあ
る。
【０００６】このような状況に鑑み、電源立ち上げ時
に、「一時的に主動作に入れ、その後、副動作に移行さ
せる」という前述したシーケンスを予めプログラムとし
て組み込み、主電源の電圧が、スイッチ部が動作する初
期電圧に達しない状態では、バックアップ電圧が出力さ
れないように設定する切換回路も知られている。
に、「一時的に主動作に入れ、その後、副動作に移行さ
せる」という前述したシーケンスを予めプログラムとし
て組み込み、主電源の電圧が、スイッチ部が動作する初
期電圧に達しない状態では、バックアップ電圧が出力さ
れないように設定する切換回路も知られている。
【０００７】しかしながら、そのようなシーケンスを組
み込んだ切換回路は大形・複雑になり、回路の製造コス
トも高く、結局、空気調和機などのマイクロプロセッサ
搭載の対象機器の製造コストが著しく上昇してしまうと
いう問題がある。
み込んだ切換回路は大形・複雑になり、回路の製造コス
トも高く、結局、空気調和機などのマイクロプロセッサ
搭載の対象機器の製造コストが著しく上昇してしまうと
いう問題がある。
【０００８】本発明は、上述したマイクロプロセッサの
不定領域に起因した暴走の問題に鑑みてなされたもの
で、主電源及び副電源の電圧のいずれからでも何等制約
を受けずにマイクロプロセッサを立ち上げることがで
き、そのような暴走状態に至るのを、簡単かつ安価な構
成で確実に防止できるようにすることを、目的とする。
不定領域に起因した暴走の問題に鑑みてなされたもの
で、主電源及び副電源の電圧のいずれからでも何等制約
を受けずにマイクロプロセッサを立ち上げることがで
き、そのような暴走状態に至るのを、簡単かつ安価な構
成で確実に防止できるようにすることを、目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係るマイクロプロセッサの暴走防止回路
は、主動作用の第１の電源電圧と副動作用の第２の電源
電圧とが供給されるマイクロプロセッサの電源電圧の低
下に伴う暴走を防止するもので、上記第２の電源電圧の
値と上記マイクロプロセッサの動作不定域の上限値との
間に設定された所定レベルまで電源電圧の値が低下した
とき、当該マイクロプロセッサを強制的にリセットさせ
るリセット手段を設けた。
め、この発明に係るマイクロプロセッサの暴走防止回路
は、主動作用の第１の電源電圧と副動作用の第２の電源
電圧とが供給されるマイクロプロセッサの電源電圧の低
下に伴う暴走を防止するもので、上記第２の電源電圧の
値と上記マイクロプロセッサの動作不定域の上限値との
間に設定された所定レベルまで電源電圧の値が低下した
とき、当該マイクロプロセッサを強制的にリセットさせ
るリセット手段を設けた。
【００１０】とくに、請求項２記載の発明では、前記副
動作用の第２の電源電圧は、バックアップ用と電池の電
圧である。また、請求項３記載の発明では、前記リセッ
ト手段は、前期電源電圧と所定レベルとを比較し、当該
電源電圧の値が所定レベル以下になったとき、前記マイ
クロプロセッサにリセット信号を出力する比較器であ
る。
動作用の第２の電源電圧は、バックアップ用と電池の電
圧である。また、請求項３記載の発明では、前記リセッ
ト手段は、前期電源電圧と所定レベルとを比較し、当該
電源電圧の値が所定レベル以下になったとき、前記マイ
クロプロセッサにリセット信号を出力する比較器であ
る。
【００１１】
【作用】この発明では、例えば、第２の電源電圧による
副動作（バックアップ）の状態ではマイクロプロセッサ
の電源電圧も第２の電源電圧と同じ値にあり、この状態
から副動作をオフに切り換えると、第２の電源電圧が無
くなり、電源電圧も低下する。そして、電源電圧＝所定
レベルまで低下してくると、リセット手段により、マイ
クロプロセッサが強制的にリセットされる。つまり、電
源電圧がマイクロプロセッサの不定領域に入る前にリセ
ットされる。これにより、マイクロプロセッサを再び副
動作（バックアップ）状態に切り換えても、また主動作
状態に切り換えても、マイクロプロセッサは立ち上が
り、不定領域に起因した暴走（誤動作）状態を回避でき
る。リセット手段は比較器で構成できるので、予めシー
ケンスをプログラムしておく回路に比べ、簡単且つ安価
である。
副動作（バックアップ）の状態ではマイクロプロセッサ
の電源電圧も第２の電源電圧と同じ値にあり、この状態
から副動作をオフに切り換えると、第２の電源電圧が無
くなり、電源電圧も低下する。そして、電源電圧＝所定
レベルまで低下してくると、リセット手段により、マイ
クロプロセッサが強制的にリセットされる。つまり、電
源電圧がマイクロプロセッサの不定領域に入る前にリセ
ットされる。これにより、マイクロプロセッサを再び副
動作（バックアップ）状態に切り換えても、また主動作
状態に切り換えても、マイクロプロセッサは立ち上が
り、不定領域に起因した暴走（誤動作）状態を回避でき
る。リセット手段は比較器で構成できるので、予めシー
ケンスをプログラムしておく回路に比べ、簡単且つ安価
である。
【００１２】
【実施例】以下、この発明の一実施例に係るマイクロプ
ロセッサの暴走防止回路を図１及び図２に基づき説明す
る。このマイクロプロセッサは例えば空気調和機の制御
回路に搭載されて好適なものであるが、必ずしも空気調
和機に限定されるものではなく、マイクロプロセッサを
使う機器であれば任意のものに適用できる。
ロセッサの暴走防止回路を図１及び図２に基づき説明す
る。このマイクロプロセッサは例えば空気調和機の制御
回路に搭載されて好適なものであるが、必ずしも空気調
和機に限定されるものではなく、マイクロプロセッサを
使う機器であれば任意のものに適用できる。
【００１３】図１に示す、暴走防止回路付きのマイクロ
プロセッサ１０は、ＩＣ化されたワンチップ・マイコン
として形成されており（例えば日本電気株式会社製、製
品番号μＰＤ７５３１６ＧＦ）、主電圧Ｖ＝＋５［Ｖ］
及び副（バッテリ）電圧ＶBT＝＋３［Ｖ］を電源電圧Ｖ
DDとする２電源方式で動作するようになっている。
プロセッサ１０は、ＩＣ化されたワンチップ・マイコン
として形成されており（例えば日本電気株式会社製、製
品番号μＰＤ７５３１６ＧＦ）、主電圧Ｖ＝＋５［Ｖ］
及び副（バッテリ）電圧ＶBT＝＋３［Ｖ］を電源電圧Ｖ
DDとする２電源方式で動作するようになっている。
【００１４】マイクロプロセッサ１０は各種の入出力端
子を有している。この内、主電源端子Ｔ54には、図示し
ない主電源回路から主電圧Ｖ＝＋５［Ｖ］が供給される
ようになっているとともに、その主電圧Ｖは、ＩＣ化さ
れたリセット回路１１（本発明のリセット手段を成すと
同時に、暴走防止回路の要部を成す）の比較入力となっ
ている。
子を有している。この内、主電源端子Ｔ54には、図示し
ない主電源回路から主電圧Ｖ＝＋５［Ｖ］が供給される
ようになっているとともに、その主電圧Ｖは、ＩＣ化さ
れたリセット回路１１（本発明のリセット手段を成すと
同時に、暴走防止回路の要部を成す）の比較入力となっ
ている。
【００１５】リセット回路１１は例えばＣＭＯＳ型に構
成されたＩＣ回路であり（例えばセイコー電子工業
（株）製、製品番号Ｓ−８０７２０ＡＬ−ＡＨ−Ｘ）、
その回路構成はアクティブ・ロー型の比較器１１ａを要
部としている。このリセット回路１１に対して、主電圧
Ｖが比較器１１ａの反転入力端に供給され、基準電圧Ｖ
ref が非反転入力端に供給されている。このため、電圧
値の大小関係がＶ＞Ｖrefの間、比較器１１ａの出力Ｓ
RST は論理Ｈを維持するが、Ｖ≦Ｖref なると、その出
力ＳRST は瞬時に論理Ｌに立ち下がる。この比較器１１
ａの出力ＳRST はリセット信号として、マイクロプロセ
ッサ１０のリセット端子ＲＳＴに供給されている。上記
基準値Ｖref は、電源電圧ＶDD（停電動作時にはバッテ
リ電圧ＶBTに相当、通常動作時には主電圧Ｖに相当）が
マイクロプロセッサ１０自体が持つ不定領域（例えば
１．５７４［Ｖ］〜０．２ＶDDの範囲）の上限値（例え
ば１．５７４［Ｖ］）よりも大きい所定値（例えば２
［Ｖ］）に設定されている。
成されたＩＣ回路であり（例えばセイコー電子工業
（株）製、製品番号Ｓ−８０７２０ＡＬ−ＡＨ−Ｘ）、
その回路構成はアクティブ・ロー型の比較器１１ａを要
部としている。このリセット回路１１に対して、主電圧
Ｖが比較器１１ａの反転入力端に供給され、基準電圧Ｖ
ref が非反転入力端に供給されている。このため、電圧
値の大小関係がＶ＞Ｖrefの間、比較器１１ａの出力Ｓ
RST は論理Ｈを維持するが、Ｖ≦Ｖref なると、その出
力ＳRST は瞬時に論理Ｌに立ち下がる。この比較器１１
ａの出力ＳRST はリセット信号として、マイクロプロセ
ッサ１０のリセット端子ＲＳＴに供給されている。上記
基準値Ｖref は、電源電圧ＶDD（停電動作時にはバッテ
リ電圧ＶBTに相当、通常動作時には主電圧Ｖに相当）が
マイクロプロセッサ１０自体が持つ不定領域（例えば
１．５７４［Ｖ］〜０．２ＶDDの範囲）の上限値（例え
ば１．５７４［Ｖ］）よりも大きい所定値（例えば２
［Ｖ］）に設定されている。
【００１６】また、マイクロプロセッサ１０の停電検出
入力端Ｔ49には、バックアップ用の副電源としてのバッ
テリＢＴがバックアップ・スイッチ１２を介して接続さ
れている。これにより、バッテリ電圧ＶBT＝＋３［Ｖ］
をマイクロプロセッサ１０に供給可能になっており、停
電時にはバックアップ・スイッチ１２が自動的にオンと
なって、バッテリ電圧ＶBT＝＋３［Ｖ］が供給され、デ
ータ保持などの副動作を担うようになっている。
入力端Ｔ49には、バックアップ用の副電源としてのバッ
テリＢＴがバックアップ・スイッチ１２を介して接続さ
れている。これにより、バッテリ電圧ＶBT＝＋３［Ｖ］
をマイクロプロセッサ１０に供給可能になっており、停
電時にはバックアップ・スイッチ１２が自動的にオンと
なって、バッテリ電圧ＶBT＝＋３［Ｖ］が供給され、デ
ータ保持などの副動作を担うようになっている。
【００１７】さらに、マイクロプロセッサ１０にクロッ
ク端子Ｔ55，Ｔ56には停電時などのバックアップ時に作
動させるサブ・クロック回路１３が接続されるととも
に、別のクロック端子Ｔ58，Ｔ59には通常動作時に作動
させるメイン・クロック回路１４が接続されている。サ
ブ・クロック回路１３は例えば３２kHz の低速のクロッ
クパルスを発振させる、メイン・クロック回路１４は例
えば４．１９MHz の高速のクロックパルスを発振させ
る。
ク端子Ｔ55，Ｔ56には停電時などのバックアップ時に作
動させるサブ・クロック回路１３が接続されるととも
に、別のクロック端子Ｔ58，Ｔ59には通常動作時に作動
させるメイン・クロック回路１４が接続されている。サ
ブ・クロック回路１３は例えば３２kHz の低速のクロッ
クパルスを発振させる、メイン・クロック回路１４は例
えば４．１９MHz の高速のクロックパルスを発振させ
る。
【００１８】マイクロプロセッサ１０の他の入出力端子
には、空気調和機の制御回路の他の回路部分が接続され
ている。
には、空気調和機の制御回路の他の回路部分が接続され
ている。
【００１９】次に、マイクロプロセッサ１０の起動動作
を図２に基づき説明する。
を図２に基づき説明する。
【００２０】いま、停電動作（バックアップ動作）状態
であるとすると、まだリセットは掛かっておらず、主電
圧Ｖ＝０［Ｖ］で、バッテリ電圧ＶBT＝３［Ｖ］（一点
鎖線参照）が供給されている。このため、図２に示すよ
うに、電源電圧ＶDD（太い実線参照）、リセット端子電
圧ＶRST （二点鎖線参照）、及びメイン・クロック発振
電圧Ｖ4.19（細い実線参照）も共に３［Ｖ］である。
であるとすると、まだリセットは掛かっておらず、主電
圧Ｖ＝０［Ｖ］で、バッテリ電圧ＶBT＝３［Ｖ］（一点
鎖線参照）が供給されている。このため、図２に示すよ
うに、電源電圧ＶDD（太い実線参照）、リセット端子電
圧ＶRST （二点鎖線参照）、及びメイン・クロック発振
電圧Ｖ4.19（細い実線参照）も共に３［Ｖ］である。
【００２１】この状態から時刻ｔ１でバックアップ・ス
イッチ１２がオフにされると、バッテリＢＴが切り離さ
れるから、上記各電圧は徐々に低下してくる。そして、
時刻ｔ1aで電源電圧ＶDD＝Ｖref （ここでは２［Ｖ］）
になると、リセット回路１１の比較器１１ａの出力Ｓ
RST がそれまでの論理Ｈレベルから論理Ｌに立ち下がる
ので、これをリセット信号として、マイクロプロセッサ
１０では強制的にリセットが掛かる。つまり、電源電圧
ＶDDが不定領域（ここでは１．５７４［Ｖ］〜０．２Ｖ
DDの範囲）に入る前に確実にリセットされる。
イッチ１２がオフにされると、バッテリＢＴが切り離さ
れるから、上記各電圧は徐々に低下してくる。そして、
時刻ｔ1aで電源電圧ＶDD＝Ｖref （ここでは２［Ｖ］）
になると、リセット回路１１の比較器１１ａの出力Ｓ
RST がそれまでの論理Ｈレベルから論理Ｌに立ち下がる
ので、これをリセット信号として、マイクロプロセッサ
１０では強制的にリセットが掛かる。つまり、電源電圧
ＶDDが不定領域（ここでは１．５７４［Ｖ］〜０．２Ｖ
DDの範囲）に入る前に確実にリセットされる。
【００２２】そして、時刻ｔ２で再びバックアップ・ス
イッチ１２がオンに投入されると、電源電圧ＶDD、バッ
テリ電圧ＶBT、及びリセット端子電圧ＶRST が共に３
［Ｖ］まで立ち上がるとともに、イニシャル動作によっ
て、メイン・クロック発振電圧Ｖ4.19の発振波形が現れ
る。この発振が時刻ｔ2aで終わると、メイン・クロック
発振電圧Ｖ4.19も電源電圧ＶDD＝ＶBT＝３［Ｖ］に追従
する。
イッチ１２がオンに投入されると、電源電圧ＶDD、バッ
テリ電圧ＶBT、及びリセット端子電圧ＶRST が共に３
［Ｖ］まで立ち上がるとともに、イニシャル動作によっ
て、メイン・クロック発振電圧Ｖ4.19の発振波形が現れ
る。この発振が時刻ｔ2aで終わると、メイン・クロック
発振電圧Ｖ4.19も電源電圧ＶDD＝ＶBT＝３［Ｖ］に追従
する。
【００２３】その後、時刻ｔ３にて図示しないメイン・
スイッチがオンになり、主電源Ｖが投入されると、電源
電圧ＶDD＝主電圧Ｖ＝５［Ｖ］となり、リセット端子電
圧ＶRST もこれに追従する。メイン・クロック発振電圧
Ｖ4.19は一度、電源電圧ＶDDの上昇に追従した後、直ぐ
に低下し、その後、通常動作時の発振波形が現れる。こ
れによって、プログラムが起動し、マイクロプロセッサ
１０が正常に動作していることが分かる。
スイッチがオンになり、主電源Ｖが投入されると、電源
電圧ＶDD＝主電圧Ｖ＝５［Ｖ］となり、リセット端子電
圧ＶRST もこれに追従する。メイン・クロック発振電圧
Ｖ4.19は一度、電源電圧ＶDDの上昇に追従した後、直ぐ
に低下し、その後、通常動作時の発振波形が現れる。こ
れによって、プログラムが起動し、マイクロプロセッサ
１０が正常に動作していることが分かる。
【００２４】このようにすることで、主電源及び副電源
（バッテリ電圧）のいずれからでもマイクロプロセッサ
を起動させることができ、その立ち上げの優先度に関し
て何ら制約を受けることがない。これにより、例えば市
場での空気調和機の取り付け段階にて、主電源をオフに
したまま、バックアップ・スイッチをオン、オフ、オン
の順に操作して起動させたとしても、電源電圧の低下に
対応した適確なタイミングでのリセット動作で、誤動作
（暴走）を起こすことがない。そこで、例えば工場出荷
時に副電源（バッテリ）をオンにしたまま出荷でき、取
り付け時の誤動作を防止できる一方で、取り付け時のバ
ックアップ・スイッチの操作に特別な配慮は無用とな
り、工事を能率良く実施できる。また、データのバック
アップ動作を持つので、電源オフからの復帰時にデータ
再セットが不要になり、利用者にとって、利便性が高ま
る。さらにサービス時の過去の警報データを保持できる
ので、メインテナンス性が良い。
（バッテリ電圧）のいずれからでもマイクロプロセッサ
を起動させることができ、その立ち上げの優先度に関し
て何ら制約を受けることがない。これにより、例えば市
場での空気調和機の取り付け段階にて、主電源をオフに
したまま、バックアップ・スイッチをオン、オフ、オン
の順に操作して起動させたとしても、電源電圧の低下に
対応した適確なタイミングでのリセット動作で、誤動作
（暴走）を起こすことがない。そこで、例えば工場出荷
時に副電源（バッテリ）をオンにしたまま出荷でき、取
り付け時の誤動作を防止できる一方で、取り付け時のバ
ックアップ・スイッチの操作に特別な配慮は無用とな
り、工事を能率良く実施できる。また、データのバック
アップ動作を持つので、電源オフからの復帰時にデータ
再セットが不要になり、利用者にとって、利便性が高ま
る。さらにサービス時の過去の警報データを保持できる
ので、メインテナンス性が良い。
【００２５】一方、この実施例のリセット回路には複雑
なシーケンス回路は不要であり、比較器を要部とした簡
単な回路構成で済むので、安価な暴走防止回路となり、
かかるマイクロプロセッサを搭載する機器の製造コスト
低減に寄与する。
なシーケンス回路は不要であり、比較器を要部とした簡
単な回路構成で済むので、安価な暴走防止回路となり、
かかるマイクロプロセッサを搭載する機器の製造コスト
低減に寄与する。
【００２６】
【発明の効果】以上説明したように、この発明に係るマ
イクロプロセッサの暴走防止回路によれば、第２の電源
電圧の値とマイクロプロセッサの動作不定域の上限値と
の間に設定した所定レベルまで電源電圧の値が低下した
とき、当該マイクロプロセッサを強制的にリセットさせ
るので、主電源及び副電源の電圧のいずれからでも何等
制約を受けずにマイクロプロセッサを立ち上げることが
でき、暴走状態を簡単かつ安価な構成で確実に防止でき
る一方、利用者の利便性も高まる。
イクロプロセッサの暴走防止回路によれば、第２の電源
電圧の値とマイクロプロセッサの動作不定域の上限値と
の間に設定した所定レベルまで電源電圧の値が低下した
とき、当該マイクロプロセッサを強制的にリセットさせ
るので、主電源及び副電源の電圧のいずれからでも何等
制約を受けずにマイクロプロセッサを立ち上げることが
でき、暴走状態を簡単かつ安価な構成で確実に防止でき
る一方、利用者の利便性も高まる。
【図１】本発明の一実施例に係る空気調和機に搭載した
マイクロプロセッサ及びその暴走防止回路のブロック図
である。
マイクロプロセッサ及びその暴走防止回路のブロック図
である。
【図２】実施例における各部の電圧の変化を示す動作説
明図である。
明図である。
【図３】不定領域を説明する説明図である。
【図４】従来のリセット回路を示す回路図である。
【図５】従来のマイクロプロセッサ及びそのリセット回
路における各部の電圧の変化を示す動作説明図である。
路における各部の電圧の変化を示す動作説明図である。
１０ マイクロプロセッサ １１ リセット回路 １１ａ 比較器 １２ バックアップ・スイッチ １３ サブ・クロック回路 １４ メイン・クロック回路 ＢＴ バッテリ
Claims (3)
- 【請求項１】 主動作用の第１の電源電圧と副動作用の
第２の電源電圧とが供給されるマイクロプロセッサの電
源電圧の低下に伴う暴走を防止するマイクロプロセッサ
の暴走防止回路において、上記第２の電源電圧の値と上
記マイクロプロセッサの動作不定域の上限値との間に設
定した所定レベルまで電源電圧の値が低下したとき、当
該マイクロプロセッサを強制的にリセットさせるリセッ
ト手段を設けたことを特徴とするマイクロプロセッサの
暴走防止回路。 - 【請求項２】 前記副動作用の第２の電源電圧はバック
アップ用の電池の電圧である請求項１記載のマイクロプ
ロセッサの暴走防止回路。 - 【請求項３】 前記リセット手段は、前記電源電圧と所
定レベルとを比較し、当該電源電圧の値が所定レベル以
下になったとき、前記マイクロプロセッサにリセット信
号を出力する比較器である請求項１記載のマイクロプロ
セッサの暴走防止回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6054716A JPH07239795A (ja) | 1994-02-28 | 1994-02-28 | マイクロプロセッサの暴走防止回路 |
| KR1019950003491A KR0181318B1 (ko) | 1994-02-28 | 1995-02-23 | 마이크로프로세서의 폭주 방지 회로 |
| DE69530714T DE69530714T2 (de) | 1994-02-28 | 1995-02-24 | Schutzschaltung zur Vermeidung einer fehlerhaften Operation des Mikroprozessors |
| EP95102695A EP0669568B1 (en) | 1994-02-28 | 1995-02-24 | Microprocessor malfunction operation preventing circuit |
| ES95102695T ES2199230T3 (es) | 1994-02-28 | 1995-02-24 | Circuito de prevencion de funcionamiento defectuoso de un microprocesador. |
| US08/664,400 US5655070A (en) | 1994-02-28 | 1996-06-17 | Power fault monitoring circuit with microprocessor reset |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6054716A JPH07239795A (ja) | 1994-02-28 | 1994-02-28 | マイクロプロセッサの暴走防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07239795A true JPH07239795A (ja) | 1995-09-12 |
Family
ID=12978538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6054716A Pending JPH07239795A (ja) | 1994-02-28 | 1994-02-28 | マイクロプロセッサの暴走防止回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5655070A (ja) |
| EP (1) | EP0669568B1 (ja) |
| JP (1) | JPH07239795A (ja) |
| KR (1) | KR0181318B1 (ja) |
| DE (1) | DE69530714T2 (ja) |
| ES (1) | ES2199230T3 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942811A (en) * | 1997-07-28 | 1999-08-24 | Sony Corporation | Apparatus and method for extending the supply of reserved power during a line power interruption |
| US5841269A (en) * | 1997-08-01 | 1998-11-24 | Pitney Bowes Inc. | Power-down circuit |
| JP4343282B2 (ja) * | 1998-02-10 | 2009-10-14 | 富士通株式会社 | 複合通信端末装置管理システム及び複合通信端末装置 |
| JP4330547B2 (ja) * | 2005-03-17 | 2009-09-16 | 富士通株式会社 | 情報処理システムの制御方法、情報処理システム、情報処理システムの制御プログラム、冗長構成制御装置 |
| US11567549B2 (en) * | 2019-05-31 | 2023-01-31 | Texas Instruments Incorporated | Reset circuit for battery management system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121117A (ja) * | 1984-11-16 | 1986-06-09 | Matsushita Electric Ind Co Ltd | メモリ−バツクアツプ制御装置 |
| US4777626A (en) * | 1984-12-22 | 1988-10-11 | Tokyo Electric Co., Ltd. | Memory device having backup power supply |
| JPH0746297B2 (ja) * | 1985-08-23 | 1995-05-17 | ソニー株式会社 | 電子機器 |
| JPH0630541B2 (ja) * | 1986-10-09 | 1994-04-20 | シャープ株式会社 | 動作停止及び復帰回路装置 |
| US5019996A (en) * | 1988-08-29 | 1991-05-28 | Advanced Micro Devices, Inc. | Programmable power supply level detection and initialization circuitry |
| JP2564094Y2 (ja) * | 1989-03-31 | 1998-03-04 | 沖電気工業株式会社 | プリンタ |
| EP0410030A1 (en) * | 1989-07-25 | 1991-01-30 | Unisia Jecs Corporation | Method and apparatus for preventing failure of a CPU |
| US5163025A (en) * | 1990-11-16 | 1992-11-10 | Zenith Electronics Corporation | Protection circuit for non-volatile memory |
| FR2699755B1 (fr) * | 1992-12-22 | 1995-03-10 | Sgs Thomson Microelectronics | Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré. |
-
1994
- 1994-02-28 JP JP6054716A patent/JPH07239795A/ja active Pending
-
1995
- 1995-02-23 KR KR1019950003491A patent/KR0181318B1/ko not_active IP Right Cessation
- 1995-02-24 DE DE69530714T patent/DE69530714T2/de not_active Expired - Fee Related
- 1995-02-24 ES ES95102695T patent/ES2199230T3/es not_active Expired - Lifetime
- 1995-02-24 EP EP95102695A patent/EP0669568B1/en not_active Expired - Lifetime
-
1996
- 1996-06-17 US US08/664,400 patent/US5655070A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0669568A2 (en) | 1995-08-30 |
| DE69530714T2 (de) | 2004-04-08 |
| DE69530714D1 (de) | 2003-06-18 |
| EP0669568A3 (en) | 2000-03-15 |
| ES2199230T3 (es) | 2004-02-16 |
| KR0181318B1 (ko) | 1999-05-15 |
| EP0669568B1 (en) | 2003-05-14 |
| US5655070A (en) | 1997-08-05 |
| KR950025537A (ko) | 1995-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493593B1 (en) | Electronic control unit | |
| EP0184758B1 (en) | Vehicle height adjusting device | |
| US6509767B2 (en) | Wake-up circuit | |
| WO2021059795A1 (ja) | 電子制御装置 | |
| JPH11266547A (ja) | 電源回路 | |
| JPH07239795A (ja) | マイクロプロセッサの暴走防止回路 | |
| US6664825B2 (en) | Reset function incorporated microcomputer | |
| US5986442A (en) | Load drive device having short-circuit protection function | |
| US6831433B2 (en) | Drive control apparatus | |
| JP2000276267A (ja) | 車両用電子制御装置 | |
| JPH08223017A (ja) | パワーオン・パワーオフリセット装置 | |
| JP4155621B2 (ja) | 電源回路 | |
| JP3859916B2 (ja) | 回路装置 | |
| US20040228054A1 (en) | Fault detecting circuit | |
| JP4412141B2 (ja) | 電源起動停止制御回路 | |
| JPH10111739A (ja) | デジタル回路制御装置 | |
| JPH03100848A (ja) | Ｅ↑２ｐｒｏｍによるメモリーのバックアップ装置 | |
| JPH11219238A (ja) | 電源監視回路及びその電源監視方法 | |
| JP2001341595A (ja) | 電源制御装置 | |
| JP2024107897A (ja) | 電源監視回路 | |
| JP2003318271A (ja) | 半導体集積回路 | |
| JP2537366B2 (ja) | 自動車用マイクロコンピユ−タの誤動作防止装置 | |
| JPS6243390Y2 (ja) | ||
| JPH04320510A (ja) | マイコンリセット機構 | |
| JPH057602Y2 (ja) |