JPH08223017A - パワーオン・パワーオフリセット装置 - Google Patents

Abstract

(57)【要約】 【目的】 電源電圧の立ち上がり時及び立下がり時にリ
セット信号を出力して、電子回路の誤動作を確実に防止
することができるリセット装置を提供する。 【構成】 電源スイッチを介して入力される外部電源電
圧Ｖinが所定電圧以上であるときリセット信号を発生す
るパワーオンリセット発生部２４と、電源回路にて生成
される内部電源電圧ＶCCが、内部回路が正常動作可能な
第１電圧以上であるときリセット信号の出力を禁止する
キャンセル部２２とにより、電源投入後の内部回路の誤
動作を防止するリセット信号を生成し、内部電源電圧Ｖ
CCが内部回路が完全に動作を停止する第２電圧以上であ
るときリセット信号を出力するパワーオフリセット発生
部２８と、外部電源電圧Ｖinが所定電圧以上であるとき
リセット信号の出力を禁止するキャンセル部２６とによ
り、電源遮断後の内部回路の誤動作を防止するリセット
信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源スイッチのオン・
オフに伴う電源電圧の立ち上がり時及び立ち下がり時に
電子回路が誤動作するのを防止するパワーオン・パワー
オフリセット装置に関する。

【０００２】

【従来の技術】従来より、電源投入後の電子回路内部の
電源電圧立ち上がり時に電子回路が誤動作するのを防止
する装置として、例えば、特開平４−２６５０１２号公
報に開示されているように、一対の分圧抵抗器にて電源
電圧を分圧し、その分圧電圧にてコンデンサを充電し
て、その充電電圧がツェナーダイオードの降伏電圧にて
決定される所定電圧以上となったか否かを、コンパレー
タにて判定することにより、電源投入後にコンデンサの
充電電圧が所定電圧以上となるまでの間、コンパレータ
からリセット信号を出力するように構成されたパワーオ
ンリセット回路や、特開平４−２４１５０９号公報に開
示されているように、一対の分圧抵抗器にて電源電圧を
分圧し、その分圧電圧をダイオードと抵抗器とからなる
直列回路に印加して、電源電圧の上昇に伴いダイオード
への印加電圧が所定電圧に達して直列回路に電流が流れ
たことを、ＭＯＳＦＥＴ等からなる検出回路を用いて検
出することにより、電源投入後に電源電圧が所定電圧以
上となるまでの間、検出回路からリセット信号を出力す
るように構成されたパワーオンクリア回路等が知られて
いる。

【０００３】

【発明が解決しようとする課題】しかしながら、こうし
た従来装置は、電源投入後に、電源電圧が所定電圧に達
するまでの間、リセット信号を出力して、その間に電子
回路が誤動作するのを防止するためのものであり、電源
遮断後、電源電圧が低下する過程での電子回路の誤動作
については全く考慮されておらず、電源電圧立ち下がり
時の電子回路の誤動作を防止することはできなかった。

【０００４】即ち、上記前者の装置においては、電源供
給が遮断されると、コンデンサに蓄積された電荷が抵抗
器を介して放電されるため、コンデンサの充電電圧は低
下するが、ツェナーダイオードに印加される電源電圧も
同様に低下するので、電源遮断後の電源電圧の立ち下が
り時にリセット信号を出力することはできず、電源遮断
後の電子回路の誤動作を防止することはできなかった。

【０００５】また、上記後者の装置においては、電源遮
断後の電源電圧の低下に伴いダイオードと抵抗器とから
なる直列回路に電流が流れなくなるため、その旨を検出
回路で検出して、電源電圧の立ち下がり時にも一時的に
リセット信号を出力させることはできるが、検出回路自
体も電子回路に供給される電源電圧にて動作するため、
電子回路が完全に動作を停止するまでリセット信号を出
し続けることは困難であり、電子回路が完全に動作を停
止する直前（所謂電子回路の死際）に生じる誤動作を防
止することはできなかった。特に、抵抗器やトランジス
タ等を組み合せた比較的安価な電子回路（ＩＣ）では、
内部回路の一部が、電源電圧が正規の電圧（例えば５
Ｖ）よりも非常に低い１Ｖ程度でも動作してしまうもの
があるが、このような電子回路に対して、電源電圧の立
ち下がり時に電子回路が完全に動作を停止するまでリセ
ット信号を出力することはできず、その死際に生じる誤
動作を防止することは不可能であった。

【０００６】また、上記従来の装置では、コンパレータ
やＭＯＳＦＥＴ等の高価な回路部品を使用しているた
め、コスト的に高価なものとなってしまうという問題が
あり、また、現実問題として、上記のような比較的安価
な電子回路（ＩＣ）のパワーオンリセット装置として使
用することはできなかった。

【０００７】本発明は、こうした問題に鑑みなされたも
のであり、電源投入後の電源電圧立ち上がり時だけでな
く、電源遮断後の電源電圧立ち下がり時にも、リセット
信号を出力して、電子回路の誤動作を確実に防止するこ
とができ、しかも安価に実現可能なパワーオン・パワー
オフリセット装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の発明は、電源スイッチを
介して外部から電源供給を受けると所定の電源電圧を生
成して内部回路を作動させる電源回路を備えた電子装置
に設けられ、上記電源スイッチのオン・オフに伴う電源
電圧の立ち上がり時及び立ち下がり時に内部回路の動作
を停止させるパワーオン・パワーオフリセット装置であ
って、上記電源スイッチを介して供給される外部電源電
圧が所定電圧以上であるとき、リセット信号を発生する
第１のリセット信号発生手段と、上記電源回路から出力
される内部電源電圧が、上記内部回路が正常動作可能な
第１電圧以上であるとき、上記第１のリセット信号発生
手段からのリセット信号の出力を禁止する第１のリセッ
ト信号禁止手段と、上記電源回路から出力される内部電
源電圧が、上記第１電圧より低く上記内部回路が動作を
停止する第２電圧以上であるとき、リセット信号を発生
する第２のリセット信号発生手段と、上記電源スイッチ
を介して供給される外部電源電圧が所定電圧以上である
とき、上記第２のリセット信号発生手段からのリセット
信号の出力を禁止する第２のリセット信号禁止手段と、
を備えたことを特徴とする。

【０００９】次に、請求項２に記載の発明は、請求項１
に記載のパワーオン・パワーオフリセット装置におい
て、上記各リセット信号発生手段及び上記各リセット信
号禁止手段は、夫々、上記外部電源電圧又は上記内部電
源電圧を分圧する一対の分圧抵抗器と、該分圧抵抗器に
よる分圧電圧が所定の動作電圧以上であるときにオン状
態となるスイッチング素子とから構成され、上記各リセ
ット信号禁止手段は、夫々、上記スイッチング素子のオ
ン時に、対応するリセット信号発生手段においてスイッ
チング素子に分圧電圧を出力する分圧抵抗器を短絡し
て、該リセット信号発生手段内のスイッチング素子のオ
ン動作を禁止し、上記各リセット信号発生手段は、夫
々、上記スイッチング素子のオン時に、リセット信号を
出力することを特徴とする。

【００１０】また、請求項３に記載の発明は、請求項２
に記載のパワーオン・パワーオフリセット装置におい
て、上記第２のリセット信号禁止手段は、上記一対の分
圧抵抗器のうち、上記スイッチング素子に分圧電圧を出
力する分圧抵抗器に並列接続されたコンデンサを備え、
上記電源スイッチのオン・オフ時にスイッチング素子に
印加される分圧電圧の立ち上がり及び立ち下がりを、上
記一対の分圧抵抗器の各抵抗値と該コンデンサの容量と
により決定される時定数にて遅延させることを特徴とす
る。

【００１１】また次に、請求項４に記載の発明は、請求
項２又は請求項３に記載のパワーオン・パワーオフリセ
ット装置において、上記各リセット信号発生手段及び上
記各リセット信号禁止手段を構成するスイッチング素子
は、バイポーラ型トランジスタであることを特徴とす
る。

【００１２】

【作用及び発明の効果】上記のように構成された請求項
１に記載のパワーオン・パワーオフリセット装置におい
ては、第１のリセット信号発生手段が、電源スイッチを
介して外部から供給される外部電源電圧が所定電圧以上
であるとき、リセット信号を発生し、第１のリセット信
号禁止手段が、電源回路から内部回路に供給される内部
電源電圧が、内部回路が正常動作可能な第１電圧以上で
あるとき、第１のリセット信号発生手段からのリセット
信号の出力を禁止する。

【００１３】また、第２のリセット信号発生手段が、電
源回路から内部回路に供給される内部電源電圧が、第１
電圧より低く内部回路が動作を停止する第２電圧以上で
あるとき、リセット信号を発生し、第２のリセット信号
禁止手段が、電源スイッチを介して外部から供給される
外部電源電圧が所定電圧以上であるとき、第２のリセッ
ト信号発生手段からのリセット信号の出力を禁止する。

【００１４】従って、第１のリセット信号発生手段は、
電源スイッチがオンされ、外部から所定電圧以上の電源
電圧が供給された時点で、リセット信号の出力を開始
し、その後、電源回路がこの外部電源の供給を受けて内
部回路への電源電圧の供給を開始して、その内部電源電
圧が内部回路が正常動作可能な第１電圧に達するまでの
間（つまり第１のリセット信号禁止手段がリセット信号
の出力を禁止するまでの間）、リセット信号の出力を継
続する。なお、電源スイッチがオフされたときには、外
部電源電圧が内部電源電圧に比べて速やかに立ち下がる
ため、第１のリセット信号発生手段からリセット信号が
出力されることはない。

【００１５】一方、第２のリセット信号発生手段は、電
源回路から出力される内部電源電圧が内部回路が動作を
停止する第２電圧以上であるときリセット信号を出力し
ようとするが、外部から供給される電源電圧が所定電圧
以上であれば、第２のリセット信号禁止手段が、そのリ
セット信号の出力を禁止するため、電源スイッチがオン
されても第２のリセット信号発生手段からリセット信号
が出力されることはない。しかし、電源スイッチがオフ
されると、外部電源電圧が速やかに立ち下がるため、第
２のリセット信号禁止手段によるリセット信号の出力禁
止は解除されて、第２のリセット信号発生手段からリセ
ット信号が出力される。そして、このリセット信号の出
力は、その後、電源回路から出力される内部電源電圧
が、内部回路が動作を停止する第２電圧を下回るまで継
続される。

【００１６】つまり、本発明のパワーオン・パワーオフ
リセット装置においては、電源スイッチを介して電子装
置に供給される外部電源電圧と、この外部電源電圧によ
り電源回路で生成される内部電源電圧とを夫々取り込
み、電源スイッチオン時のこれら各電圧の立ち上がり時
間の差、及び電源スイッチオフ時のこれら各電圧の立ち
下がり時間の差を利用して、電源投入後内部電源電圧が
内部回路が正常動作可能な第１電圧に達するまでの間、
及び電源遮断後内部電源電圧が内部回路が動作を停止す
る第２電圧を下回るまでの間、第１及び第２のリセット
信号発生手段から、内部回路の動作を停止させるための
リセット信号を出力するようにしている。

【００１７】このため、本発明によれば、内部電源電圧
の立ち上がり時だけでなく、その立ち下がり時にも、電
子装置の内部回路が誤動作するのを確実に防止すること
ができる。次に、請求項２に記載のパワーオン・パワー
オフリセット装置においては、第１のリセット信号発生
手段及び第２のリセット信号禁止手段が、電源スイッチ
を介して外部から供給される電源電圧を分圧する一対の
分圧抵抗器と、この分圧抵抗器による分圧電圧が所定の
動作電圧以上であるときにオン状態となるスイッチング
素子とから構成され、第２のリセット信号発生手段及び
第１のセット信号禁止手段が、電源回路から出力される
内部電源電圧を分圧する一対の分圧抵抗器と、この分圧
抵抗器による分圧電圧が所定の動作電圧以上であるとき
にオン状態となるスイッチング素子とから構成されてい
る。そして、第１及び第２のリセット信号禁止手段は、
スイッチング素子のオン時に、夫々、対応する第１及び
第２のリセット信号発生手段においてスイッチング素子
に分圧電圧を出力する分圧抵抗器を短絡することによ
り、各リセット信号発生手段内のスイッチング素子のオ
ン動作を禁止し、各リセット信号発生手段は、そのスイ
ッチング素子のオン時にリセット信号を出力する。

【００１８】従って、本発明によれば、請求項１に記載
のパワーオン・パワーオフリセット装置を、４組の分圧
抵抗器（合計８個）と４個のスイッチング素子とから構
成することができ、その構成を簡素化して、安価に実現
することができる。なお、第１のリセット信号禁止手段
及び第２のリセット信号発生手段は、夫々、内部電源電
圧が、内部回路が正常動作可能な第１電圧或は内部回路
が動作を停止する第２電圧以上であるときにリセット信
号の出力禁止或はリセット信号の出力を行なうものであ
るが、このためには、スイッチング素子に入力する分圧
電圧が、内部電源電圧が第１電圧或は第２電圧以上であ
るときにスイッチング素子の動作電圧以上となるよう
に、内部電源電圧を分圧する一対の分圧抵抗器の抵抗比
を調整すればよい。

【００１９】また、請求項３に記載のパワーオン・パワ
ーオフリセット装置では、第２のリセット信号禁止手段
において、外部電源電圧を分圧する一対の分圧抵抗器の
うち、スイッチング素子に分圧電圧を出力する側の分圧
抵抗器に、コンデンサを並列接続することにより、電源
スイッチのオン・オフ時にスイッチング素子に印加され
る分圧電圧の立ち上がり及び立ち下がりを、各分圧抵抗
器の抵抗値とコンデンサの容量とにより決定される時定
数にて遅延させるようにされている。

【００２０】このため、第２のリセット信号禁止手段
は、電源スイッチがオン・オフされ、一定の遅延時間経
過した後、第２のリセット信号発生手段からのリセット
信号の出力を禁止することになり、電源スイッチがオフ
されたときには、第２のリセット信号発生手段から、そ
の後一定時間遅れてリセット信号が出力されることにな
る。この結果、本発明によれば、電源スイッチが誤操作
等によって瞬断された場合に、リセット信号を発生して
しまうのを防止でき、電源スイッチの瞬断時には、内部
回路の動作を継続させることが可能になる。

【００２１】なお、本発明によれば、電源スイッチのオ
フ時だけでなく、電源スイッチのオン時にも、第２のリ
セット信号発生手段からのリセット信号の出力を禁止す
るタイミングが遅れることから、その遅延時間によって
は、電源スイッチがオンされ、内部電源電圧が第２電圧
以上になったときに第２のリセット信号発生手段から一
時的にリセット信号が出力されることがあるが、この状
態では、第１のリセット信号発生手段からもリセット信
号が出力されているため、不必要にリセット信号が出力
されてしまうことはなく、何等問題はない。

【００２２】また次に、請求項４に記載のパワーオン・
パワーオフリセット装置においては、第１・第２のリセ
ット信号発生手段及び第１・第２のリセット信号禁止手
段を、一対の分圧抵抗器とスイッチング素子とで構成す
るに当たって、スイッチング素子をバイポーラ型トラン
ジスタにて構成するようにしている。このため、スイッ
チング素子に高価なＭＯＳＦＥＴを使用した場合に比べ
て、より安価に実現できる。

【００２３】

【実施例】以下に本発明の実施例を図面と共に説明す
る。図２に示す如く、本実施例のパワーオン・パワーオ
フリセット装置（以下単にパワーオンリセット回路とい
う）２０は、車両に搭載されたバッテリ２からイグニッ
ションスイッチ（以下単に電源スイッチという）４を介
して電源供給を受けて、空調装置等の車載機を制御する
電子制御装置（以下単にＥＣＵという）１０に設けら
れ、ＥＣＵ１０内部の電源回路１２にて生成される制御
回路１４駆動用の内部電源電圧（正の定電圧：例えば５
Ｖ）ＶCCと、電源スイッチ４を介してバッテリ２から直
接入力される外部電源電圧（正電圧）Ｖinとを取り込ん
で、電源スイッチ４のオン・オフに伴う内部電源電圧Ｖ
CCの立ち上がり時及び立ち下がり時に、制御回路１４に
リセット信号を出力して、制御回路１４の誤動作を防止
するものである。

【００２４】なお、制御回路１４は、リセット信号入力
端子を有し、この端子レベルがLowレベルであるとき、
自己の動作を停止する、半導体集積回路（ＩＣ）から構
成されている。図１に示す如く、パワーオンリセット回
路２０は、電源スイッチ４のオン時にリセット信号を発
生する第１のリセット信号発生手段としてのパワーオン
リセット発生部２４と、このパワーオンリセット発生部
２４からのリセット信号の出力を禁止する第１のリセッ
ト信号禁止手段としてのパワーオンリセットキャンセル
部２２と、電源スイッチ４のオフ時にリセット信号を発
生する第２のリセット信号発生手段としてのパワーオフ
リセット発生部２８と、このパワーオフリセット発生部
２８からのリセット信号の出力を禁止する第２のリセッ
ト信号禁止手段としてのパワーオフリセットキャンセル
部２６とを備えている。

【００２５】ここで、パワーオンリセットキャンセル部
２２は、電源回路１２にて生成された内部電源電圧ＶCC
を分圧する一対の分圧抵抗器Ｒ１，Ｒ２と、そのうちの
接地側の分圧抵抗器Ｒ２に並列接続されたコンデンサＣ
１と、分圧抵抗器Ｒ１，Ｒ２の接続点にベースが接続さ
れ、エミッタが接地されたＮＰＮ型のトランジスタＴ１
とから構成されている。

【００２６】このパワーオンリセットキャンセル部２２
は、内部電源電圧ＶCCが、制御回路１４が正常動作可能
な第１電圧（例えば、定常時の３／５）以上となったと
きに、トランジスタＴ１がオン状態となって、パワーオ
ンリセット発生部２４からのリセット信号の出力を禁止
させるためのものであり、分圧抵抗器Ｒ１，Ｒ２の抵抗
値の比Ｒ１：Ｒ２が約２：１に設定されている。

【００２７】つまり、ＮＰＮ型のトランジスタをオンさ
せるためには、ベース−エミッタ間に１Ｖ程度（より詳
しくは約０．７Ｖ）のバイアス電圧を印加する必要があ
るため、内部電源電圧ＶCCが、定常時の３／５の電圧値
（定常時が５Ｖであれば３Ｖ）となったときに、接地側
の分圧抵抗器Ｒ２の両端電圧が約１Ｖとなって、トラン
ジスタＴ１がオン状態となるようにされているのであ
る。

【００２８】また、パワーオンリセット発生部２４は、
電源スイッチ４を介して入力される外部電源電圧Ｖinを
分圧する一対の分圧抵抗器Ｒ３，Ｒ４と、そのうちの接
地側の分圧抵抗器Ｒ４に並列接続されたコンデンサＣ２
と、分圧抵抗器Ｒ３，Ｒ４の接続点にベースが接続さ
れ、エミッタが接地されたＮＰＮ型のトランジスタＴ２
とから構成されている。

【００２９】このパワーオンリセット発生部２４は、電
源スイッチ４がオンされた直後に、トランジスタＴ２が
オン状態となって、リセット信号の出力端であるトラン
ジスタＴ２のコレクタがLow レベルとなるようにするた
めのものであり、分圧抵抗器Ｒ３，Ｒ４の抵抗値の比Ｒ
３：Ｒ４が約１：１０に設定されている。そして、分圧
抵抗器Ｒ３とＲ４との接続点には、パワーオンリセット
キャンセル部２２のトランジスタＴ１のコレクタが接続
されており、トランジスタＴ１がオン状態となったとき
に、分圧抵抗器Ｒ４の両端が短絡されて、トランジスタ
Ｔ２は強制的にオフされる。

【００３０】また次に、パワーオフリセット発生部２８
は、内部電源電圧ＶCCを分圧する一対の分圧抵抗器Ｒ
７，Ｒ８と、そのうちの接地側の分圧抵抗器Ｒ８に並列
接続されたコンデンサＣ４と、分圧抵抗器Ｒ７，Ｒ８の
接続点にベースが接続され、エミッタが接地されたＮＰ
Ｎ型のトランジスタＴ４とから構成されている。

【００３１】このパワーオフリセット発生部２８は、電
源スイッチ４がオフされてから、内部電源電圧ＶCCが、
制御回路１４が完全に動作を停止する第２電圧（例えば
０．５Ｖ）まで低下する間、トランジスタＴ４がオン状
態となって、リセット信号の出力端であるトランジスタ
Ｔ４のコレクタがLow レベルとなるようにするためのも
のであり、分圧抵抗器Ｒ７，Ｒ８の抵抗値の比Ｒ７：Ｒ
８が約１：１０に設定されている。そして、分圧抵抗器
Ｒ７とＲ８との接続点には、後述のパワーオフリセット
キャンセル部２６に設けられたトランジスタＴ３のコレ
クタが接続されており、このトランジスタＴ３がオン状
態であるときには、分圧抵抗器Ｒ８の両端が短絡され
て、トランジスタＴ４は強制的にオフされる。つまり、
パワーオフリセット発生部２８からは、パワーオフリセ
ットキャンセル部２６のトランジスタＴ３がオフ状態
で、内部電源電圧ＶCCが第２電圧以上であるときに、リ
セット信号が出力される。

【００３２】なお、パワーオンリセットキャンセル部２
２，パワーオンリセット発生部２４，及びパワーオフリ
セット発生部２８において、接地側の分圧抵抗器Ｒ２，
Ｒ４，Ｒ８に並列接続されたコンデンサＣ１，Ｃ２，Ｃ
４は、ノイズ除去用のコンデンサであり、各トランジス
タＴ１，Ｔ２，Ｔ４の動作に影響のでない小容量のもの
が使用されている。

【００３３】また、パワーオンリセット発生部２４及び
パワーオフリセット発生部２８において、リセット信号
発生用のトランジスタＴ２，Ｔ４のコレクタには、抵抗
器Ｒ９を介して、内部電源電圧ＶCCが印加されており、
トランジスタＴ２，Ｔ４のオフ時には、そのコレクタ電
位が内部電源電圧ＶCCと同電位となり、トランジスタＴ
２，Ｔ４のオン時に、リセット信号としてLow レベルの
パルス信号（リセットパルス）が出力されることにな
る。

【００３４】一方、パワーオフリセットキャンセル部２
６は、外部電源電圧Ｖinを分圧する一対の分圧抵抗器Ｒ
５，Ｒ６と、そのうちの接地側の分圧抵抗器Ｒ６に並列
接続されたコンデンサＣ３と、分圧抵抗器Ｒ５，Ｒ６の
接続点にベースが接続され、エミッタが接地されたＮＰ
Ｎ型のトランジスタＴ３とから構成されている。

【００３５】このパワーオフリセットキャンセル部２６
は、基本的には、電源スイッチ４がオン状態で、外部電
源電圧Ｖinが入力されている間、トランジスタＴ３がオ
ン状態となって、パワーオフリセット発生部２８からリ
セット信号が出力されるのを禁止するためのものである
が、電源スイッチ４がオフされた直後に、パワーオフリ
セット発生部２８からのリセット信号の出力を許可する
ように構成すると、外部電源電圧Ｖinの瞬断時等にもパ
ワーオフリセット発生部２８からリセット信号が出力さ
れることがある。

【００３６】そこで、本実施例では、トランジスタＴ３
にバイアス電圧を印加する接地側の分圧抵抗器Ｒ６に並
列接続されるコンデンサＣ３には、比較的容量の大きな
コンデンサを使用し、電源スイッチ４がオフされ外部電
源電圧Ｖinが低下しても、この分圧抵抗器Ｒ６の抵抗値
とコンデンサＣ３の容量とで決定される時定数にて、ト
ランジスタＴ３のベース電圧が除々に低下し、外部電源
電圧Ｖinの瞬断時には、トランジスタＴ３がオフしない
ようにしている。

【００３７】なお、このようにコンデンサＣ３の容量を
大きくした場合、電源スイッチ４がオンされ外部電源電
圧Ｖinが立ち上がってから、トランジスタＴ３がオンす
るまでには、分圧抵抗器Ｒ５の抵抗値とコンデンサＣ３
の容量とで決定されるコンデンサＣ３充電時の時定数に
て時間遅れが生じるため、この遅れ時間を考慮する必要
がある。つまり、電源スイッチ４がオンされた後、パワ
ーオンリセットキャンセル部２２のトランジスタＴ１が
オンするまでに、パワーオフリセットキャンセル部２６
のトランジスタＴ３をオンできるように、分圧抵抗器Ｒ
５とコンデンサＣ３とで決定される充電時の時定数を設
定しておく必要がある。そして本実施例では、充電時と
放電時の時定数が同じでよいと考え、分圧抵抗器Ｒ５，
Ｒ６の抵抗値の比Ｒ５：Ｒ６を、１：１に設定してい
る。

【００３８】以上のように構成された本実施例のパワー
オンリセット回路２０においては、図３に示す如く、電
源スイッチ４がオン（ＳＷ：ＯＮ）されると（時点ｔ0
）、外部電源電圧Ｖinがバッテリ電圧Ｂまで速やかに
立ち上がるため、まず、トランジスタＴ２がオンして、
パワーオンリセット発生部２４を介して、制御回路１４
にリセット信号（Low レベル）が出力される。

【００３９】次に、外部電源電圧Ｖinが立ち上がると、
それに基づき電源回路１２が制御回路１４駆動用の内部
電源電圧ＶCCの生成を開始するため、内部電源電圧ＶCC
がゆっくりと立ち上がり、第２電圧に達した時点ｔ1
で、パワーオフリセット発生部２８内のトランジスタＴ
４がオン状態となる。なお、内部電源電圧ＶCCは、外部
電源電圧Ｖinに比べてゆっくりと立ち上がり、また立ち
下がるが、これは電源回路１２内に、定電圧生成のため
の平滑コンデンサ等の容量素子が入っているためであ
る。

【００４０】一方、電源スイッチ４がオンされ外部電源
電圧Ｖinが立ち上がると、分圧抵抗器Ｒ５とコンデンサ
Ｃ３との時定数にて決定される一定の遅れ時間△ｔ1 経
過した時点ｔ2 で、パワーオフリセットキャンセル部２
６内のトランジスタＴ３がオン状態となるため、パワー
オフリセット発生部２８内のトランジスタＴ４がオフさ
れる。そして、その後、更に内部電源電圧ＶCCが上昇
し、制御回路１４が正常動作可能な第１電圧に達すると
（時点ｔ3 ）、パワーオンリセットキャンセル部２２内
のトランジスタＴ１がオン状態となって、パワーオフリ
セット発生部２８内のトランジスタＴ２がオフされ、制
御回路１４へのリセット信号の出力は禁止される。つま
り、時点ｔ3 にて、制御回路１４が動作可能状態とな
る。

【００４１】次に、電源スイッチ４がオフされると（時
点ｔ4 ）、外部電源電圧Ｖinが０Ｖまで速やかに立ち下
がる。そして、分圧抵抗器Ｒ６とコンデンサＣ３との時
定数にて決定される一定の遅れ時間△ｔ2 経過した時点
ｔ5 で、パワーオフリセットキャンセル部２６内のトラ
ンジスタＴ３がオフ状態となる。すると、パワーオフリ
セット発生部２８内のトランジスタＴ４がオン状態とな
って、リセット信号の出力が再開される。

【００４２】なお、外部電源電圧Ｖinが立ち下がると、
電源回路１２から出力される内部電源電圧ＶCCがゆっく
りと立ち下がり、内部電源電圧ＶCCが第１電圧を下回っ
た時点ｔ6 で、パワーオンリセットキャンセル部２２内
のトランジスタＴ１がオフ状態となるが、このときは外
部電源電圧Ｖinが既に立ち下がっているので、パワーオ
ンリセット発生部２４内のトランジスタＴ２がオン状態
になることはない。

【００４３】そして、更に内部電源電圧ＶCCが低下して
行き、制御回路１４が完全に動作を停止する第２電圧を
下回ると（時点ｔ7 ）、パワーオフリセット発生部２８
内のトランジスタＴ４がオフされ、パワーオフリセット
発生部２８からのリセット信号の出力が停止される。

【００４４】このように、本実施例のパワーオンリセッ
ト回路２０によれば、電源スイッチ４が投入（オン）さ
れると、その後、内部電源電圧ＶCCが制御回路１４が正
常動作可能な第１電圧に達するまでの間、制御回路１４
にリセット信号を出力して、制御回路１４の動作を停止
させることができる。また、電源スイッチ４が遮断（オ
フ）されると、その後、所定時間△ｔ2 経過してから、
内部電源電圧ＶCCが制御回路１４が全く動作しない第２
電圧まで低下する間、制御回路１４にリセット信号を出
力して、制御回路１４の動作を停止させることができ
る。このため、本実施例によれば、内部電源電圧ＶCCの
立ち上がり時だけでなく、その立ち下がり時にも、制御
回路１４が誤動作するのを確実に防止することができ
る。

【００４５】また、本実施例のパワーオンリセット回路
２０は、抵抗器Ｒ１〜Ｒ９とＮＰＮ型のトランジスタＴ
１〜Ｔ４とにより構成されているため、コンパレータや
ＭＯＳＦＥＴを使用した従来のパワーオンリセット装置
に比べて、その構成を簡素化して、安価に実現すること
ができる。

【００４６】また更に、本実施例では、電源スイッチ４
の遮断後、所定時間△ｔ2 経過するまでの間は、リセッ
ト信号を出力しないように構成されているため、電源ス
イッチ４の誤操作等によって、外部電源電圧Ｖinの入力
が瞬断された場合に、リセット信号を発生してしまうの
を防止でき、電源スイッチの瞬断時には、制御回路１４
の動作を継続させることができる。

【００４７】ここで、本実施例では、制御回路１４が、
Low レベルのリセット信号を受けて動作を停止するもの
として説明したが、例えば制御回路１４がリセット信号
の入力端子を備えていない装置であれば、図２に点線で
示す如く、制御回路１４からの制御信号の出力ライン
を、パワーオンリセット発生部２４及びパワーオフリセ
ット発生部２８内のトランジスタＴ２，Ｔ４のコレクタ
に直接接続するようにすればよい。つまり、このように
すれば、内部電源電圧ＶCCの立ち上がり時及び立ち下が
り時には、制御回路１４からの制御信号の出力ラインを
強制的にLow レベルに保持することができ、制御回路１
４の誤動作に伴う制御信号の出力を防止することができ
るようになるのである。なお、この場合、リセット信号
出力用の各トランジスタＴ２，Ｔ４のコレクタに内部電
源電圧ＶCCを印加する抵抗器Ｒ９は不要となる。

【００４８】また、制御回路１４が、Highレベルのリセ
ット信号を受けてその動作を停止するものであれば、内
部電源電圧ＶCCの立ち上がり時及び立ち下がり時に出力
するリセット信号としては、Highレベルにする必要があ
るが、この場合、リセット信号の出力部分を図４のよう
に構成すれば、簡単に実現できる。

【００４９】即ち、パワーオンリセット発生部２４及び
パワーオフリセット発生部２８内のトランジスタＴ２，
Ｔ４のコレクタには、抵抗器Ｒａ及びＲｂからなる直列
回路を介して内部電源電圧ＶCCを印加するようにし、更
に、各抵抗器Ｒａ及びＲｂの接続点をベース、正極側の
抵抗器Ｒａの他端をエミッタとして、ＰＮＰ型のトラン
ジスタＴａを接続して、そのベース−エミッタ間にノイ
ズ除去用の小容量のコンデンサＣａを接続すれば、トラ
ンジスタＴａのコレクタから、リセット信号として、Hi
ghレベルのパルス信号（リセットパルス）を出力させる
ことができる。

【００５０】以上、本発明の実施例として、車載用の電
子制御装置（ＥＣＵ）１０において、内部電源電圧ＶCC
の立ち上がり時及び立ち下がり時に、その内部回路（制
御回路）の誤動作を防止するパワーオン・パワーオフリ
セット装置について説明したが、本発明は、こうした車
載用の電子制御装置に限らず、内部電源電圧生成用の電
源回路を備えた電子装置であれば、適用して、上記実施
例と同様の効果を得ることができる。

【図面の簡単な説明】

【図１】 実施例のパワーオンリセット回路の構成を表
わす電気回路図である。

【図２】 実施例のパワーオンリセット回路が設けられ
た電子制御装置の構成を表わすブロック図である。

【図３】 実施例のパワーオンリセット回路の動作を説
明するタイムチャートである。

【図４】 Highレベルのリセット信号を出力するパワー
オンリセット回路の構成を表わす電気回路図である。

【符号の説明】

２…バッテリ ４…電源スイッチ １０…電子制御
装置（ＥＣＵ） １２…電源回路 １４…制御回路 ２０…パワーオ
ンリセット回路 ２２…パワーオンリセットキャンセル部 ２４…パワ
ーオンリセット発生部 ２６…パワーオフリセットキャンセル部 ２８…パワ
ーオフリセット発生部 Ｒ１〜Ｒ８…分圧抵抗器 Ｃ１〜Ｃ４…コンデンサ Ｔ１〜Ｔ４…トランジスタ（ＮＰＮ型）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電源スイッチを介して外部から電源供給
   を受けると所定の電源電圧を生成して内部回路を作動さ
   せる電源回路を備えた電子装置に設けられ、上記電源ス
   イッチのオン・オフに伴う電源電圧の立ち上がり時及び
   立ち下がり時に内部回路の動作を停止させるパワーオン
   ・パワーオフリセット装置であって、 上記電源スイッチを介して入力される外部電源電圧が所
   定電圧以上であるとき、リセット信号を発生する第１の
   リセット信号発生手段と、 上記電源回路から出力される内部電源電圧が、上記内部
   回路が正常動作可能な第１電圧以上であるとき、上記第
   １のリセット信号発生手段からのリセット信号の出力を
   禁止する第１のリセット信号禁止手段と、 上記電源回路から出力される内部電源電圧が、上記第１
   電圧より低く上記内部回路が動作を停止する第２電圧以
   上であるとき、リセット信号を発生する第２のリセット
   信号発生手段と、 上記電源スイッチを介して供給される外部電源電圧が所
   定電圧以上であるとき、上記第２のリセット信号発生手
   段からのリセット信号の出力を禁止する第２のリセット
   信号禁止手段と、 を備えたことを特徴とするパワーオン・パワーオフリセ
   ット装置。
2. 【請求項２】 上記各リセット信号発生手段及び上記各
   リセット信号禁止手段は、夫々、上記外部電源電圧又は
   上記内部電源電圧を分圧する一対の分圧抵抗器と、該分
   圧抵抗器による分圧電圧が所定の動作電圧以上であると
   きにオン状態となるスイッチング素子とから構成され、 上記各リセット信号禁止手段は、夫々、上記スイッチン
   グ素子のオン時に、対応するリセット信号発生手段にお
   いてスイッチング素子に分圧電圧を出力する分圧抵抗器
   を短絡して、該リセット信号発生手段内のスイッチング
   素子のオン動作を禁止し、 上記各リセット信号発生手段は、夫々、上記スイッチン
   グ素子のオン時に、リセット信号を出力することを特徴
   とする請求項１に記載のパワーオン・パワーオフリセッ
   ト装置。
3. 【請求項３】 上記第２のリセット信号禁止手段は、上
   記一対の分圧抵抗器のうち、上記スイッチング素子に分
   圧電圧を出力する分圧抵抗器に並列接続されたコンデン
   サを備え、上記電源スイッチのオン・オフ時にスイッチ
   ング素子に印加される分圧電圧の立ち上がり及び立ち下
   がりを、上記一対の分圧抵抗器の各抵抗値と該コンデン
   サの容量とにより決定される時定数にて遅延させること
   を特徴とする請求項２に記載のパワーオン・パワーオフ
   リセット装置。
4. 【請求項４】 上記各リセット信号発生手段及び上記各
   リセット信号禁止手段を構成するスイッチング素子は、
   バイポーラ型トランジスタであることを特徴とする請求
   項２又は請求項３に記載のパワーオン・パワーオフリセ
   ット装置。