JPS6080314A - ワンシヨツト回路 - Google Patents
ワンシヨツト回路Info
- Publication number
- JPS6080314A JPS6080314A JP58188951A JP18895183A JPS6080314A JP S6080314 A JPS6080314 A JP S6080314A JP 58188951 A JP58188951 A JP 58188951A JP 18895183 A JP18895183 A JP 18895183A JP S6080314 A JPS6080314 A JP S6080314A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- input
- signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＩＣ化に適したワンショット回路に関する
。
。
従来より、ＩＣ化されるワンショット回路の１つに第１
図に示すものがある。同図の回路において、電源がオン
された状態では、入力信号ＩＮが入力されない場合、フ
リップフロップ１はリセットされており、そのロー出力
がインパーク２で反転されて、トランジスタ３にハイ信
号が入力され、トランジスタ３をオンしている。そのた
め、定電流源４を経てコンデンサ５に充電される電荷は
、トランジスタ３を通じて放電され、コンデンサ５には
蓄積されない。したがって比較回路６に入力されるコン
デンサ５の端子電圧は、基準電圧源Ｅの電圧よりも小で
あり、比較回路６は出力を導出せず、もちろんフリップ
フロップ１の出力は何の変化も生じず、出力信号ＯＵＴ
はローのままである。一方、入力信号ＩＮが入力される
と、フリップフロップ１がセントされ、出力信号δＵＴ
はハイとなる。そして、このハイ信号はインバータ２で
反転されて、トランジスタ３に入力されるので、トラン
ジスタ３はオフする。そのため、コンデンサ５は時間の
経過とともに充電され、その端子電圧が上昇する。した
がって比較回路６の（＋）入力端に加えられる電圧は、
コンデンサ５の充電回路の時定数で決まる時間に、基準
電圧源Ｅの電圧を越え、比較回路６は出力を導出する。
図に示すものがある。同図の回路において、電源がオン
された状態では、入力信号ＩＮが入力されない場合、フ
リップフロップ１はリセットされており、そのロー出力
がインパーク２で反転されて、トランジスタ３にハイ信
号が入力され、トランジスタ３をオンしている。そのた
め、定電流源４を経てコンデンサ５に充電される電荷は
、トランジスタ３を通じて放電され、コンデンサ５には
蓄積されない。したがって比較回路６に入力されるコン
デンサ５の端子電圧は、基準電圧源Ｅの電圧よりも小で
あり、比較回路６は出力を導出せず、もちろんフリップ
フロップ１の出力は何の変化も生じず、出力信号ＯＵＴ
はローのままである。一方、入力信号ＩＮが入力される
と、フリップフロップ１がセントされ、出力信号δＵＴ
はハイとなる。そして、このハイ信号はインバータ２で
反転されて、トランジスタ３に入力されるので、トラン
ジスタ３はオフする。そのため、コンデンサ５は時間の
経過とともに充電され、その端子電圧が上昇する。した
がって比較回路６の（＋）入力端に加えられる電圧は、
コンデンサ５の充電回路の時定数で決まる時間に、基準
電圧源Ｅの電圧を越え、比較回路６は出力を導出する。
そして、この出力でフリップフロップ１はリセットされ
、出力信号ＯＵＴはローに落ちる。上記回路は以上のよ
うにして、ワンショット出力信号を得ている。
、出力信号ＯＵＴはローに落ちる。上記回路は以上のよ
うにして、ワンショット出力信号を得ている。
しかし、上記した回路では、正規な入力信号の他に、ノ
イズ信号が入力された場合にもワンショット出力を導出
するので、ノイズ信号に対しては作動しないような工夫
をこらす必要がある。そのため従来は、入力側にフィル
ム回路を設け、ノイズ信号は除去するようにしているが
、フィルム回路はコンデンサを含むので、回路を１．Ｃ
化する場合、フィルム回路の一部は外付けを余儀なくさ
れる。しかし、外付けはＩＣのピンを１ピン増加させる
ので、コスト面その他で好ましくないし、部品の実装占
有面積が限られている場合、外付は部品の実装に困難を
ともなうという欠点がある。
イズ信号が入力された場合にもワンショット出力を導出
するので、ノイズ信号に対しては作動しないような工夫
をこらす必要がある。そのため従来は、入力側にフィル
ム回路を設け、ノイズ信号は除去するようにしているが
、フィルム回路はコンデンサを含むので、回路を１．Ｃ
化する場合、フィルム回路の一部は外付けを余儀なくさ
れる。しかし、外付けはＩＣのピンを１ピン増加させる
ので、コスト面その他で好ましくないし、部品の実装占
有面積が限られている場合、外付は部品の実装に困難を
ともなうという欠点がある。
この発明の目的は、上記に鑑み、ＩＣ化する場合でも、
特別の外付は化を必要とせず、ノイズ信号に応答しない
ワンショット回路を提供することである。
特別の外付は化を必要とせず、ノイズ信号に応答しない
ワンショット回路を提供することである。
上記目的を達成するために、この発明のワンショット回
路は、無人力信号時はオンしており、入力信号を受けて
オフするトランジスタと、このトランジスタがオフ中に
充電され、オンするとこのトランジスタを介して充電電
荷を放電するコンデンサと、このコンデンサよりの電圧
を受け、この電圧が第１の基準電圧よりも大なる場合に
出力を導出する第１の比較回路と、前記コンデンサより
の電圧を受け、この電圧が前記第１の基準電圧よりも大
きい第２の基準電圧よりも大なる場合に出力を導出する
第２の比較回路と、前記第１の比較回路の出力と前記入
力信号の論理出力でセットされ、前記第２の比較回路の
出力でリセットされ、そのセント出力を出力信号とする
フリップフロップ回路とから構成されている。
路は、無人力信号時はオンしており、入力信号を受けて
オフするトランジスタと、このトランジスタがオフ中に
充電され、オンするとこのトランジスタを介して充電電
荷を放電するコンデンサと、このコンデンサよりの電圧
を受け、この電圧が第１の基準電圧よりも大なる場合に
出力を導出する第１の比較回路と、前記コンデンサより
の電圧を受け、この電圧が前記第１の基準電圧よりも大
きい第２の基準電圧よりも大なる場合に出力を導出する
第２の比較回路と、前記第１の比較回路の出力と前記入
力信号の論理出力でセットされ、前記第２の比較回路の
出力でリセットされ、そのセント出力を出力信号とする
フリップフロップ回路とから構成されている。
以下、実施例により、この発明をさらに詳細に説明する
。
。
第２図は、この発明の１実施例を示すワンショット回路
の接続図である。同図において、１１は入力の１端に入
力信号ＩＮが加えられるナントゲートであり、その出力
端はフリップフロップ１２のセント入力端に接続されて
いる。フリップフロップ１２のセント出力端は、ノアゲ
ート１３を介して、ＮＰＮ形のトランジスタ１５のベー
スに接続されている。トランジスタ１５のエミッタは、
アース接続されている。また、１４はトランジスタ１５
にベース電流を供給する定電流源、１６はコンデンサ１
７に充電電流を流すための定電流源である。コンデンサ
１７はトランジスタ１５のコレクタとアース間に接続さ
れ、またトランジスタ１５のコレクタは比較回路１８及
び１９の（＋）入力端に接続されている。
の接続図である。同図において、１１は入力の１端に入
力信号ＩＮが加えられるナントゲートであり、その出力
端はフリップフロップ１２のセント入力端に接続されて
いる。フリップフロップ１２のセント出力端は、ノアゲ
ート１３を介して、ＮＰＮ形のトランジスタ１５のベー
スに接続されている。トランジスタ１５のエミッタは、
アース接続されている。また、１４はトランジスタ１５
にベース電流を供給する定電流源、１６はコンデンサ１
７に充電電流を流すための定電流源である。コンデンサ
１７はトランジスタ１５のコレクタとアース間に接続さ
れ、またトランジスタ１５のコレクタは比較回路１８及
び１９の（＋）入力端に接続されている。
比較回路１８の（−）入力端には基準電圧源２０が、比
較回路１９の（−）入力端には基準電圧源２１がそれぞ
れ接続されており、比較回路１８及び１９は、（＋）入
力端に入力される電圧ＶＣがそれぞれ基準電圧源２０．
２１の電圧Ｅ１、Ｅ２よりも大になると、出力（ハイ信
号）を導出するようになっている。なお基準電圧源２０
と２１の電圧は、Ｅｌ＜Ｆ、２に設定されている。
較回路１９の（−）入力端には基準電圧源２１がそれぞ
れ接続されており、比較回路１８及び１９は、（＋）入
力端に入力される電圧ＶＣがそれぞれ基準電圧源２０．
２１の電圧Ｅ１、Ｅ２よりも大になると、出力（ハイ信
号）を導出するようになっている。なお基準電圧源２０
と２１の電圧は、Ｅｌ＜Ｆ、２に設定されている。
比較回路１８の出力端はナントゲート１１の入力の他端
に接続され、比較回路１９の出力端はフリップフロップ
１２のリセット入力端に接続されている。
に接続され、比較回路１９の出力端はフリップフロップ
１２のリセット入力端に接続されている。
次に、以上のように接続構成される実施例ワンショット
回路の動作を説明する。
回路の動作を説明する。
入力信号ＩＮとして、第３図のＩＮ波形のａのように、
パルス幅が比較的大なる正規信号が入力される場合と、
第３図のＩＮ波形のｂのように、パルス幅が小さいノイ
ズ信号が入力される場合に分けて説明する。
パルス幅が比較的大なる正規信号が入力される場合と、
第３図のＩＮ波形のｂのように、パルス幅が小さいノイ
ズ信号が入力される場合に分けて説明する。
まず、正規信号ａが入力信号ＩＮとして入力されると、
この正規信号ａのハイはノアゲート１３で反転されて、
ロー信号でトランジスタ１５のペースに入力される。そ
のため通常時（無人力信号時）にオンしているトランジ
スタ１５がオフする。
この正規信号ａのハイはノアゲート１３で反転されて、
ロー信号でトランジスタ１５のペースに入力される。そ
のため通常時（無人力信号時）にオンしているトランジ
スタ１５がオフする。
これにより、コンデンサ１７の放電回路が閉ざされるの
で、定電流源１６よりの充電電流により、コンデンサ１
７の端子電圧ＶＣ（第３図参照）は時間の経過とともに
上昇する。正規信号ａの場合には、パルス幅が比較的長
いので、端子電圧ＶＣは基準電圧Ｅ１を越え、その時点
で比較回路１８の出力はハイ （第３図の人波形参照）
となる。この時点の入力信号ＩＮすなわち正規信号ａは
パイなので、ナントゲート１１の再入力はハイとなり、
その出力はローに落ちる（第３図のＢ波形参照）。
で、定電流源１６よりの充電電流により、コンデンサ１
７の端子電圧ＶＣ（第３図参照）は時間の経過とともに
上昇する。正規信号ａの場合には、パルス幅が比較的長
いので、端子電圧ＶＣは基準電圧Ｅ１を越え、その時点
で比較回路１８の出力はハイ （第３図の人波形参照）
となる。この時点の入力信号ＩＮすなわち正規信号ａは
パイなので、ナントゲート１１の再入力はハイとなり、
その出力はローに落ちる（第３図のＢ波形参照）。
やがて正規信号ａがローに落ちると、これに対応して、
ナントゲート１１の出力はローからハイに立上がり、フ
リップフロップ１２がセットされ、そのセット信号が出
力信号ＯＵＴ （第３図参照）として導出される。この
信号ＯＵＴがノアゲート１３を通して、反転してトラン
ジスタ１５のベースに入力されるので、トランジスタ１
５はオフしたままであり、コンデンサ１７の充電が継続
される。やがて端子電圧ＶＣが基準電圧Ｅ２に達すると
、比較回路１９の出力がハイとなり、このハイ信号でフ
リップフロップ１２がリセットされ、信号ＯＵＴがロー
に落ちる。このようにして、パルス幅Ｗのワンショット
信号を得ることができる。
ナントゲート１１の出力はローからハイに立上がり、フ
リップフロップ１２がセットされ、そのセット信号が出
力信号ＯＵＴ （第３図参照）として導出される。この
信号ＯＵＴがノアゲート１３を通して、反転してトラン
ジスタ１５のベースに入力されるので、トランジスタ１
５はオフしたままであり、コンデンサ１７の充電が継続
される。やがて端子電圧ＶＣが基準電圧Ｅ２に達すると
、比較回路１９の出力がハイとなり、このハイ信号でフ
リップフロップ１２がリセットされ、信号ＯＵＴがロー
に落ちる。このようにして、パルス幅Ｗのワンショット
信号を得ることができる。
なおこのワンショット信号のパルス幅Ｗは、コンデンサ
１７の充電回路の時定数と、基準電圧Ｅ２の値を適宜に
設定することにより、所定のものを得ることができる。
１７の充電回路の時定数と、基準電圧Ｅ２の値を適宜に
設定することにより、所定のものを得ることができる。
一方、入力信号ＩＮとしてノイズ信号すが入力された場
合には、このノイズ信号すでトランジスタ１５がオフさ
れるが、その期間が短く、コンデンサ１７の端子電圧Ｖ
Ｃが基準電圧Ｅ１に達するまでに、トランジスタ１５が
再びオンし、コンデンサ１７の充電電荷を放電するので
、フリップフロップ１２は何らセットされることがなく
、したがってワンショット信号も導出されない。
合には、このノイズ信号すでトランジスタ１５がオフさ
れるが、その期間が短く、コンデンサ１７の端子電圧Ｖ
Ｃが基準電圧Ｅ１に達するまでに、トランジスタ１５が
再びオンし、コンデンサ１７の充電電荷を放電するので
、フリップフロップ１２は何らセットされることがなく
、したがってワンショット信号も導出されない。
以上のように、この発明のワンショット回路は、本来、
ワンショット回路を構成するのに必要なコンデンサをノ
イズフィルタ用に兼用するとともに、比較回路と若干の
論理回路を付加するのみであるから、これら比較回路及
び論理回路はＩＣ化が可能であり、何ら特別の外付は回
路を必要とすることなく、ノイズ除去機能を持つワンシ
ョット回路を得ることができる。
ワンショット回路を構成するのに必要なコンデンサをノ
イズフィルタ用に兼用するとともに、比較回路と若干の
論理回路を付加するのみであるから、これら比較回路及
び論理回路はＩＣ化が可能であり、何ら特別の外付は回
路を必要とすることなく、ノイズ除去機能を持つワンシ
ョット回路を得ることができる。
第１図は従来のワンショット回路の接続図、第２図はこ
の発明の１実施例を示すワンショット回路の接続図、第
３図は同ワンショット回路の動作を説明するための信号
波形タイムチャートである。 １１：ナンドゲート、１２：フリップフロップ、１５：
トランジスタ、１７：コンデンサ、１８・１９：比較回
路、 ２０・２Ｉ：基準電圧源 特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 第１図 １ト
の発明の１実施例を示すワンショット回路の接続図、第
３図は同ワンショット回路の動作を説明するための信号
波形タイムチャートである。 １１：ナンドゲート、１２：フリップフロップ、１５：
トランジスタ、１７：コンデンサ、１８・１９：比較回
路、 ２０・２Ｉ：基準電圧源 特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 第１図 １ト
Claims (1)
- （１）無人力信号時はオンしており、入力信号を受けて
オフするトランジスタと、このトランジスタがオフ中に
充電され、オンするとこのトランジスタを介して充電電
荷を放電するコンデンサと、このコンデンサよりの電圧
を受け、この電圧が第１の基準電圧よりも大なる場合に
出力を導出する第１の比較回路と、前記コンデンサより
の電圧を受け、この電圧が前記第１の基準電圧よりも大
きい第２の基準電圧よりも大なる場合に出力を導出する
第２の比較回路と、前記第１の比較回路の出力と前記入
力信号の論理出力でセントされ、前記第２の比較回路の
出力でリセットされ、そのセント出力を出力信号とする
フリッププロップ回路とからなるワンショット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188951A JPS6080314A (ja) | 1983-10-07 | 1983-10-07 | ワンシヨツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188951A JPS6080314A (ja) | 1983-10-07 | 1983-10-07 | ワンシヨツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080314A true JPS6080314A (ja) | 1985-05-08 |
| JPH0556042B2 JPH0556042B2 (ja) | 1993-08-18 |
Family
ID=16232768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188951A Granted JPS6080314A (ja) | 1983-10-07 | 1983-10-07 | ワンシヨツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080314A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0409278A2 (en) * | 1989-07-20 | 1991-01-23 | Sanyo Electric Co., Ltd. | Monostable multivibrator |
| JPH0346239U (ja) * | 1989-05-22 | 1991-04-30 | ||
| US5841306A (en) * | 1992-08-18 | 1998-11-24 | Samsung Electronics Co., Ltd. | Pulse generator for generating output pulse of a predetermined width |
-
1983
- 1983-10-07 JP JP58188951A patent/JPS6080314A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346239U (ja) * | 1989-05-22 | 1991-04-30 | ||
| EP0409278A2 (en) * | 1989-07-20 | 1991-01-23 | Sanyo Electric Co., Ltd. | Monostable multivibrator |
| US5410191A (en) * | 1989-07-20 | 1995-04-25 | Sanyo Electric Co., Ltd. | Monostable multivibrator |
| US5841306A (en) * | 1992-08-18 | 1998-11-24 | Samsung Electronics Co., Ltd. | Pulse generator for generating output pulse of a predetermined width |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0556042B2 (ja) | 1993-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01132213A (ja) | リセット信号発生回路 | |
| US4584494A (en) | Semiconductor timer | |
| US4115748A (en) | MOS IC Oscillation circuit | |
| US4952863A (en) | Voltage regulator with power boost system | |
| US5212664A (en) | Information card with dual power detection signals to memory decoder | |
| JPH041992A (ja) | 半導体記憶装置 | |
| EP0035345B1 (en) | A power-on reset circuit | |
| JPS6080314A (ja) | ワンシヨツト回路 | |
| JPH1064277A (ja) | 半導体装置 | |
| US4766335A (en) | Analog-digital hybrid integrated circuit | |
| US5175751A (en) | Processor static mode disable circuit | |
| JPH08223017A (ja) | パワーオン・パワーオフリセット装置 | |
| EP1083436B1 (en) | Method and circuit for testing the presence of multiple supply voltages in an integrated circuit | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS6116590Y2 (ja) | ||
| US4916332A (en) | Timing and supply bias circuit using one capacitor | |
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPS6243390Y2 (ja) | ||
| JPS6195614A (ja) | リセツト信号発生回路 | |
| JPH05315903A (ja) | パワー制御回路内で使用するメモリ・デバイス | |
| JPH07105702B2 (ja) | リセツト信号発生回路 | |
| JPH02309713A (ja) | リトリガブル単安定マルチバイブレータ回路 | |
| JP2567112B2 (ja) | ワンショット・パルス発生回路 | |
| JP2546352Y2 (ja) | ウオッチドッグタイマ装置 | |
| JPH0786786B2 (ja) | マイクロコンピュータクロック供給制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |