JPH0556042B2 - - Google Patents
Info
- Publication number
- JPH0556042B2 JPH0556042B2 JP58188951A JP18895183A JPH0556042B2 JP H0556042 B2 JPH0556042 B2 JP H0556042B2 JP 58188951 A JP58188951 A JP 58188951A JP 18895183 A JP18895183 A JP 18895183A JP H0556042 B2 JPH0556042 B2 JP H0556042B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は、IC化に適したワンシヨツト回路
に関する。
に関する。
従来より、IC化されるワンシヨツト回路の１
つに第１図に示すものがある。同図の回路におい
て、電源がオンされた状態では、入力信号INが
入力されない場合、フリツプフロツプ１はリセツ
トされており、そのロー出力がインバータ２で反
転されて、トランジスタ３にハイ信号が入力さ
れ、トランジスタ３をオンしている。そのため、
定電流源４を経てコンデンサ５に充電される電荷
は、トランジスタ３を通じて放電され、コンデン
サ５には蓄積されない。したがつて比較回路６に
入力されるコンデンサ５の端子電圧は、基準電圧
源Ｅの電圧よりも小であり、比較回路６は出力を
導出せず、つまり、ローレベルであり、このロー
レベル信号がインバータ７で反転されて、ハイ信
号がフリツプフロツプ１のリセツト入力端に加え
られており、もちろんフリツプフロツプ１の出力
は何の変化も生じず、出力信号OUTはローのま
まである。一方、入力信号INが入力されると、
フリツプフロツプ１のセツト入力端は、ハイから
ローに落ち、フリツプフロツプ１がセツトされ、
出力信号OUTはハイとなる。そして、このハイ
信号はインバータ２で反転されて、トランジスタ
３に入力されるので、トランジスタ３はオフす
る。そのため、コンデンサ５は時間の経過ととも
に充電され、その端子電圧が上昇する。端子電圧
が基準電圧源Ｅの電圧より小さい間は、比較回路
６の出力はローレベルであり、これがインバータ
７で反転されて、ハイ信号がフリツプフロツプ１
のリセツト入力端に加えられており、フリツプフ
ロツプ１がセツトされたままである。トランジス
タ３がオフの間、比較回路６の（＋）入力端に加
えられる電圧は、コンデンサ５の充電回路の時定
数で決まる時間に、基準電圧源Ｅの電圧を越え、
比較回路６は出力を導出する。つまり、ハイレベ
ル出力となる。そして、このハイ出力がインバー
タ７で反転され、フリツプフロツプ１のリセツト
入力端にロー信号が加えられるので、フリツプフ
ロツプ１はリセツトされ、出力信号OUTはロー
に落ちる。上記回路は以上のようにして、ワンシ
ヨツト出力信号を得ている。
つに第１図に示すものがある。同図の回路におい
て、電源がオンされた状態では、入力信号INが
入力されない場合、フリツプフロツプ１はリセツ
トされており、そのロー出力がインバータ２で反
転されて、トランジスタ３にハイ信号が入力さ
れ、トランジスタ３をオンしている。そのため、
定電流源４を経てコンデンサ５に充電される電荷
は、トランジスタ３を通じて放電され、コンデン
サ５には蓄積されない。したがつて比較回路６に
入力されるコンデンサ５の端子電圧は、基準電圧
源Ｅの電圧よりも小であり、比較回路６は出力を
導出せず、つまり、ローレベルであり、このロー
レベル信号がインバータ７で反転されて、ハイ信
号がフリツプフロツプ１のリセツト入力端に加え
られており、もちろんフリツプフロツプ１の出力
は何の変化も生じず、出力信号OUTはローのま
まである。一方、入力信号INが入力されると、
フリツプフロツプ１のセツト入力端は、ハイから
ローに落ち、フリツプフロツプ１がセツトされ、
出力信号OUTはハイとなる。そして、このハイ
信号はインバータ２で反転されて、トランジスタ
３に入力されるので、トランジスタ３はオフす
る。そのため、コンデンサ５は時間の経過ととも
に充電され、その端子電圧が上昇する。端子電圧
が基準電圧源Ｅの電圧より小さい間は、比較回路
６の出力はローレベルであり、これがインバータ
７で反転されて、ハイ信号がフリツプフロツプ１
のリセツト入力端に加えられており、フリツプフ
ロツプ１がセツトされたままである。トランジス
タ３がオフの間、比較回路６の（＋）入力端に加
えられる電圧は、コンデンサ５の充電回路の時定
数で決まる時間に、基準電圧源Ｅの電圧を越え、
比較回路６は出力を導出する。つまり、ハイレベ
ル出力となる。そして、このハイ出力がインバー
タ７で反転され、フリツプフロツプ１のリセツト
入力端にロー信号が加えられるので、フリツプフ
ロツプ１はリセツトされ、出力信号OUTはロー
に落ちる。上記回路は以上のようにして、ワンシ
ヨツト出力信号を得ている。
しかし、上記した回路では、正規な入力信号の
他に、ノイズ信号が入力された場合にもワンシヨ
ツト出力を導出するので、ノイズ信号に対しては
作動しないような工夫をこらす必要がある。その
ため従来は、入力側にフイルタ回路を設け、ノイ
ズ信号は除去するようにしているが、フイルタ回
路はコンデンサを含むので、回路をIC化する場
合、フイルタ回路の一部は外付けを余儀なくされ
る。しかし、外付けはICのピンを１ピン増加さ
せるので、コスト面その他で好ましくないし、部
品の実装占有面積が限られている場合、外付け部
品の実装に困難をともなうという欠点がある。
他に、ノイズ信号が入力された場合にもワンシヨ
ツト出力を導出するので、ノイズ信号に対しては
作動しないような工夫をこらす必要がある。その
ため従来は、入力側にフイルタ回路を設け、ノイ
ズ信号は除去するようにしているが、フイルタ回
路はコンデンサを含むので、回路をIC化する場
合、フイルタ回路の一部は外付けを余儀なくされ
る。しかし、外付けはICのピンを１ピン増加さ
せるので、コスト面その他で好ましくないし、部
品の実装占有面積が限られている場合、外付け部
品の実装に困難をともなうという欠点がある。
この発明の目的は、上記に鑑み、IC化する場
合でも、特別の外付け化を必要とせず、ノイズ信
号に応答しないワンシヨツト回路を提供すること
である。
合でも、特別の外付け化を必要とせず、ノイズ信
号に応答しないワンシヨツト回路を提供すること
である。
上記目的を達成するために、この発明のワンシ
ヨツト回路は、無入力信号時はオンしており、入
力信号を受けてオフするトランジスタと、このト
ランジスタがオフ中に充電され、オンするとこの
トランジスタを介して充電電荷を放電するコンデ
ンサと、このコンデンサよりの電圧を受け、この
電圧が第１の基準電圧よりも大なる場合に出力を
導出する第１の比較回路と、前記コンデンサより
の電圧を受け、この電圧が前記第１の基準電圧よ
りも大きい第２の基準電圧よりも大なる場合に出
力を導出する第２の比較回路と、前記第１の比較
回路の出力と前記入力信号の否定論理積出力でセ
ツトされ、前記第２の比較回路の出力でリセツト
され、そのセツト出力を出力信号とするフリツプ
フロツプ回路と、このフリツプフロツプの出力と
前記入力信号とを受けて前記トランジスタを駆動
する否定論理和ゲートとから構成されている。
ヨツト回路は、無入力信号時はオンしており、入
力信号を受けてオフするトランジスタと、このト
ランジスタがオフ中に充電され、オンするとこの
トランジスタを介して充電電荷を放電するコンデ
ンサと、このコンデンサよりの電圧を受け、この
電圧が第１の基準電圧よりも大なる場合に出力を
導出する第１の比較回路と、前記コンデンサより
の電圧を受け、この電圧が前記第１の基準電圧よ
りも大きい第２の基準電圧よりも大なる場合に出
力を導出する第２の比較回路と、前記第１の比較
回路の出力と前記入力信号の否定論理積出力でセ
ツトされ、前記第２の比較回路の出力でリセツト
され、そのセツト出力を出力信号とするフリツプ
フロツプ回路と、このフリツプフロツプの出力と
前記入力信号とを受けて前記トランジスタを駆動
する否定論理和ゲートとから構成されている。
以下、実施例により、この発明をさらに詳細に
説明する。
説明する。
第２図は、この発明の１実施例を示すワンシヨ
ツト回路の接続図である。同図において、１１は
入力の１端に入力信号INが加えられるナンドゲ
ートであり、その出力端はフリツプフロツプ１２
のセツト入力端に接続されている。フリツプフロ
ツプ１２のセツト出力端は、ノアゲート１３を介
して、NPN形のトランジスタ１５のベースに接
続されている。トランジスタ１５のエミツタは、
アース接続されている。また、１４はトランジス
タ１５にベース電流を供給する定電流源、１６は
コンデンサ１７に充電電流を流すための定電流源
である。コンデンサ１７はトランジスタ１５のコ
レクタとアース間に接続され、またトランジスタ
１５のコレクタは比較回路１８の（＋）、及び比
較回路１９の（−）入力端に接続されている。
ツト回路の接続図である。同図において、１１は
入力の１端に入力信号INが加えられるナンドゲ
ートであり、その出力端はフリツプフロツプ１２
のセツト入力端に接続されている。フリツプフロ
ツプ１２のセツト出力端は、ノアゲート１３を介
して、NPN形のトランジスタ１５のベースに接
続されている。トランジスタ１５のエミツタは、
アース接続されている。また、１４はトランジス
タ１５にベース電流を供給する定電流源、１６は
コンデンサ１７に充電電流を流すための定電流源
である。コンデンサ１７はトランジスタ１５のコ
レクタとアース間に接続され、またトランジスタ
１５のコレクタは比較回路１８の（＋）、及び比
較回路１９の（−）入力端に接続されている。
比較回路１８の（−）入力端には基準電圧源２
０が、比較回路１９の（＋）入力端には基準電圧
源２１がそれぞれ接続されており、比較回路１８
は、（＋）入力端に入力される電圧VCが基準電圧
源２０の電圧Ｅ１よりも大になると、出力（ハイ
信号）を導出するようになつている。同様に比較
回路１９は（−）入力端子に入力される電圧VC
が基準電圧源２１の電圧Ｅ２よりも大きいとき、
出力（ロー信号）を導出する。なお基準電圧源２
０と２１の電圧は、Ｅ１＜Ｅ２に設定されてい
る。
０が、比較回路１９の（＋）入力端には基準電圧
源２１がそれぞれ接続されており、比較回路１８
は、（＋）入力端に入力される電圧VCが基準電圧
源２０の電圧Ｅ１よりも大になると、出力（ハイ
信号）を導出するようになつている。同様に比較
回路１９は（−）入力端子に入力される電圧VC
が基準電圧源２１の電圧Ｅ２よりも大きいとき、
出力（ロー信号）を導出する。なお基準電圧源２
０と２１の電圧は、Ｅ１＜Ｅ２に設定されてい
る。
比較回路１８の出力端はナンドゲート１１の入
力の他端に接続され、比較回路１９の出力端はフ
リツプフロツプ１２のリセツト入力端に接続され
ている。
力の他端に接続され、比較回路１９の出力端はフ
リツプフロツプ１２のリセツト入力端に接続され
ている。
次に、以上のように接続構成される実施例ワン
シヨツト回路の動作を説明する。
シヨツト回路の動作を説明する。
入力信号INとして、第３図のIN波形のａのよ
うに、パルス幅が比較的大なる正規信号が入力さ
れる場合と、第３図のIN波形のｂのように、パ
ルス幅が小さいノイズ信号が入力される場合に分
けて説明する。
うに、パルス幅が比較的大なる正規信号が入力さ
れる場合と、第３図のIN波形のｂのように、パ
ルス幅が小さいノイズ信号が入力される場合に分
けて説明する。
まず、正規信号ａが入力信号INとして入力さ
れると、この正規信号ａのハイはノアゲート１３
で反転されて、ロー信号でトランジスタ１５のベ
ースに入力される。そのため通常時（無入力信号
時）にオンしているトランジスタ１５がオフす
る。これにより、コンデンサ１７の放電回路が閉
ざされるので、定電流源１６よりの充電電流によ
り、コンデンサ１７の端子電圧VC（第３図参照）
は時間の経過とともに上昇する。正規信号ａの場
合には、パルス幅が比較的長いので、端子電圧
VCは基準電圧Ｅ１を越え、その時点で比較回路
１８の出力はハイ（第３図のＡ波形参照）とな
る。この時点の入力端子INすなわち正規信号ａ
はハイなので、ナンドゲート１１の両入力はハイ
となり、その出力はローに落ち（第３図のＢ波形
参照）、フリツプフロツプ１２がセツトされ、そ
のセツト信号が出力信号OUT（第３図参照）とし
て導出される。この信号OUTがノアゲート１３
を通して、反転してトランジスタ１５のベースに
入力されるので、トランジスタ１５はオフしたま
まであり、コンデンサ１７の充電が継続される。
やがて端子電圧VCが基準電圧Ｅ２に達すると、
比較回路１９の出力がハイとなり、このハイ信号
でフリツプフロツプ１２がリセツトされ、信号
OUTがローに落ちる。このようにして、パルス
幅Ｗのワンシヨツト信号を得ることができる。な
おこのワンシヨツト信号のパルス幅Ｗは、コンデ
ンサ１７の充電回路の時定数と、基準電圧Ｅ２の
値を適宜に設定することにより、所定のものを得
ることができる。
れると、この正規信号ａのハイはノアゲート１３
で反転されて、ロー信号でトランジスタ１５のベ
ースに入力される。そのため通常時（無入力信号
時）にオンしているトランジスタ１５がオフす
る。これにより、コンデンサ１７の放電回路が閉
ざされるので、定電流源１６よりの充電電流によ
り、コンデンサ１７の端子電圧VC（第３図参照）
は時間の経過とともに上昇する。正規信号ａの場
合には、パルス幅が比較的長いので、端子電圧
VCは基準電圧Ｅ１を越え、その時点で比較回路
１８の出力はハイ（第３図のＡ波形参照）とな
る。この時点の入力端子INすなわち正規信号ａ
はハイなので、ナンドゲート１１の両入力はハイ
となり、その出力はローに落ち（第３図のＢ波形
参照）、フリツプフロツプ１２がセツトされ、そ
のセツト信号が出力信号OUT（第３図参照）とし
て導出される。この信号OUTがノアゲート１３
を通して、反転してトランジスタ１５のベースに
入力されるので、トランジスタ１５はオフしたま
まであり、コンデンサ１７の充電が継続される。
やがて端子電圧VCが基準電圧Ｅ２に達すると、
比較回路１９の出力がハイとなり、このハイ信号
でフリツプフロツプ１２がリセツトされ、信号
OUTがローに落ちる。このようにして、パルス
幅Ｗのワンシヨツト信号を得ることができる。な
おこのワンシヨツト信号のパルス幅Ｗは、コンデ
ンサ１７の充電回路の時定数と、基準電圧Ｅ２の
値を適宜に設定することにより、所定のものを得
ることができる。
一方、入力端子INとしてノイズ信号ｂが入力
された場合には、このノイズ信号ｂでトランジス
タ１５がオフされるが、その期間が短く、コンデ
ンサ１７の端子電圧VCが基準電圧Ｅ１に達する
までに、トランジスタ１５が再びオンし、コンデ
ンサ１７の充電電荷を放電するので、フリツプフ
ロツプ１２は何らセツトされることがなく、した
がつてワンシヨツト信号も導出されない。
された場合には、このノイズ信号ｂでトランジス
タ１５がオフされるが、その期間が短く、コンデ
ンサ１７の端子電圧VCが基準電圧Ｅ１に達する
までに、トランジスタ１５が再びオンし、コンデ
ンサ１７の充電電荷を放電するので、フリツプフ
ロツプ１２は何らセツトされることがなく、した
がつてワンシヨツト信号も導出されない。
以上のように、この発明のワンシヨツト回路
は、本来、ワンシヨツト回路を構成するのに必要
なコンデンサをノイズフイルタ用に兼用するとと
もに、比較回路と若干の論理回路を付加するのみ
であるから、これら比較回路及び論理回路はIC
化が可能であり、何ら特別の外付け回路を必要と
することなく、ノイズ除去機能を持つワンシヨツ
ト回路を得ることができる。
は、本来、ワンシヨツト回路を構成するのに必要
なコンデンサをノイズフイルタ用に兼用するとと
もに、比較回路と若干の論理回路を付加するのみ
であるから、これら比較回路及び論理回路はIC
化が可能であり、何ら特別の外付け回路を必要と
することなく、ノイズ除去機能を持つワンシヨツ
ト回路を得ることができる。
第１図は従来のワンシヨツト回路の接続図、第
２図はこの発明の１実施例を示すワンシヨツト回
路の接続図、第３図は同ワンシヨツト回路の動作
を説明するための信号波形タイムチヤートであ
る。 １１：ナンドゲート、１２：フリツプフロツ
プ、１５：トランジスタ、１７：コンデンサ、１
８，１９：比較回路、２０，２１：基準電圧源。
２図はこの発明の１実施例を示すワンシヨツト回
路の接続図、第３図は同ワンシヨツト回路の動作
を説明するための信号波形タイムチヤートであ
る。 １１：ナンドゲート、１２：フリツプフロツ
プ、１５：トランジスタ、１７：コンデンサ、１
８，１９：比較回路、２０，２１：基準電圧源。
Claims (1)
- １ 無入力信号時はオンしており、入力信号を受
けてオフするトランジスタ１５と、このトランジ
スタ１５がオフ中に充電され、オンするとこのト
ランジスタ１５を介して充電電荷を放電するコン
デンサ１７と、このコンデンサ１７よりの電圧を
受け、この電圧が第１の基準電圧よりも大なる場
合にＨレベルの出力を導出する第１の比較回路１
８と、前記コンデンサ１７よりの電圧を受け、こ
の電圧が前記第１の基準電圧よりも大きい第２の
基準電圧よりも大なる場合にＬレベルの出力を導
出する第２の比較回路１９と、前記第１の比較回
路１８の出力と前記入力信号の否定論理積出力で
セツトされ、前記第２の比較回路１９の出力でリ
セツトされ、そのセツト出力を出力信号とするフ
リツプフロツプ回路１２と、このフリツプフロツ
プ１２の出力と前記入力信号とを受けて前記トラ
ンジスタ１５を駆動する否定論理和ゲート１３と
からなるワンシヨツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188951A JPS6080314A (ja) | 1983-10-07 | 1983-10-07 | ワンシヨツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188951A JPS6080314A (ja) | 1983-10-07 | 1983-10-07 | ワンシヨツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080314A JPS6080314A (ja) | 1985-05-08 |
| JPH0556042B2 true JPH0556042B2 (ja) | 1993-08-18 |
Family
ID=16232768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188951A Granted JPS6080314A (ja) | 1983-10-07 | 1983-10-07 | ワンシヨツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080314A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0733462Y2 (ja) * | 1989-05-22 | 1995-07-31 | ジェコー株式会社 | タイマ回路 |
| JP2584321B2 (ja) * | 1989-07-20 | 1997-02-26 | 三洋電機株式会社 | 高精度モノマルチバイブレータ |
| US5841306A (en) * | 1992-08-18 | 1998-11-24 | Samsung Electronics Co., Ltd. | Pulse generator for generating output pulse of a predetermined width |
-
1983
- 1983-10-07 JP JP58188951A patent/JPS6080314A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6080314A (ja) | 1985-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779014A (en) | BiCMOS logic circuit with additional drive to the pull-down bipolar output transistor | |
| US5559452A (en) | N channel output driver with boosted gate voltage | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| KR100362762B1 (ko) | 레벨컨버터및반도체장치 | |
| JP3005169B2 (ja) | リセット回路 | |
| EP0158512A2 (en) | Reset circuit | |
| EP0035345B1 (en) | A power-on reset circuit | |
| KR950012053B1 (ko) | 마이크로프로세서 및 직접회로 장치 | |
| JPH0556042B2 (ja) | ||
| JPH01258459A (ja) | 電池を電源とした集積回路 | |
| EP0404125A2 (en) | Booster circuit | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| JPH0870241A (ja) | 遅延回路 | |
| EP0303257A1 (en) | Reset signal generating circuit | |
| JPH06152374A (ja) | 出力回路 | |
| JPH0316648B2 (ja) | ||
| US6771109B2 (en) | Semiconductor device with interface circuitry having operating speed during low voltage mode improved | |
| JPH0686458A (ja) | 電源選択回路 | |
| JP2568636B2 (ja) | インバータ回路 | |
| JPH05726B2 (ja) | ||
| JPH02241113A (ja) | 集積回路 | |
| JPS63119323A (ja) | 絶縁ゲ−ト型出力バツフア回路 | |
| JP2779581B2 (ja) | マイクロプロセッサー用のリセット信号発生回路 | |
| JPH0656879B2 (ja) | 半導体集積回路 | |
| JPS6075119A (ja) | 比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |