CN108023580A - 半导体装置以及上电复位信号的生成方法 - Google Patents

半导体装置以及上电复位信号的生成方法 Download PDF

Info

Publication number
CN108023580A
CN108023580A CN201710996474.XA CN201710996474A CN108023580A CN 108023580 A CN108023580 A CN 108023580A CN 201710996474 A CN201710996474 A CN 201710996474A CN 108023580 A CN108023580 A CN 108023580A
Authority
CN
China
Prior art keywords
voltage
supply voltage
reset
magnitude
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710996474.XA
Other languages
English (en)
Other versions
CN108023580B (zh
Inventor
丸山哲史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN108023580A publication Critical patent/CN108023580A/zh
Application granted granted Critical
Publication of CN108023580B publication Critical patent/CN108023580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/20—Modifications for resetting core switching units to a predetermined state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches

Abstract

本申请的目的在于提供一种半导体装置以及上电复位信号的生成方法，不论通电时的电源电压的上升时间的长度如何，均能切实地使其上电复位。本申请的半导体装置包括：调节器，基于电源电压来生成稳定化电源电压并输出至内部电源线，所述稳定化电源电压具有比所述电源电压低的电压值；以及上电复位电路，生成信号来作为上电复位信号，所述信号紧随在进行电源电压的通电之后具有催促复位的第1电平，当内部电源线的电压值上升时，从第1电平转变为催促解除复位的第2电平。

Description

半导体装置以及上电复位信号的生成方法
技术领域
本申请涉及一种半导体装置，例如涉及一种形成有上电复位(power-on reset)电路的半导体装置以及上电复位信号的生成方法。
背景技术
在形成有数字电路(digital circuit)的半导体装置中，设有对应于通电来将所述数字电路的状态初始化的上电复位电路。作为此种上电复位电路，提出有下述结构：利用包含电阻及电容器(capacitor)的RC电路来使外部供给的电源电压延迟，并通过反相器(inverter)等来将其二值化，将所述二值化的信号生成作为复位信号(例如参照日本专利特开2008-187475号公报)。所述上电复位电路是生成如下所述的信号来作为复位信号，即，仅在从通电时刻直至经过所述RC电路的延迟时间为止的期间成为催促复位的逻辑电平1(或0)，而随后维持为催促解除复位的逻辑电平0(或1)的状态。
发明内容
[所要解决的问题]
然而，所述的上电复位电路中，尽管RC电路的延迟时间为固定，但从通电时刻直至电源电压的电压值达到所需电压值为止的时间、即所谓的电源电压的上升时间有时会大幅变动。因而，例如产生了下述问题：若电源电压的上升时间比所述RC电路的延迟时间长，则在对上电复位的对象电路供给的电源电压达到所需电压值之前，复位信号便会转变为催促解除复位的状态，从而不再进行上电复位。
本申请的目的在于提供一种不论通电时的电源电压的上升时间的长度如何，均能够切实地实施上电复位的半导体装置以及上电复位信号的生成方法。
[解决问题的技术手段]
本申请的半导体装置包括：调节器(regulator)，基于电源电压来生成稳定化电源电压并输出至内部电源线，所述稳定化电源电压具有比所述电源电压低的电压值；以及上电复位电路，生成信号来作为上电复位信号，所述信号紧随在进行所述电源电压的通电之后具有催促复位的第1电平，当所述内部电源线的电压值上升时，从所述第1电平转变为催促解除复位的第2电平。
本申请的上电复位信号的生成方法是一个半导体装置中的上电复位信号的生成方法，所述半导体装置形成有调节器，所述调节器基于电源电压来将稳定化电源电压输出至内部电源线，所述稳定化电源电压具有比所述电源电压低的电压值，所述上电复位信号的生成方法中，生成信号来作为所述上电复位信号，所述信号紧随在进行所述电源电压的通电之后具有催促复位的第1电平，当所述内部电源线的电压值上升时，转变为催促解除复位的第2电平。
[效果]
本申请中，生成下述信号来作为上电复位信号，所述信号紧随在进行电源电压的接通之后具有催促复位的第1电平，随后，当由利用所述电源电压进行动作的调节器所生成的稳定化电源电压的电压值上升时，转变为催促解除复位的第2电平。由此，通电后，接受电源电压的供给来进行动作的电路成为可动作的状态后，上电复位信号将由催促复位的第1电平转变为催促解除复位的第2电平。因而，不论通电时的电源电压的上升时间的长度如何，均能够切实地对应于通电来复位利用电源电压进行动作的电路。
附图说明
图1是表示半导体集成电路(Integrated Circuit，IC)芯片10的概略结构的框图。
图2是表示上电复位电路200的电路结构的一例的电路图。
图3是表示上电复位电路200的动作的一例的时间图(time chart)。
图4是表示上电复位电路200的另一电路结构的电路图。
具体实施方式
图1是概略地表示作为半导体装置的半导体IC芯片10的结构的框图。图1中，内部调节器100基于经由电源供给线Ld而接受的直流的电源电压VDD，来生成稳定化电源电压Vrg，所述稳定化电源电压Vrg的电压值低于所述电源电压VDD且电压值固定。内部调节器100将所生成的稳定化电源电压Vrg经由内部电源线Lg而供给至上电复位电路200、及通过所述稳定化电源电压Vrg来进行动作的低电源驱动的电路110(以下称作LV电路110)。在内部电源线Lg上，连接有用于抑制电源变动的旁通电容器(bypass condenser)Crg。另外，在半导体IC芯片10中，作为承担作为半导体IC芯片10的功能的电路，除了所述LV电路110以外，还设有通过电源电压VDD来进行动作的高电源驱动的电路210(以下称作HV电路210)。
上电复位电路200基于电源电压VDD及稳定化电源电压Vrg，生成在通电时复位HV电路210的动作的上电复位信号POR，并将其供给至HV电路210。
图2是表示上电复位电路200的电路结构的一例的电路图。如图2所示，上电复位电路200包含延迟电路21、反相器22、反相器23及复位解除时机(timing)控制电路24。
延迟电路21包含p沟道金属氧化物半导体(p channel Metal OxideSemiconductor，p-MOS)型晶体管(transistor)MP1～MP3、电阻R1及电容器Crs。对于晶体管MP1的源极(source)端及背栅极(back gate)，供给有电源电压VDD，且自身的栅极(gate)端及漏极(drain)端均连接于节点(node)n1。即，晶体管MP1在接受电源电压VDD的电源供给线Ld及节点n1间进行二极管(diode)连接。对于晶体管MP2的源极端及背栅极，供给有电源电压VDD，且自身的漏极端连接于所述节点n1。另外，对于晶体管MP2的栅极端，供给有反转上电复位信号PRv。晶体管MP3的源极端连接于所述节点n1，且自身的栅极端连接于接地线LGD。另外，对于接地线LGD，例如施加有零伏特(zero volt)的接地电位GND。而且，对于晶体管MP3的背栅极供给有电源电压VDD，且在自身的漏极端连接有限流用电阻R1的一端。电阻R1的另一端经由复位信号线Lr而连接于电容器Crs的一端。电容器Crs的另一端连接于接地线LGD。另外，作为电容器Crs，也可采用利用MOS晶体管的栅极电容或漏极电容者。
通过所述结构，延迟电路21生成下述信号来作为上电复位信号PR，所述信号是使经由电源供给线Ld而接受的电源电压VDD的电压值，依照基于电容器Crs及晶体管MP1～MP3的导通电阻的时间常数而延迟所得的信号。延迟电路21将所述上电复位信号PR经由复位线Lr而供给至反相器22及复位解除时机控制电路24。
反相器22包含p沟道MOS型晶体管MP4以及n沟道MOS型晶体管MN1。对于晶体管MP4的源极端及背栅极，供给有电源电压VDD，且自身的漏极端连接于节点n2。晶体管MN1的漏极端连接于节点n2，且自身的源极端及背栅极连接于接地线LGD。对于晶体管MP4及晶体管MN1各自的栅极端，供给有上电复位信号PR。
通过所述结构，反相器22生成下述信号来作为所述反转上电复位信号PRv，所述信号在所述上电复位信号PR的电压达到规定值以上时，具有与逻辑电平0对应的接地电位GND。另一方面，当上电复位信号PR的电位低于所述规定值时，反相器22生成下述信号来作为所述反转上电复位信号PRv，所述信号具有与逻辑电平1对应的电源电压VDD。反相器22将所述反转上电复位信号PRv经由节点n2而供给至下级的反相器23、及延迟电路21的晶体管MP2的栅极端。
反相器23包含p沟道MOS型晶体管MP5以及n沟道MOS型晶体管MN2。对于晶体管MP5的源极端及背栅极，供给有电源电压VDD，且自身的漏极端连接于复位信号输出线Lpr。晶体管MN2的漏极端连接于复位信号输出线Lpr，自身的源极端及背栅极连接于接地线LGD。对于晶体管MP5及晶体管MN2各自的栅极端，供给有反转上电复位信号PRv。
通过所述结构，反相器23生成使反转上电复位信号PRv的逻辑电平反转后的信号来作为上电复位信号POR。反相器23将所述上电复位信号POR经由复位信号输出线Lpr而供给至HV电路210。
复位解除时机控制电路24包含p沟道MOS型晶体管MP6、n沟道MOS型晶体管MN3及n沟道MOS型晶体管MN4、电阻R2。对于晶体管MP6的源极端及背栅极，供给有电源电压VDD，且对于自身的栅极端，经由复位线Lr而供给有上电复位信号PR。而且，在晶体管MP6的漏极端，连接有限流用电阻R2的一端。在电阻R2的另一端，经由节点n3而分别连接有晶体管MN3的漏极端及晶体管MN4的栅极端。晶体管MN3的源极端及背栅极连接于接地线LGD，且对于自身的栅极端，经由复位线Lg而供给有稳定化电源电压Vrg。晶体管MN4的源极端及背栅极连接于接地线LGD，自身的漏极端连接于复位线Lr。另外，对于设置用于限流的电阻R1及电阻R2，也可将它们省略。
通过所述结构，晶体管MP6在复位线Lr的电压值低于规定值时，将电源电压VDD供给至节点n3。晶体管MN3在接受稳定化电源电压Vrg的供给的内部电源线Lg的电压值为规定值以上时成为导通状态，从而将节点n3连接至接地线LGD。晶体管MN4在节点n3的电压值为规定值以上时成为导通状态，从而将复位线Lr连接至接地线LGD。
另外，当电源电压VDD成为高电压(例如20伏特)时，作为晶体管MP1～MP6及晶体管MN1～MN4，采用高耐压型的MOS晶体管。
以下，沿着图3所示的时间图，对图2所示的包含复位解除时机控制电路24的上电复位电路200的动作进行说明。另外，图3中表示上电复位电路200在接受下述电源电压VDD时进行的动作，所述电源电压VDD对应于通电而从所述通电的时刻t0开始电压值逐渐增加，且在经过电源上升时间TP后达到所需的电压值vd。
如图3所示，通电后，当电源电压VDD的电压值达到内部调节器100可动作的最低电压值v0时，在达到所述电压值v0的时刻t1，内部调节器100开始动作，稳定化电源电压Vrg的电压值上升。即，如图3所示，遍及从通电时刻t0直至时刻t1为止的期间而维持0伏特状态的稳定化电源电压Vrg在所述时刻t1时上升，而达到所需的电压值vg。
此处，由延迟电路21所生成的上电复位信号PR具有使图3所示的电源电压VDD的上升波形延迟的电压推移。因而，在图3所示的通电时刻t0至时刻t1的期间，上电复位信号PR的电压值低于电源电压VDD的电压值，在此期间，复位解除时机控制电路24的晶体管MP6成为导通状态。进而，在时刻t0至时刻t1的期间，由于电源电压VDD的电压值低，因而内部调节器100处于无法动作的状态，因此如图3所示，稳定化电源电压Vrg的电压值维持0伏特。因而，在此期间(t0～t1)，复位解除时机控制电路24的晶体管MN3处于断开状态。由此，复位解除时机控制电路24的节点n3通过经由晶体管MP6及电阻R2而施加的电源电压VDD受到充电，如图3所示，节点n3的电压逐渐增加。此时，当节点n3的电压值变得高于复位解除时机控制电路24的晶体管MN4的阈值电压Vth时，所述晶体管MN4成为导通状态，使复位线Lr的电位成为接地电位GND。由此，晶体管MP6的导通状态得以维持，因此对节点n3的充电继续，所述节点n3的电压值逐渐增加。然后，在时刻t1时，内部调节器100开始稳定化电源电压Vrg的生成，其结果，当内部电源线Lg的电压值达到规定值以上时，晶体管MN3转变为导通状态。
由此，对节点n3施加接地电位GND，因此所述节点n3的电压下降。随后，在图3所示的时刻t2时，当节点n3的电压值达到0伏特时，晶体管MN4由导通状态转变为断开状态，复位线Lr从接地线LGD开放。因而，在时刻t2以后，具有与从延迟电路21送出的上电复位信号PR对应的波形的上电复位信号POR出现在复位线Lr上。
此处，上电复位信号POR的电压值处于零伏特状态的区间(t0～t2)为催促所述HV电路210复位的复位区间，时刻t2以后为催促解除复位的复位解除区间。
如上所述，复位解除时机控制电路24以通电后的稳定化电源电压Vrg的电压值的上升时刻为起点，使上电复位信号POR转变为催促解除复位的状态。另外，内部调节器100属于通过电源电压VDD进行动作的HV电路，因此所述内部调节器100所生成的稳定化电源电压Vrg在时刻t1时上升，可以说HV电路210也在时刻t1处于可动作的状态。
因而，根据上电复位信号POR，通电后，HV电路210成为可动作的状态后，即，在时刻t1以后，HV电路210受到复位。然后，在HV电路210的复位后，在时刻t2，上电复位信号POR将转变为催促解除复位的高电平(VDD)状态。因而，不论电源电压VDD的电源上升时间TP的长度如何，均能够使以电源电压VDD进行动作的HV电路210切实地上电复位。
另外，作为上电复位电路200，也可取代图2所示的电路结构而采用图4所示的电路结构。
图4所示的上电复位电路200包含p沟道MOS型晶体管MP10及p沟道MOS型晶体管MP11、作为复位解除时机控制部的n沟道MOS型晶体管MN10以及电容器Crs。另外，在电源电压VDD为高电压(例如20伏特)的情况下，作为晶体管MP10、MP11及MN10，采用高耐压型MOS晶体管。另外，作为电容器Crs，也可采用利用MOS晶体管的栅极电容或漏极电容者。
对于晶体管MP10的源极端及背栅极，供给有电源电压VDD，且自身的漏极端经由控制线Lc而连接于晶体管MN10的漏极端及晶体管MP11的栅极端。晶体管MP10的栅极端连接于晶体管MP11的漏极端、复位信号输出线Lpr及电容器Crs的一端。电容器Crs的另一端连接于接地线LGD。通过所述结构，晶体管MP10在复位信号输出线Lpr的电压值低于规定值时成为导通状态，从而将电源电压VDD供给至控制线Lc。由此，控制线Lc受到充电，所述控制线Lc的电位增加。
对于晶体管MP11的源极端及背栅极，供给有电源电压VDD，栅极端连接于控制线Lc。通过所述结构，晶体管MP11在控制线Lc的电压值低于规定值时成为导通状态，从而将电源电压VDD供给至复位信号输出线Lpr。由此，复位信号输出线Lpr受到充电，所述复位信号输出线Lpr的电位增加。
对于晶体管MN10的栅极端，供给有由内部调节器100所生成的稳定化电源电压Vrg，且源极端及背栅极连接于接地线LGD。通过所述结构，晶体管MN10在内部电源线Lg的电压值、即稳定化电源电压Vrg的电压值达到阈值电压以上时成为导通状态，从而将控制线Lc连接至接地线LGD。
此处，在图4所示的上电复位电路200中，以也包含自身的寄生电容在内的复位信号输出线Lpr的静电电容比寄生于控制线Lc的静电电容大的方式，而将这些控制线Lc及复位信号输出线Lpr形成于半导体IC芯片10上。
因而，当对应于通电而电源电压VDD的电压值从零伏特状态开始增加，即电源电压VDD的电压值上升时，首先，控制线Lc的电压值随着电源电压VDD的增加而增加。由此，刚刚通电之后，晶体管MP11成为断开状态，复位信号输出线Lpr的电压值、即上电复位信号POR的电压值如图3所示般维持为催促复位的零伏特状态。随后，随着电源电压VDD的增加，所述电压值在图3所示的时刻t1时达到内部调节器100可动作的电压值v0时，所述内部调节器100开始动作。此时，内部调节器100将稳定化电源电压Vrg输出至内部电源线Lg。此处，当内部电源线Lg的电压值达到规定值以上时，图4所示的晶体管MN10成为导通状态，控制线Lc的电位成为接地电位GND。由此，晶体管MP11成为导通状态，电源电压VDD经由复位信号输出线Lpr而供给至电容器Crs。此时，电容器Crs受到充电，伴随于此，复位信号输出线Lpr的电压值、即上电复位信号POR的电压值增加。即，上电复位信号POR的电压值转变为催促解除复位的状态。
如此，在图4所示的结构中，也与图2所示的上电复位电路200同样地，不论电源电压VDD的电源上升时间TP的长度如何，均在通电后成为HV电路210可动作的状态后，上电复位信号POR转变为催促解除复位的状态。因而，能够使以电源电压VDD进行动作的HV电路210切实地上电复位。
总之，作为本申请的半导体装置10，只要与调节器100一同设有以下的上电复位电路即可，所述调节器100基于电源电压VDD来生成稳定化电源电压Vrg并输出至内部电源线Lg，所述稳定化电源电压Vrg具有比所述电源电压低的电压值vg。即，上电复位电路200生成下述信号来作为上电复位信号POR，所述信号紧随在进行电源电压VDD的通电之后具有催促复位的第1电平，当内部电源线Lg的电压值上升时t1，由第1电平转变为催促解除复位的第2电平。

Claims (5)

1.一种半导体装置，其特征在于，包括：
调节器，基于电源电压来生成稳定化电源电压并输出至内部电源线，所述稳定化电源电压具有比所述电源电压低的电压值；以及
上电复位电路，生成在进行所述电源电压的通电之后具有催促复位的第1电平，当所述内部电源线的电压值上升时，从所述第1电平转变为催促解除复位的第2电平的信号来作为上电复位信号。
2.根据权利要求1所述的半导体装置，其特征在于，
所述上电复位电路包括：
电源供给线，接受所述电源电压；
延迟电路，将所述电源供给线的电压值延迟规定期间后供给至复位线；
电路，输出在所述复位线的电压值低于规定值时具有所述第1电平，在所述复位线的电压值为所述规定值以上时具有所述第2电平的信号来作为所述上电复位信号；
第1开关元件，当所述复位线的电压值低于所述规定值时成为导通状态，从而将所述电源电压供给至第1节点；
第2开关元件，当所述内部电源线的电压值为所述规定值以上时成为导通状态，从而将所述第1节点连接至接地线；以及
第3开关元件，当所述第1节点的电压值为所述规定值以上时成为导通状态，从而将所述复位线连接至所述接地线。
3.根据权利要求1所述的半导体装置，其特征在于，
所述上电复位电路包括：
控制线；
复位信号输出线，其静电电容大于所述控制线的静电电容；
第1开关元件，当所述复位信号输出线的电压值低于规定值时成为导通状态，从而将所述电源电压供给至所述控制线；
第2开关元件，当所述控制线的电压值低于所述规定值时成为导通状态，从而将所述电源电压供给至所述复位信号输出线；以及
第3开关元件，当所述内部电源线的电压值达到所述规定值以上时成为导通状态，从而将所述控制线连接至接地线。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，包括：
第1电路，接受所述稳定化电源电压来进行动作；以及
第2电路，接受所述电源电压来进行动作，
所述上电复位电路将所述上电复位信号供给至所述第2电路，以使所述第2电路在通电时复位。
5.一种上电复位信号的生成方法，是一个半导体装置中的上电复位信号的生成方法，所述半导体装置形成有调节器，所述调节器基于电源电压来将稳定化电源电压输出至内部电源线，所述稳定化电源电压具有比所述电源电压低的电压值，所述上电复位信号的生成方法的特征在于，
生成在进行所述电源电压的通电之后具有催促复位的第1电平，当所述内部电源线的电压值上升时，转变为催促解除复位的第2电平的信号来作为所述上电复位信号。
CN201710996474.XA 2016-10-28 2017-10-23 半导体装置以及上电复位信号的生成方法 Active CN108023580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016211802A JP7075715B2 (ja) 2016-10-28 2016-10-28 半導体装置及びパワーオンリセット信号の生成方法
JP2016-211802 2016-10-28

Publications (2)

Publication Number Publication Date
CN108023580A true CN108023580A (zh) 2018-05-11
CN108023580B CN108023580B (zh) 2023-12-22

Family

ID=62021946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710996474.XA Active CN108023580B (zh) 2016-10-28 2017-10-23 半导体装置以及上电复位信号的生成方法

Country Status (3)

Country Link
US (1) US10720917B2 (zh)
JP (3) JP7075715B2 (zh)
CN (1) CN108023580B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113922352A (zh) * 2020-07-07 2022-01-11 华邦电子股份有限公司 电源控制电路

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223017A (ja) * 1995-02-15 1996-08-30 Nippondenso Co Ltd パワーオン・パワーオフリセット装置
JPH10313240A (ja) * 1997-05-12 1998-11-24 Oki Electric Ind Co Ltd パワーオンリセット回路
US5936443A (en) * 1995-11-28 1999-08-10 Mitsubishi Denki Kabushiki Kaisha Power-on reset signal generator for semiconductor device
JP2000261300A (ja) * 1999-03-09 2000-09-22 Kawasaki Steel Corp パワーオン・リセット回路
JP2002344298A (ja) * 2001-05-16 2002-11-29 Yamaha Corp パワー・オン／オフ・リセット回路
FR2843660A1 (fr) * 2002-08-16 2004-02-20 St Microelectronics Sa Circuit por programmable a deux seuils de commutation
KR20040081860A (ko) * 2003-03-17 2004-09-23 주식회사 하이닉스반도체 파워 온 리셋 회로
JP2005084559A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd パワーオンリセット回路
JP2008017101A (ja) * 2006-07-05 2008-01-24 Matsushita Electric Ind Co Ltd パワーオンリセット回路
CN101188412A (zh) * 2006-11-20 2008-05-28 冲电气工业株式会社 通电复位电路
WO2009066575A1 (ja) * 2007-11-19 2009-05-28 Sharp Kabushiki Kaisha パワーオンリセット回路及びコンビネーション型ｉｃカード
CN103873036A (zh) * 2012-12-14 2014-06-18 普诚科技股份有限公司 上电复位电路
CN104811171A (zh) * 2014-01-26 2015-07-29 京微雅格（北京）科技有限公司 零电流的上电复位电路
JP2016046620A (ja) * 2014-08-21 2016-04-04 Ｎｅｃエンジニアリング株式会社 パワーオンリセット回路
JP2016158357A (ja) * 2015-02-24 2016-09-01 セイコーエプソン株式会社 回路装置及び電子機器
KR20170006980A (ko) * 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409501A (en) * 1981-07-20 1983-10-11 Motorola Inc. Power-on reset circuit
JP2797844B2 (ja) * 1992-06-17 1998-09-17 三菱電機株式会社 半導体集積回路
JPH1168539A (ja) * 1997-08-08 1999-03-09 Oki Electric Ind Co Ltd パワーオンリセット回路
JP3730004B2 (ja) * 1998-02-05 2005-12-21 富士通株式会社 リセットシステム
JP2000036732A (ja) 1998-07-17 2000-02-02 Mitsubishi Electric Corp パワーオンリセット回路並びに半導体装置
US20080054943A1 (en) * 2006-09-06 2008-03-06 Ravindraraj Ramaraju Variable switching point circuit
JP2008187475A (ja) 2007-01-30 2008-08-14 Toshiba Corp パワーオンリセット回路
JP5045730B2 (ja) 2009-11-02 2012-10-10 富士通セミコンダクター株式会社 レベル変換回路
KR101859252B1 (ko) 2011-10-24 2018-05-18 스카이워크스 솔루션즈, 인코포레이티드 듀얼 모드 전력 증폭기 제어 인터페이스
US8742805B2 (en) * 2012-07-26 2014-06-03 Samsung Electro-Mechanics Co., Ltd. Power on reset device and power on reset method
US10256809B2 (en) * 2015-08-24 2019-04-09 Ruizhang Technology Limited Company Power-on reset circuit

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223017A (ja) * 1995-02-15 1996-08-30 Nippondenso Co Ltd パワーオン・パワーオフリセット装置
US5936443A (en) * 1995-11-28 1999-08-10 Mitsubishi Denki Kabushiki Kaisha Power-on reset signal generator for semiconductor device
JPH10313240A (ja) * 1997-05-12 1998-11-24 Oki Electric Ind Co Ltd パワーオンリセット回路
JP2000261300A (ja) * 1999-03-09 2000-09-22 Kawasaki Steel Corp パワーオン・リセット回路
JP2002344298A (ja) * 2001-05-16 2002-11-29 Yamaha Corp パワー・オン／オフ・リセット回路
FR2843660A1 (fr) * 2002-08-16 2004-02-20 St Microelectronics Sa Circuit por programmable a deux seuils de commutation
KR20040081860A (ko) * 2003-03-17 2004-09-23 주식회사 하이닉스반도체 파워 온 리셋 회로
JP2005084559A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd パワーオンリセット回路
JP2008017101A (ja) * 2006-07-05 2008-01-24 Matsushita Electric Ind Co Ltd パワーオンリセット回路
CN101188412A (zh) * 2006-11-20 2008-05-28 冲电气工业株式会社 通电复位电路
WO2009066575A1 (ja) * 2007-11-19 2009-05-28 Sharp Kabushiki Kaisha パワーオンリセット回路及びコンビネーション型ｉｃカード
CN103873036A (zh) * 2012-12-14 2014-06-18 普诚科技股份有限公司 上电复位电路
CN104811171A (zh) * 2014-01-26 2015-07-29 京微雅格（北京）科技有限公司 零电流的上电复位电路
JP2016046620A (ja) * 2014-08-21 2016-04-04 Ｎｅｃエンジニアリング株式会社 パワーオンリセット回路
JP2016158357A (ja) * 2015-02-24 2016-09-01 セイコーエプソン株式会社 回路装置及び電子機器
KR20170006980A (ko) * 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113922352A (zh) * 2020-07-07 2022-01-11 华邦电子股份有限公司 电源控制电路
CN113922352B (zh) * 2020-07-07 2024-03-15 华邦电子股份有限公司 电源控制电路

Also Published As

Publication number Publication date
JP2021122153A (ja) 2021-08-26
JP7075715B2 (ja) 2022-05-26
JP2023009279A (ja) 2023-01-19
US10720917B2 (en) 2020-07-21
CN108023580B (zh) 2023-12-22
US20180123582A1 (en) 2018-05-03
JP7181343B2 (ja) 2022-11-30
JP2018074379A (ja) 2018-05-10
JP7451654B2 (ja) 2024-03-18

Similar Documents

Publication Publication Date Title
TWI413351B (zh) 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
JP5026368B2 (ja) 電圧ストレスを低減したゲート制御回路のための回路および方法
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US20150263610A1 (en) Charge pump circuit comprising multiple - gate transistors and method of operating the same
US8395870B2 (en) Input/output circuit
JP5354397B2 (ja) 静電放電から供給ノードを保護する装置、およびシステム
KR20100088086A (ko) 파워 온 리셋 회로
TW202113530A (zh) 基體偏壓產生電路
CN109995331B (zh) 一种有软启动保护的稳压电路
JP2017175288A (ja) 半導体装置
CN110957713B (zh) 一种静电放电箝位电路
JP7451654B2 (ja) 半導体装置及びパワーオンリセット信号の生成方法
JP3026738B2 (ja) プルアップ装置付きデータ出力ドライバ
US8373446B2 (en) Power supply detection circuit
US20120112820A1 (en) Circuit and method for generating body bias voltage for an integrated circuit
US10025749B2 (en) Tracking circuit and method
US20120306549A1 (en) Semiconductor integrated circuit
US9703307B2 (en) Voltage dropping circuit and integrated circuit
US8253477B2 (en) Voltage boost circuit without device overstress
CN101515799B (zh) 用于单电压供电cmos的自动检测输入电路
JP2011188361A (ja) パワーオンリセット回路
KR102634826B1 (ko) 차지 펌프 회로 및 그를 포함하는 전압 발생 장치
US10541676B2 (en) Symmetrical dual voltage level input-output circuitry
JP4392912B2 (ja) 昇圧回路装置及びそれを用いる半導体集積回路装置
JP5191196B2 (ja) レベルシフタ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant