CN113922352B - 电源控制电路 - Google Patents

电源控制电路 Download PDF

Info

Publication number
CN113922352B
CN113922352B CN202110762166.7A CN202110762166A CN113922352B CN 113922352 B CN113922352 B CN 113922352B CN 202110762166 A CN202110762166 A CN 202110762166A CN 113922352 B CN113922352 B CN 113922352B
Authority
CN
China
Prior art keywords
power supply
internal power
voltage
control signal
external power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110762166.7A
Other languages
English (en)
Other versions
CN113922352A (zh
Inventor
佐藤贵彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN113922352A publication Critical patent/CN113922352A/zh
Application granted granted Critical
Publication of CN113922352B publication Critical patent/CN113922352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0096—Means for increasing hold-up time, i.e. the duration of time that a converter's output will remain within regulated limits following a loss of input power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Dram (AREA)

Abstract

本发明提供一种电源控制电路，该电源控制电路即使在外部电源被瞬间切断的情况下也能够确实对内部电源放电的电源控制电路。该电源控制电路包括：电压检出部，检出外部电源的电压；内部电源生成部，根据外部电源产生内部电源；以及控制部，在被检出的外部电源的电压下降到既定值以下的情况下，根据具有外部电源的电压的第1控制信号以及具有内部电源的电压的第2控制信号当中的至少该第2控制信号，来控制对内部电源放电。

Description

电源控制电路
技术领域
本发明有关于电源控制电路。
背景技术
已知的电源控制电路，有一种开机重设(power-on reset)电路(例如专利文献1～3)。开机重设电路设计成，例如为了避免施加外部电源后无法确保电源电压的状态造成其他的电路的动作变得不稳定，会将这些其他的电路的动作保持于重置状态，在确保动作电源后解除重置状态。
又，在驱动这样的其他的电路用的内部电源是从外部电源产生的情况下，为了执行对这些其他的电路的开机重设，必须在外部电源切断(power off)时停止这些其他的电路的动作。因此，现有的电源控制电路会设计成在外部电源切断的情况下对内部电源放电。
这种电源控制电路设计成例如外部电源切断使得外部电源的电压缓慢降到接地电平(0V)的情况下，使会以外部电源驱动的电路来对内部电源放电。
现有技术文献
专利文献1：中国专利公开公报号102377416
专利文献2：美国专利公报号7816957
专利文献3：中国台湾地区专利公报号I543527
然而，例如，切断外部电源使得外部电源的电压瞬间降到接地电平的情况下，因为用来对内部电源放电的电路的动作瞬间停止，而变得难以对内部电源放电。在这个情况下，会有一种电路，不只在切断外部电源的期间，在再次提供外部电源时也通过内部电源的供给而继续动作，借此不在再次提供外部电源时进行开机重设。这样一来，因为再次提供外部电源时进行开机重设的电路、以及不进行开机重设的电路有可能混合在一起，而产生了这些电路之间的动作不正常，甚至是设置了这些电路的装置发生故障的可能性。
有鉴于上述的问题点，本发明的目的是提供一种电源控制电路，即使在外部电源被瞬间切断的情况下也能够确实地对内部电源放电。
发明内容
为了解决上述问题，本发明提供一种电源控制电路，包括：一电压检出部，检出一外部电源的电压；一内部电源生成部，根据该外部电源产生一内部电源；以及控制部，在被检出的该外部电源的电压下降到既定值以下的情况下，根据具有该外部电源的电压的一第1控制信号以及具有该内部电源的电压的一第2控制信号当中的至少该第2控制信号，来控制对该内部电源放电。
根据此发明，因为内部电源根据具有内部电源的电压的第2控制信号而放电，所以例如即使外部电源被瞬间切断的情况下，也能够在内部电源残存的期间，根据第2控制信号对内部电源放电。借此，即使是外部电源被瞬间切断的情况下，也能够确实对内部电源放电。
根据本发明的电源控制电路，即使在外部电源被瞬间切断的情况下也能够确实地对内部电源放电。
附图说明
图1是显示本发明第1实施型态的电源控制电路的架构例的方块图。
图2是显示本发明的第1实施型态的电源控制电路的第1内部电源生成部及控制部的架构例的示意图。
图3中(a)是显示外部电源的电压逐渐下降的情况下的第1内部电源的电压的变化的时序图。
图3中(b)是显示外部电源的电压逐渐下降的情况下的第1控制信号及第2控制信号的各个的电压的变化的时序图。
图4中(a)是显示外部电源的电压瞬间下降的情况下的第1内部电源的电压的变化的时序图。
图4中(b)是显示外部电源的电压瞬间下降的情况下的第1控制信号及第2控制信号的各个的电压的变化的时序图。
图5是显示本发明第2实施型态的电源控制电路的第2内部电源生成部及控制部的架构例的示意图。
图6中(a)是显示外部电源的电压逐渐下降的情况下的第1内部电源及第2内部电源的各个的电压的变化的时序图。
图6中(b)是显示外部电源的电压逐渐下降的情况下的第1控制信号及第2控制信号的各个的电压的变化的时序图。
图7中(a)是显示外部电源的电压瞬间下降的情况下的第1内部电源及第2内部电源的各个的电压的变化的时序图。
图7中(b)是显示外部电源的电压瞬间下降的情况下的第1控制信号及第2控制信号的各个的电压的变化的时序图。
图8是显示本发明第3实施型态的电源控制电路的第1内部生成电路、第2内部电源生成部及控制部的架构例的示意图。
图9中(a)是显示外部电源的电压瞬间下降的情况下的第1内部电源及第2内部电源的各个的电压的变化的时序图。
图9中(b)是显示外部电源的电压瞬间下降的情况下的第1控制信号及第2控制信号的各个的电压的变化的时序图。
符号说明：
10：电压检出部
20：第1内部电源生成部
21：第1内部电源生成电路
22：开关部
22a、22b、22c：MOSFET
30：第2内部电源生成部
31：第2内部电源生成电路
32：第1电平移位电路
32a：反相器
32b、32c、32d、32e：MOSFET
33：第2电平移位电路
33a：反相器
33b、33c、33d、33e：MOSFET
35：开关部
35a、35b：MOSFET
40：控制部
41：第1反相器
42：第2反相器
43：第3反相器
S：检出电压信号
S1、S1’：第1控制信号
S2’、S2’：第2控制信号
VDD：外部电源的电压
V1：第1内部电源的电压
V2：第2内部电源的电压
具体实施方式
以下，参照图式详细说明本发明实施型态的电源控制电路。要注意的是，这些实施型态只是例示，本发明并未限定于此。
又，本说明书等当中的“第1”、“第2”、“第3”等的记载是为了要区别某个构成要素与其他的构成要素而使用，并非用来限定该构成要素的数目、顺序或优先度等。例如，“第1要素”及“第2要素”这样的记载存在的情况下，并非表示只能采用“第1要素”及“第2要素”这两个要素，也不是表示“第1要素”必须比“第2要素”优先。
图1是显示本发明第1实施型态的电源控制电路的架构例的方块图。电源控制电路具备电压检出部10、第1内部电源生成部20、第2内部电源生成部30、控制部40。又，电压检出部10、第1内部电源生成部20、第2内部电源生成部30及控制部40各自被供应外部电源的电压VDD。而第1内部电源生成部20及第2内部电源生成部30各自是本发明中的“内部电源生成部”的一例。
在此，本实施型态中，将对第1内部电源放电的情况做为一例来说明。
这个电源控制电路可以设置在任意的电子装置上，例如可以设置在DRAM(DynamicRandom Access Memory)等的存储器装置。这种存储器装置为了将消耗电力及速度性能最佳化，会具有电压不同的数个内部电源。又，使用于最近的IoT(Internet of Things)边缘装置(例如智能手机等)的存储器装置会周期性地短时间动作。在此，考虑到非动作时的待机时间较长，在该待机时间切断电源就减低存储器装置的消耗电力这点来说相当有效。
另外，这种存储器装置中，如果耦合电容变大，电源投入电流或待机漏电流会变大，因此较为不佳。另一方面，如果耦合电容变小，供给的电力信号的回转率(slew rate)会变快(也就是，外部电源的开关会瞬间进行)。在这个情况下，为了对存储器装置内的电路进行开机重设，需要在即使瞬间切断外部电源的情况下也能确实对内部电源放电。
因此，将本实施型态的电源控制电路设置于存储器装置的情况下，即使瞬间切断外部电源的情况下也能确实对内部电源放电，因为能够对存储器装置内的电路确实地进行开机重设，所以更为合适。
电压检出部10检出外部电源的电压VDD。又，电压检出部10判别检出的外部电源的电压VDD是否比既定的阈值电压Vth(如图3所示)更高。又，电压检出部10判别检出的外部电源的电压VDD在阈值电压Vth以下的情况下，将具有电压VDD(具有与电压VDD的电位相等的电位)的检出电压信号S输出到控制部40。另外，电压检出部10可以由周知的电压检出电路构成。
第1内部电源生成部20根据外部电源而产生第1内部电源。因此，第1内部电源具有电压V1(例如V1<VDD)。又，第1内部电源生成部20将生成的第1内部电源供给到第1内部电源所驱动的其他的电路(图示省略)。更进一步，第1内部电源生成部20也可以具备因应供给第1内部电源的电路来变换电压V1的电平的电平转换器或控制电路等。
第2内部电源生成部30根据外部电源而产生第2内部电源。在此，第2内部电源也可以具有例如比第1内部电源的电压V1更高的电压V2(例如V2>VDD)。又，第2内部电源生成部30将产生的第2内部电源供给至第2内部电源驱动的其他的电路(图示省略)。更进一步，第2内部电源生成部30也可以具备因应供给第2内部电源的电路来变换电压V2的电平的电平转换器或控制电路等。
控制部40在检出的外部电源的电压VDD下降到阈值电压Vth以下的情况下，根据具有外部电源的电压VDD的第1控制信号S1及具有第1内部电源(内部电源)的电压的第2控制信号S2之中的至少第2控制信号S2而控制第1内部电源放电。另外，阈值电压Vth是本发明中的“既定值”的一例。
图2是显示本实施型态的电源控制电路的第1内部电源生成部20及控制部40的架构例的示意图。第1内部电源生成部20可以具备根据外部电源产生第1内部电源的第1内部电源生成电路21、连接于第1内部电源(内部电源)及接地之间的开关部22。另外，开关部22是本发明中的“第1开关部”的一例。
第1内部电源生成电路21例如也可以将使用稳压器等将电压VDD降压至电压V1等而产生的第1内部电源，供给(输出)到其他的电路。又，第1内部电源生成电路21也可以由周知的内部电源生成电路构成。
开关部22可以具备连接于第1内部电源(内部电源)与接地之间的N型MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)22a，也就是外部电源的电压VDD下降到阈值电压Vth(既定值)以下的情况下，借由第1控制信号S1的输入而导通的MOSFET22a。借此，当外部电源的电压VDD下降到阈值电压Vth以下的情况下，借由第1控制信号S1的输入，能够形成从第1内部电源通过MOSFET22a到达接地的电流路径。另外，MOSFET22a是本发明中的“第2晶体管”的一例。
本实施型态中，MOSFET22a的漏极连接到第1内部电源生成电路21的输出电压V1。又，MOSFET22a的源极接地。更进一步，MOSFET22a的栅极会被施加控制部40输出的第1控制信号S1。
又，开关部22可以具备连接于第1内部电源(内部电源)与接地之间的N型MOSFET22b，也就是外部电源的电压VDD下降到阈值电压Vth(既定值)以下的情况下，借由第2控制信号S2的输入而导通的MOSFET22b。借此，当外部电源的电压VDD下降到阈值电压Vth以下的情况下，借由第2控制信号S2的输入，能够形成从第1内部电源通过MOSFET22b到达接地的电流路径。另外，MOSFET22b是本发明中的“第1晶体管”的一例。
本实施型态中，MOSFET22b的漏极连接到第1内部电源生成电路21的输出电压V1。又，MOSFET22b的源极接地。更进一步，MOSFET22a的栅极会被施加控制部40输出的第2控制信号S2。
控制部40也可以具备将使用外部电源将检出电压信号S(具有与外部电源的电压的信号)逻辑反转后的信号做为反转信号输出的第1反相器41、将使用第1内部电源(内部电源)将反转信号逻辑反转后的信号做为第2控制信号S2输出的第2反相器42。借此，控制部40例如能够在检出电压信号S为高电平时，输出高电平的第2控制信号S2。又，外部电源的电压VDD是接地电平的情况下，低电平的信号输入第2反相器，高电平的第2控制信号S2从第2反相器42输出。因此，控制部40即使例如在外部电源的电压VDD在接地电平的情况下，也能够输出高电平的第2控制信号S2。
又，控制部40也可以具备将使用外部电源将反转信号逻辑反转后的信号做为第1控制信号S1输出的第3反相器43。借此，控制部40例如能够在检出电压信号S为高电平时，输出高电平的第1控制信号S1。又，控制部40在检出电压信号S为低电平的情况下，输出低电平的第1控制信号S1。
本实施型态中，第1反相器41被供给外部电源的电压VDD。又，第1反相器41的输入端子连接到检出电压信号S。
本实施型态中，第2反相器42被供给第1内部电源的电压V1。更进一步，第2反相器42的输入端子连接到第1反相器41的输出端子。又更进一步，第2反相器42的输出端仔连接到MOSFET22b的栅极。
本实施型态中，第3反相器43被供给外部电源的电压VDD。又，第3反相器43的输入端子连接到第1反相器41的输出端子。又更进一步，第3反相器43的输出端子连接到MOSFET22a的栅极。
又，控制部40也可以根据第1控制信号S1及/或第2控制信号S2而导通连接于第1内部电源(内部电源)与接地之间的开关部22(第1开关部)，借此控制对第1内部电源放电。在这个情况下，根据第1控制信号S1及/或第2控制信号S2来导通开关部22，借此形成第1内部电源至接地的电流路径，因此能够对第1内部电源放电。
本实施型态中，控制部40将高电平的第1控制信号S1输出到MOSFET22a的栅极而导通MOSFET22a，借此控制对第1内部电源放电。又，本实施型态中，控制部40将高电平的第2控制信号S2输出到MOSFET22b的栅极而导通MOSFET22b，借此控制对第1内部电源放电。
接着，参照图3说明本实施型态的电源控制电路的动作。图3中(a)是显示外部电源的电压VDD逐渐下降的情况下的第1内部电源的电压V1的变化的时序图。图3中(b)是显示外部电源的电压VDD逐渐下降的情况下的第1控制信号S1及第2控制信号S2的各个的电压的变化的时序图。
如图3中(a)所示，从外部电源供给一定的电压VDD(>Vth)期间，第1内部电源生成部20产生电路驱动用的一定的电压V1。在这个期间中，电压VDD比阈值高压Vth高，因此高压检出部10将低电平的检出电压信号S输出到控制部40。
在这个情况下，第1内部电源生成部20的MOSFET22a因为控制部40输出的低电平的第1控制信号S1施加到栅极而转为截止状态。又，当低电平的检出电压信号S输入后，控制部40的第1反相器41输出从低电平逻辑反转为高电平的反转信号。更进一步，当高电平的反转信号输入后，控制部40的第2反相器42将高电平逻辑反转为低电平的信号做为第2控制信号S2输出。在这个情况下，第1内部电源生成部20的MOSFET22b因为低电平的第2控制信号S2施加到栅极而转为截止状态。借此，因为不会形成第1内部电源的电压V1至接地的电流路径，所以第1内部电源被供给到其他的电路。
接着，当在时间t1开始切断外部电源，使得外部电源的电压VDD逐渐下降，在时间t2外部电源的电压VDD到达阈值电压Vth以下，电压检出部10输出高电平的检出电压信号S。在此，控制部40的第1反相器41在当高电平的检出电压信号S输入时，将从高电平逻辑反转到低电平的反转信号输出。又，控制部40的第2反相器42在当低电平的反转信号输入时，将从低电平逻辑反转到高电平的信号做为第2控制信号S2输出。另外，第2控制信号S2的电压如图3中(b)所示，等于第1内部电源的电压V1。更进一步，控制部40的第3反相器43在当低电平的反转信号输入时，将从低电平逻辑反转到高电平的信号做为第1控制信号S1输出。另外，第1控制信号S1的电压如图3中(b)所示，等于外部电源的电压VDD。
在这个情况下，第1内部电源生成部20的MOSFET22a因为高电平的第1控制信号S1施加到栅极而转为导通状态。借此，形成第1内部电源通过MOSFET22a到达接地的电流路径，第1内部电源放电。又，第1内部电源生成部20的MOSFET22b因为高电平的第2控制信号S2施加到栅极而转为导通状态。借此，形成第1内部电源通过MOSFET22b到达接地的电流路径，第1内部电源放电。
接着，参照图4来说明外部电源的电压VDD瞬间下降时的本实施型态的电源控制电路的动作。图4中(a)是显示外部电源的电压VDD瞬间下降的情况下的第1内部电源的电压V1的变化的时序图。图4中(b)是显示外部电源的电压VDD瞬间下降的情况下的第1控制信号S1及第2控制信号S2的各个的电压的变化的时序图。
与参照图3说明的情况相同，从外部电源供给一定的电压VDD(>Vth)期间，电压检出部10输出低电平的检出电压信号S。又，控制部40输出低电平的第1控制信号S1、低电平的第2控制信号S2。因此，第1内部电源不放电而供给到其他的电路。
接着，当在时间t3切断外部电源时，外部电源的电压VDD瞬间下降到接地电平。此时，电压检出部10在时间t3输出高电平的建出电压信号S，但这个检出电压信号S例从高电平变化为低电平，并维持低电平的状态。
另一方面，控制部40的第1反相器41将低电平的检出电压信号S逻辑反转，并做为高电平的反转信号输出。在此，反转信号的电压等于外部电源的电压VDD(接地电平)，因此低电平的信号输入第2反相器42。然后，第2反相器42将低电平的反转信号逻辑反转，并做为高电平的第2控制信号S2输出。在此，第2控制信号S2的电压如图4中(b)所示，等于第1内部电源的电压V1。另外，从第3反相器43输出的第1控制信号S1如图4中(b)所示，在时间t3转为高电平，但与检出电压信号S一样，立刻变化为低电平，并维持低电平的状态。
第1内部电源生成部20的MOSFET22b因为高电平的第2控制信号S2施加到栅极而转为导通状态。借此，在第2控制信号S2为高电平的期间(第1内部电源残存期间)，形成第1内部电源通过MOSFET22b到达接地的电流路径，第1内部电源放电。
如上所述，根据本实施型态的电源控制电路，根据具有第1内部电源(内部电源)的电压V1的第2控制信号S2来对第1内部电源放电，因此例如即使外部电源被瞬间切断的情况下，也能够在第1内部电源残存期间，根据第2控制信号S2对第1内部电源放电。借此，即使外部电源被瞬间切断的情况下，也能够确实对第1内部电源放电。
以下说明本发明的第2实施型态。本实施型态的电源控制电路在对第2内部电源放电这点与第1实施型态不同。以下，说明与第1实施型态不同的架构。
图5是显示本发明实施型态的电源控制电路的第2内部电源生成部30及控制部40的架构例的示意图。第2内部电源生成部30也可以具备根据外部电源产生第2内部电源的第2内部电源生成电路31、第1电平移位电路32、第2电平移位电路33、NOR电路34、连接于第2内部电源(内部电源)与外部电源之间的开关部35。另外，开关部35是本发明中的“第2开关部”的一例。
第2内部电源生成电路31也可以例如将使用电荷泵等将电压VDD升压到电压V2而产生的第2内部电源，供给(输出)到其他的电路。又，第2内部电源生成电路31也可以由周知的内部电源生成电路构成。
第1电平移位电路32包括被供给外部电源的电压VDD的反相器32a、2个N型MOSFET32b、32c、2个P型MOSFET32d、32e。
MOSFET32b的漏极通过MOSFET32d的漏极-源极，连接到第2内部电源的输出电压V2，也连接到MOSFET32e的栅极。又，MOSFET32b的栅极连接到反相器32a的输入端子，也连接到控制部40的第3反相器43的输出端子。借此，MOSFET32b的栅极及反相器32a的输入端子各自被施加控制部40所输出的第1控制信号S1’。其中，第1控制信号S1’的电压等于外部电源的电压VDD。更进一步，MOSFET32b的源极接地。
MOSFET32c的漏极通过MOSFET32e的漏极-源极，连接到第2内部电源的输出电压V2，也分别连接到MOSFET32d的栅极及NOR电路34的一个的输入端子。又，MOSFET32c的栅极分别连接到反相器32a的输出端子及开关电路35的MOSFET32b(后述)的栅极。更进一步，MOSFET32c的源极接地。
第2电平移位电路33包括被供给第1内部电源的电压V1的反相器33a、2个N型MOSFET33b、33c、2个P型MOSFET33d、33e。
MOSFET33b的漏极通过MOSFET33d的漏极-源极，连接到第2内部电源的输出电压V2，也连接到MOSFET33e的栅极。又，MOSFET33b的栅极连接到反相器33a的输入端子，也连接到控制部40的第2反相器42的输出端子。借此，MOSFET33b的栅极及反相器33a的输入端子各自被施加控制部40所输出的第2控制信号S2’。其中，第2控制信号S2’的电压等于第1内部电源的电压V1。更进一步，MOSFET33b的源极接地。
MOSFET33c的漏极通过MOSFET33e的漏极-源极，连接到第2内部电源的输出电压V2，也分别连接到MOSFET33d的栅极及NOR电路34的一个的输入端子。又，MOSFET33c的栅极分别连接到反相器33a的输出端子。更进一步，MOSFET33c的源极接地。
NOR电路34被供给第2内部电源的电压V2。又，NOR电路34的输出端子连接到开关部35的MOSFET35a(后述)的栅极。
开关部35也可以具备外部电源的电压VDD下降到阈值电压Vth(既定值)以下的情况下，借由第1控制信号S1’及/或第2控制信号S2’的输入而导通的P型MOSFET35a。借此，当外部电源的电压VDD下降到阈值电压Vth以下的情况下，借由第1控制信号S1’及/或第2控制信号S2’的输入，能够形成从第2内部电源通过MOSFET35a到达外部电源的电流路径。另外，MOSFET35a是本发明中的“第3晶体管”的一例。
又，开关部35也可以具备外部电源的电压VDD下降到阈值电压Vth(既定值)以下的情况下或是外部电源切断的情况下(外部电源的电压VDD为接地电平的情况)导通的P型MOSFET35b。更进一步地，MOSFET35a及MOSFET35b也可以串联连接到第2内部电源(内部电源)及外部电源之间。借此，当外部电源的电压VDD下降到阈值电压Vth以下的情况下或是外部电源切断的情况下，能够形成从第2内部电源通过MOSFET35a及MOSFET35b到达外部电源的电流路径。另外，MOSFET35b是本发明中的“第4晶体管”的一例。
本实施型态中，MOSFET35a的源极连接到第2内部电源生成电路31的输出电压V2。又，MOSFET35a的漏极通过MOSFET35b的漏极-源极连接到外部电源的输出电压VDD。另外，MOSFET35a及MOSFET35b的位置也可以交换。
控制部40也可以根据第1控制信号S1’及/或第2控制信号S2’，将连接于第2内部电源(内部电源)及外部电源之间的开关部35(第2开关部)导通，控制对第2内部电源放电。在这个情况下，能够根据第1控制信号S1’及/或第2控制信号S2’导通开关部35，来形成第2内部电源至外部电源的电源路径，因此能够对第2内部电源放电。
本实施型态中，控制部40将高电平的第1控制信号S1’输出到第1电平移位电路32，分别导通开关部35的MOSFET35a及MOSFET35b，借此控制对第2内部电源放电。又，本实施型态，控制部40将高电平的第2控制信号S2’输出到第2电平移位电路33，分别导通开关部35的MOSFET35a，借此控制对第2内部电源放电。
接着，参照图6来说明本实施型态的电源控制电路的动作。图6中(a)是显示外部电源的电压VDD逐渐下降的情况下的第1内部电源及第2内部电源的各个电压V1、V2的变化的时序图。图6中(b)是显示外部电源的电压VDD逐渐下降的情况下的第1控制信号S1’及第2控制信号S2’的各个的电压的变化的时序图。
另外，关于第1内部电源的电压V1的变化，因为与上述第1实施型态相同，所以在此说明第2内部电源的电压V2的变化。
如图6中(a)所示，从外部电源供给一定的电压VDD(＞Vth)期间，第2内部电源生成部30产生电路驱动用的一定的电压V2。在这个期间，因为电压VDD比阈值电压Vth高，所以电压检出部10将低电平的检出电压信号S输出到控制部40。
在这个情况下，控制部40与上述第1实施型态相同地，输出低电平的第1控制信号S1’及低电平的第2控制信号S2’。此时，第2内部电源生成部30的第1电平移位电路32的反相器32a会在第1控制信号S1’输入后，输出将第1控制信号S1’逻辑反转的反转信号。因此，第2内部电源生成部30的开关部35的MOSFET35b，因为反相器32a将低电平逻辑反转到高电平的信号施加到栅极，而转为截止状态。
又，第2内部电源生成部30的第1电平移位电路32中，第1控制信号S1’为低电平的情况下，MOSFET32b转为截止状态，MOSFET32c转为导通的状态。在这个情况下，第1电平移位电路32将低电平的信号输出到NOR电路34。另外，第1电平移位电路32的详细的动作也可以与周知的电平移位电路相同。
另一方面，第2内部电源生成部30的第2电平移位电路33中，第2控制信号S2’在低电平的情况下，MOSFET33b成为截止状态，MOSFET33c成为导通状态。在这个情况下，第2电平移位电路33将低电平的信号输出到NOR电路34。另外，第2电平移位电路33的详细动作也可以与周知的电平移位电路相同。然后，第2内部电源生成部30的开关部35的MOSFET35a，因为NOR电路34的逻辑计算的结果为高电平的信号施加到栅极，而转为截止状态。
因此，因为没有形成从第2内部电源的电压V2通过MOSFET35a、35b往外部电源的电压VDD的电流路径，因此第2内部电源会供给到其他的电路。
接着，当在时间t4开始切断外部电源，外部电源的电压VDD逐渐下降，在时间t5外部电源的电压VDD到达阈值电压Vth以下时，电压检出部10输出高电平的检出电压信号S。又，控制部40与上述的第1实施型态相同地，输出高电平的第1控制信号S1’及高电平的第2控制信号S2’。在此，第1控制信号S1’的电压如图6中(b)所示，与外部电源的电压VDD相同。又，第2控制信号S2’的电压如图6中(b)所示，与第1内部电源的电压V1相同。
在这个情况下，第2内部电源生成部30的第1电平移位电路32的反相器32a，当第1控制信号S1’输入后，会输出将第1逻辑信号S1’逻辑反转的反转信号。因此，第2内部电源生成部30的开关部35的MOSFET35b，因为反相器32a从高电平逻辑反转成低电平的信号施加到栅极，而转为导通状态。
又，第2内部电源生成部30的第1电平移位电路32中，第1控制信号S1’为高电平的情况下，MOSFET32b转为导通状态，MOSFET32c转为截止状态。在这个情况下，第1电平移位电路32将高电平信号输出到NOR电路34。另一方面，第2内部电源生成部30的第2电平移位电路33中，第2控制信号S2’为高电平的情况下，MOSFET33b转为导通状态，MOSFET33c转为截止状态。在这个情况下，第2电平移位电路33将高电平信号输出到NOR电路34。然后，第2内部电源生成部30的开关部35的MOSFET35a，因为NOR电路34的逻辑计算的结果为低电平的信号施加到栅极，而转为导通状态。
因此，形成第2内部电源的电压V2通过MOSFET35a、35b到达外部电源的电压VDD的电流路径，第2内部电源放电(第2内部电源的电压V2会与外部电源的电压VDD一起下降到接地电平)。
接着，参照图7来说明外部电源的电压VDD瞬间下降的情况下的本实施型态的电源控制电路的动作。图7中(a)是显示外部电源的电压VDD瞬间下降的情况下的第1内部电源及第2内部电源的各个电压V1、V2的变化的时序图。图7中(b)是显示外部电源的电压VDD瞬间下降的情况下的第1控制信号S1’及第2控制信号S2’的各个的电压的变化的时序图。
另外，在此，将第1内部电源及第2内部电源中只对第2内部电源放电的情况下做为一例来说明。
与参照图6说明的情况相同，外部电源供给一定的电压VDD(>Vth)的期间，电压检出部10输出低电平的检出电压信号S。又，控制部40输出低电平的第1控制信号S1’及低电平的第2控制信号S2’。因此，第2内部电源不放电而供给到其他的电路。
接着，当在时间t6切断外部电源，外部电源的电压VDD会瞬间降低至接地电平。此时，电压检出部10在时间t6输出高电平的检出电压信号S，但这个检出电压信号S从高电平立刻变化为低电平，并且维持低电平的状态。
在这个情况下，控制部40与上述第1实施型态相同地，输出高电平的第2控制信号S2’。在此，第2控制信号S2’与第1内部电源的电压V1相同。又，控制部40输出低电平的第1控制信号S1’。
第2内部电源生成部30的第1电平移位电路32的反相器32a，当低电平的第1控制信号S1’输入时，将第1控制信号S1’逻辑反转的高电平的反转信号输出。在此，这个反转信号的电压等于外部电源的电压VDD(接地电平)，因此低电平的信号施加到开关部35的MOSFET35b的栅极。借此，MOSFET35b成为导通状态。
又，第2内部电源生成部30的第1电平移位电路32中，第1控制信号S1’为低电平的情况下，MOSFET32b转为截止状态，MOSFET32c转为导通状态。在这个情况下，第1电平移位电路32将低电平信号输出到NOR电路34。另一方面，第2内部电源生成部30的第2电平移位电路33中，第2控制信号S2’为高电平的情况下，MOSFET33b转为导通状态，MOSFET33c转为截止状态。在这个情况下，第2电平移位电路33将高电平信号输出到NOR电路34。然后，第2内部电源生成部30的开关部35的MOSFET35a，因为NOR电路34的逻辑计算的结果为低电平的信号施加到栅极，而转为导通状态。
因此，形成第2内部电源的电压V2通过MOSFET35a、35b到达外部电源的电压VDD的电流路径，第2内部电源放电(第2内部电源的电压V2会与外部电源的电压VDD一起下降到接地电平)。
如上述，根据本实施型态的电源控制电路，因为根据具有第1内部电源(内部电源)的电压V1的第2控制信号S2’而使第2内部电源放电，因此，即使例如外部电源被瞬间切断的情况下，在第1内部电源残存期间，也能够根据第2控制信号S2’对第2内部电源放电。借此，即使外部电源被瞬间切断的情况下，也能够确实地对第2内部电源放电。
以下说明本发明的第3实施型态。本实施型态的电源控制电路在对第1内部电源及第2内部电源各自放电这点与上述各实施型态不同。以下，说明与上述各实施型态不同的架构。
图8是显示本发明实施型态的电源控制电路的第1内部生成电路20、第2内部电源生成部30及控制部40的架构例的示意图。
本实施型态中，控制部40可以在检出的外部电源的电压VDD下降到阈值电压Vth(既定值)以下的情况下，根据第1控制信号S1、S1’及第2控制信号S2、S2’当中的至少第2控制信号S2、S2’，控制对第1内部电源及第2内部电源放电。
又，本实施型态中，第2内部电源也可以具有比第1内部电源的电压V1更高的电压V2。在这个情况下，即使第1内部电源及第2内部电源的各个电压V1、V2不同，能够根据第2控制信号S2、S2’分别对第1内部电源及第2内部电源放电。
然而，例如，第2控制信号S2、S2’的电压与第1内部电源的电压V1相同的情况下，因为在第2内部电源的放电结束之前第1内部电源放电结束(例如，在第2内部电源的电压V2下降到接地电平之前第2控制信号S2、S2’变化成低电平)，而有第2内部电源的放电停止(残存第2内部电源)的可能性。因此，控制部40也可以控制在第2内部电源放电结束后第1内部电源的放电结束。借此，即使是第2控制信号S2、S2’的电压等于第1内部电源的电压V1的情况下，也能够根据第2控制信号S2、S2’分别对第1内部电源及第2内部电源放电。
本实施型态中，第1内部电源生成部20的开关部22也可以具备在第2内部电源的电压V2比第1内部电源的电压V1低的情况下转为导通的P型MOSFET22c、在外部电源的电压VDD下降到阈值电压Vth(既定值)的情况下因为第2控制信号S2、S2’的输入而转为导通的N型的MOSFET22b。又，MOSFET22c以及MOSFET22b也可以串联于第1内部电源及外部电源之间。借此，外部电源的电压VDD下降到阈值电压Vth以下的情况，第2内部电源的电压V2变得比第1内部电源的电压V1更低的情况下，因为第2控制信号S2、S2’的输入而形成从第1内部电源通过MOSFET22c及MOSFET22b至接地的电流路径，所以能够使第1内部电源的放电待机，让第2内部电源的电压V2降低到比第1内部电源的电压V1更低为止。因此，能够在第2内部电源的放电完成后使第1内部电源的放电结束。另外，MOSFET22c是本发明中的“第5晶体管”的一例，MOSFET22b是本发明的“第6晶体管”的一例。
本实施型态中，MOSFET22b的漏极通过MOSFET22c的漏极-源极而连接到第1内部电源生成电路21的输出电压V1。又，MOSFET22b的源极接地。更进一步地，MOSFET22b的栅极被施加第2控制信号S2。又，MOSFET22c的栅极会连接到第2内部电源生成部30的输出电压V2。另外，MOSFET22b及MOSFET22c的位置可以交换。
接着，参照图9来说明本实施型态的电源控制电路的动作。图9中(a)是显示外部电源的电压VDD瞬间下降的情况下的第1内部电源及第2内部电源的各个的电压V1、V2的变化的时序图。图9中(b)是显示外部电源的电压VDD瞬间下降的情况下的第1控制信号S1、S1’及第2控制信号S2、S2’的各个的电压的变化的时序图。
另外，关于外部电源的电压VDD逐渐下降的情况下的第1内部电源及第2内部电源的各个电压V1、V2的变化，与上述的各实施型态相同。
与上述的各实施型态相同，从外部电源供给一定的电压VDD(>Vth)期间，电压检出部10输出低电平的检出电压信号S。又，控制部40输出低电平的第1控制信号S1、S1’及低电平的第2控制信号S2、S2’。因此，第1内部电源及第2内部电源不会被放电而供给到其他的电路。
接着，当在时间t7切断外部电源，外部电源的电压VDD瞬间下降至接地电平。此时，电压检出部10在时间t7输出高电平的检出电压信号S，但这个检出电压信号S立刻从高电平变化为低电平，维持低电平状态。
在这个情况下，控制部40与上述各实施型态同样地，输出高电平的第2控制信号S2、S2’。在此，第2控制信号S2、S2’的电压与第1内部电源的电压V1相同。又，控制部40输出低电平的第1控制信号S1、S1’。
第1内部电源生成部20中，开关部22的MOSFET22a因为低电平的第1控制信号S1施加到栅极而转为截止状态。又，MOSFET22b因为高电平的第2控制信号S2施加于栅极而转为导通状态。另一方面，MOSFET22c因为第2内部电源的电压V2比第1内部电源的电压V1，所以高电平的信号施加至栅极。借此，MOSFET22c转为截止状态。如此一来，因为不形成第1内部电源的电压V1至接地的电流路径，所以第1内部电源会供给到其他的电路。
第2内部电源生成部30中，与上述第2实施型态同样地，形成第2内部电源的电压V2通过MOSFET35a、35b到达外部电源的电压VDD的电流路径。借此，第2内部电源放电。
然后，因为第2内部电源放电使得第2内部电源的电压V2变得比第1内部电源的电压V1更低的情况下，第1内部电源生成部20的开关部22的MOSFET22c会因为低电平的信号施加到栅极而转为导通状态。借此，因为形成从第1内部电源的电压V1通过MOSFET22b及MOSFET22c至接地的电流路径，而对第1内部电源进行放电。
像这样，第2内部电源的电压V2比第1内部电源的电压V1低的情况下进行第1内部电源的放电，因此能够在第2内部电源的放电结束后结束第1内部电源的放电。
如上所述，根据本实施型态的电源控制电路，根据第2控制信号S2、S2’，第1内部电源及第2内部电源各自放电，因此即使是例如外部电源被瞬间切断的情况下，也能够在第1内部电源及第2内部电源各自残存期间，根据第2控制信号S2、S2’分别对第1内部电源及第2内部电源放电。
以上说明的各实施型态用以使本发明容易理解而记载，记载的内容并未限定本发明。因此，上述各实施型态所揭露的各要素包含属于本发明的技术范围的全部的设计变更或均等物在内。
例如，上述的各实施型态中，将第2控制信号S2、S2’具有第1内部电源的电压V1的情况下做为一例来说明，但本发明并不限定于这个情况。例如，第2控制信号S2、S2’也可以具有第2内部电源的电压V2。
又，上述的各实施型态中，将具备第1内部电源生成部20及第2内部电源生成部30的情况做为一例来说明，但本发明并不限定于这个情况。例如，电源控制电路也可以具备第1内部电源生成部20及第2内部电源生成部30当中的任何一者。
更进一步，上述的第3实施型态中，将控制部40控制在第2内部电源放电结束后才结束第1内部电源的放电的情况做为一例来说明，但本发明并不限定于这个情况。例如，控制部40也可以控制在第1内部电源放电结束后才结束第2内部电源的放电，也可以控制使第1内部电源及第2内部电源各自独立放电。
更进一步，上述的各实施型态中，将从外部电源直接产生第1内部电源及第2内部电源的情况做为一例来说明，但本发明并不限定于这个情况。例如，电源控制电路也可以具备基准电源生成部，来产生具有既定的基准电压的基准电源。在这个情况下，第1内部电源生成部20也可以根据基准电源来产生第1内部电源。又，第2内部电源生成部30也可以根据基准电源来产生第2内部电源。
又，上述的各实施型态中，将根据电压检出部10所输出的检出电压信号S的第1控制信号S1、S1’从控制部40输出到第1内部电源生成部20及第2内部电源生成部30的情况做为一例来说明，但本发明并不限定于这个情况。例如，第1控制信号S1、S1’也可以从电压检出部10分别直接输出到第1内部电源生成部20、第2内部电源生成部30及控制部40。
又，上述的实施型态中，将控制部40的单一的第2反相器42输出第2控制信号S2、S2’的情况做为一例来说明，但本发明并不限定于这个情况。例如，控制部40也可以针对每个第2控制信号S2、S2’具备个别的第2反相器42。
更进一步，上述的各实施型态中，MOSFET22a、22b、22c、35a、35b为本发明中的“第1晶体管”～“第6晶体管”的情况做为一例来说明，但本发明并不限定于这个情况。例如，也可以使用其他的晶体管来取代MOSFET，也可以使用其他的开关元件。
更进一步，上述的各实施型态中，将第1内部电源生成部20及第2内部电源生成部30产生正电压(比接地电平高的电压)的情况，也就是第1控制信号S1、S1’及第2控制信号S2、S2’具有正电压的情况做为一例来说明，但本发明并不限定于这个情况。例如，第1内部电源生成部20及第2内部电源生成部30当中的至少一者也可以产生负电压(比接地电平更低的电压)。在此，控制部40即使在第1控制信号S1、S1’及第2控制信号S2、S2’当中的至少一者具有负电压的情况下，根据至少第2控制信号S2、S2’控制对内部电源(第1内部电源及/或第2内部电源)放电。
更进一步，上述各实施型态中，将第2内部电源具有比第1内部电源的电压V1更高的电压V2的情况为一例来说明，但本发明并不限定于这个情况。例如，第2内部电源的电压V2也可以与第1内部电源的电压V1相同。

Claims (11)

1.一种电源控制电路，其特征在于，包括：
一电压检出部，检出一外部电源的电压；
一内部电源生成部，根据该外部电源产生一内部电源；以及
控制部，在被检出的该外部电源的电压下降到既定值以下的情况下，根据具有该外部电源的电压的一第1控制信号以及具有该内部电源的电压的一第2控制信号当中的至少该第2控制信号，来控制对该内部电源放电；
一第1反相器，使用该外部电源，将具有该外部电源的电压的信号逻辑反转后的信号做为一反转信号输出；以及
一第2反相器，使用该内部电源，将该反转信号逻辑反转后的信号做为该第2控制信号输出。
2.如权利要求1所述的电源控制电路，其特征在于，该控制部根据该第1控制信号及/或该第2控制信号，使连接于该内部电源及一接地之间的一第1开关部导通，借此控制对该内部电源放电。
3.如权利要求2所述的电源控制电路，其特征在于，该第1开关部具备连接于该内部电源及该接地之间的一第1晶体管，该第1晶体管在该外部电源的电压下降到既定值以下的情况下，因为该第2控制信号的输入而导通。
4.如权利要求3所述的电源控制电路，其特征在于，该第1开关部具备连接于该内部电源及该接地之间的一第2晶体管，该第2晶体管在该外部电源的电压下降到既定值以下的情况下，因为该第1控制信号的输入而导通。
5.如权利要求1所述的电源控制电路，其特征在于，该控制部根据该第1控制信号及/或该第2控制信号，使连接于该内部电源及该外部电源之间的一第2开关部导通，借此控制对该内部电源放电。
6.如权利要求5所述的电源控制电路，其特征在于，该第2开关部具备一第3晶体管，该第3晶体管在该外部电源的电压下降到既定值以下的情况下，因为该第1控制信号及/或该第2控制信号的输入而导通。
7.如权利要求6所述的电源控制电路，其特征在于，该第2开关部具备一第4晶体管，该第4晶体管在该外部电源的电压下降到既定值以下的情况或该外部电源切断的情况下导通，
其中该第3晶体管及该第4晶体管串联连接于该内部电源及该外部电源之间。
8.如权利要求1至7任一项所述的电源控制电路，其特征在于，该内部电源生成部具备：
一第1内部电源生成部，根据该外部电源产生一第1内部电源；
一第2内部电源生成部，根据该外部电源产生一第2内部电源，
其中该控制部在检出的该外部电源的电压下降到既定值以下的情况下，根据该第1控制信号及该第2控制信号当中的至少该第2控制信号，控制对该第1内部电源及该第2内部电源放电。
9.如权利要求8所述的电源控制电路，其特征在于，该第2内部电源具有比该第1内部电源的电压高的电压。
10.如权利要求9所述的电源控制电路，其特征在于，该控制部控制在该第2内部电源放电结束后该第1内部电源的放电才结束。
11.如权利要求10所述的电源控制电路，其特征在于，该控制部根据该第2控制信号，使连接于该第1内部电源及一接地之间的一第3开关部导通，控制对该第1内部电源放电，
该第3开关部具备：
一第5晶体管，在该第2内部电源的电压比该第1内部电源的电压低的情况下导通；以及
一第6晶体管，在该外部电源的电压下降到既定值以下的情况下，因为该第2控制信号的输入而导通，
其中该第5晶体管及该第6晶体管串联连接于该第1内部电源及该接地之间。
CN202110762166.7A 2020-07-07 2021-07-06 电源控制电路 Active CN113922352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-116915 2020-07-07
JP2020116915A JP7018095B2 (ja) 2020-07-07 2020-07-07 電源制御回路

Publications (2)

Publication Number Publication Date
CN113922352A CN113922352A (zh) 2022-01-11
CN113922352B true CN113922352B (zh) 2024-03-15

Family

ID=79173123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110762166.7A Active CN113922352B (zh) 2020-07-07 2021-07-06 电源控制电路

Country Status (5)

Country Link
US (1) US11502600B2 (zh)
JP (1) JP7018095B2 (zh)
KR (1) KR102551496B1 (zh)
CN (1) CN113922352B (zh)
TW (1) TWI754596B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009087398A (ja) * 2007-09-27 2009-04-23 Toshiba Corp 電源回路
CN101795129A (zh) * 2009-01-29 2010-08-04 精工电子有限公司 上电复位电路
CN101867358A (zh) * 2009-01-13 2010-10-20 精工电子有限公司 延迟电路
CN108023580A (zh) * 2016-10-28 2018-05-11 拉碧斯半导体株式会社 半导体装置以及上电复位信号的生成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937939B1 (ko) * 2008-04-24 2010-01-21 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성회로
TWI379188B (en) 2008-09-09 2012-12-11 Holtek Semiconductor Inc A power on reset generating circuit and method thereof
US8351174B1 (en) * 2009-10-29 2013-01-08 Western Digital Technologies, Inc. Apparatus comprising a brown-out protection circuit for memory devices
JP5341781B2 (ja) * 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路
CN102377416A (zh) 2010-08-06 2012-03-14 盛群半导体股份有限公司 电源重置电路
US9190120B2 (en) * 2010-10-20 2015-11-17 Samsung Electronics Co., Ltd. Storage device including reset circuit and method of resetting thereof
JP6107132B2 (ja) * 2012-12-28 2017-04-05 富士電機株式会社 スイッチング電源装置
CN105027441B (zh) * 2013-04-08 2018-10-23 富士电机株式会社 功率器件的驱动电路
JP6261304B2 (ja) * 2013-11-29 2018-01-17 キヤノン株式会社 放電装置及び情報処理装置
JP6392073B2 (ja) * 2014-10-21 2018-09-19 株式会社東芝 電源制御装置および情報処理装置
JP6299554B2 (ja) * 2014-10-21 2018-03-28 株式会社デンソー パワーオンリセット回路
TWI543527B (zh) 2014-11-28 2016-07-21 天鈺科技股份有限公司 上電復位電路
US10148188B2 (en) * 2016-09-06 2018-12-04 Fairchild Semiconductor Corporation Clamp voltage detection and over-voltage protection for power supply topologies
US10090025B2 (en) * 2016-10-13 2018-10-02 Cisco Technology, Inc. Discharging electric charge in integrated circuit unless in-specification condition(s) detected
JP6626431B2 (ja) * 2016-12-20 2019-12-25 株式会社日立産機システム 放電機能を有する電力変換装置
CN106849675B (zh) * 2017-03-28 2019-07-05 无锡芯朋微电子股份有限公司 开关电源的控制电路及其方法
JP2019047621A (ja) * 2017-09-01 2019-03-22 ミツミ電機株式会社 電源制御用半導体装置および電源装置並びにｘコンデンサの放電方法
CN109347314B (zh) * 2018-10-29 2020-12-18 陕西航空电气有限责任公司 带保护功能的高压交直流余电泄放电路
CN109617412A (zh) * 2019-01-14 2019-04-12 泉芯电子技术(深圳)有限公司 基于pfm控制的升压系统响应速度变换电路及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009087398A (ja) * 2007-09-27 2009-04-23 Toshiba Corp 電源回路
CN101867358A (zh) * 2009-01-13 2010-10-20 精工电子有限公司 延迟电路
CN101795129A (zh) * 2009-01-29 2010-08-04 精工电子有限公司 上电复位电路
CN108023580A (zh) * 2016-10-28 2018-05-11 拉碧斯半导体株式会社 半导体装置以及上电复位信号的生成方法

Also Published As

Publication number Publication date
TW202203537A (zh) 2022-01-16
JP2022014550A (ja) 2022-01-20
KR102551496B1 (ko) 2023-07-04
KR20220006002A (ko) 2022-01-14
TWI754596B (zh) 2022-02-01
US20220014096A1 (en) 2022-01-13
US11502600B2 (en) 2022-11-15
JP7018095B2 (ja) 2022-02-09
CN113922352A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US7652504B2 (en) Low latency, power-down safe level shifter
KR100908550B1 (ko) 파워 온 리셋 회로
US8723551B2 (en) Integrated circuit with improved level shifter
US20080164931A1 (en) Level shifter circuit
US7274227B2 (en) Power-on reset circuit
US5877635A (en) Full-swing buffer circuit with charge pump
US6259299B1 (en) CMOS level shift circuit for integrated circuits
US8466722B2 (en) Startup and protection circuitry for thin oxide output stage
KR101548242B1 (ko) 반도체 장치의 출력구동장치, 이의 동작 방법, 및 이를 포함하는 전자 처리 장치
CN113922352B (zh) 电源控制电路
JP2000138348A (ja) 半導体装置
JP2002185299A (ja) 半導体装置
US7598791B2 (en) Semiconductor integrated apparatus using two or more types of power supplies
JP2007311846A (ja) 発振回路
US7295056B2 (en) Level shift circuit
CN113541675B (zh) 用于控制电路的输入节点处的电压的半导体器件
US8395420B2 (en) Input buffer circuit
US9025401B2 (en) Semiconductor memory device including bulk voltage generation circuit
JP4412940B2 (ja) チャージポンプの制御回路
JP4147174B2 (ja) パワーオンリセット回路
KR100715601B1 (ko) 파워온 리셋 회로
KR20070076112A (ko) 레벨 쉬프터
JP2000101419A (ja) 論理回路
KR20010081707A (ko) 파워온 리셋 회로
KR20050108149A (ko) 반도체 소자의 파워업 신호 생성 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant