JP7181343B2 - 半導体装置及びパワーオンリセット信号の生成方法 - Google Patents
半導体装置及びパワーオンリセット信号の生成方法 Download PDFInfo
- Publication number
- JP7181343B2 JP7181343B2 JP2021086952A JP2021086952A JP7181343B2 JP 7181343 B2 JP7181343 B2 JP 7181343B2 JP 2021086952 A JP2021086952 A JP 2021086952A JP 2021086952 A JP2021086952 A JP 2021086952A JP 7181343 B2 JP7181343 B2 JP 7181343B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- reset
- power
- line
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/20—Modifications for resetting core switching units to a predetermined state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Description
状態になってから、パワーオンリセット信号がリセットを促す第1レベルからリセット解除を促す第2レベルに遷移することになる。よって、電源投入時における電源電圧の立ち上がり時間の長さに拘わらず、確実に、電源電圧で動作する回路を電源投入に応じてリセットすることが可能となる。
時定数に従って遅延させた信号を、パワーオンリセット信号PRとして生成する。遅延回路21は、当該パワーオンリセット信号PRを、リセットラインLrを介してインバータ22及びリセット解除タイミング制御回路24に供給する。
の電圧値が所定値以上であるときにオン状態となってリセットラインLrを接地ラインLGDに接続する。
ット解除を促す状態に遷移させる。尚、内部レギュレータ100は、電源電圧VDDによって動作するHV回路に属するものであるから、当該内部レギュレータ100が生成した安定化電源電圧Vrgが時点t1にて立ち上がったということは、HV回路210も時点t1にて動作可能な状態にあるといえる。
DDの増加につれて増加する。これにより、電源投入直後、トランジスタMP11はオフ状態となり、リセット信号出力ラインLprの電圧値、つまりパワーオンリセット信号PORの電圧値が、図3に示すようにリセットを促すゼロボルトの状態に維持される。その後、電源電圧VDDの増加に伴い、その電圧値が、図3に示す時点t1にて、内部レギュレータ100が動作可能となる電圧値v0に到ると、当該内部レギュレータ100が動作を開始する。この際、内部レギュレータ100は安定化電源電圧Vrgを内部電源ラインLgに出力する。ここで、内部電源ラインLgの電圧値が所定値以上となると図4に示すトランジスタMN10がオン状態となり、制御ラインLcの電位が接地電位GNDになる。これにより、トランジスタMP11がオン状態となり、電源電圧VDDがリセット信号出力ラインLprを介してコンデンサCrsに供給される。この際、コンデンサCrsが充電され、それに伴い、リセット信号出力ラインLprの電圧値、つまりパワーオンリセット信号PORの電圧値が増加する。すなわち、パワーオンリセット信号PORの電圧値がリセット解除を促す状態に遷移するのである。
22、23 インバータ
24 リセット解除タイミング制御回路
100 内部レギュレータ
200 パワーオンリセット回路
Claims (5)
- 電源電圧に基づき前記電源電圧よりも低い一定の電圧値を有する安定化電源電圧を生成して内部電源ラインに出力するレギュレータと、
前記電源電圧の電源投入直後はリセットを促す第1レベルを有し、前記内部電源ラインの電圧値が立ち上がったときに前記第1レベルからリセット解除を促す第2レベルに遷移する信号をパワーオンリセット信号として生成するパワーオンリセット回路と、を有し、
前記パワーオンリセット回路は、
前記電源電圧を受ける電源供給ラインと、
前記電源供給ラインの電圧値を所定期間だけ遅延させてリセットラインに供給する遅延回路と、
前記リセットラインの電圧値が所定値よりも低い場合には前記第1レベルを有し、前記リセットラインの電圧値が前記所定値以上である場合には前記第2レベルを有する信号を前記パワーオンリセット信号として出力する回路と、
前記リセットラインの電圧値に基づいて制御され、オン状態には前記電源電圧を第1のノードに供給する第1のスイッチ素子と、
前記内部電源ラインの電圧値に基づいて制御され、オン状態には前記第1のノードを接地ラインに接続する第2のスイッチ素子と、
前記第1のノードの電圧値に基づいて制御され、オン状態には前記リセットラインを前記接地ラインに接続する第3のスイッチ素子と、を含み、
前記第1のスイッチ素子は、前記リセットラインの電圧が前記電源電圧の最大値の時はオフ状態であることを特徴とする半導体装置。 - 前記パワーオンリセット回路は、前記第1のスイッチ素子がオン状態であるときに前記第2のスイッチ素子がオフ状態である第1状態と、前記第2のスイッチ素子がオン状態となった後に前記第1のスイッチ素子がオフ状態となる第2の状態と、を有することを特徴とする請求項1に記載の半導体装置。
- 前記安定化電源電圧を受けて動作する第1の回路と、
前記電源電圧を受けて動作する第2の回路と、を含み、
前記パワーオンリセット回路は、前記パワーオンリセット信号を前記第2の回路に供給して前記第2の回路を電源投入時にリセットさせることを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1のスイッチ素子は、抵抗を介して前記第1のノードに接続されていることを特徴とする請求項1ないし3のいずれか1に記載の半導体装置。
- 電源電圧に基づき前記電源電圧よりも低い一定の電圧値を有する安定化電源電圧を生成して内部電源ラインに出力するレギュレータと、
前記電源電圧の電源投入直後はリセットを促す第1レベルを有し、前記内部電源ラインの電圧値が立ち上がったときに前記第1レベルからリセット解除を促す第2レベルに遷移する信号をパワーオンリセット信号として生成するパワーオンリセット回路と、を有する半導体装置の前記パワーオンリセット回路におけるパワーオンリセット信号の生成方法であって、
遅延回路が、前記電源電圧を受ける電源供給ラインの電圧値を所定期間だけ遅延させてリセットラインに供給するステップと、
前記パワーオンリセット信号を出力する回路が、前記リセットラインの電圧値が所定値よりも低い場合には前記第1レベルを有し、前記リセットラインの電圧値が前記所定値以上である場合には前記第2レベルを有する信号を前記パワーオンリセット信号として出力するステップと、
第1のスイッチ素子が前記リセットラインの電圧値に基づいて制御され、オン状態には前記電源電圧を第1のノードに供給するステップと、
第2のスイッチ素子が前記内部電源ラインの電圧値に基づいて制御され、オン状態には前記第1のノードを接地ラインに接続するステップと、
第3のスイッチ素子が前記第1のノードの電圧値に基づいて制御され、オン状態には前記リセットラインを前記接地ラインに接続するステップと、を含み、
前記第1のスイッチ素子は、前記リセットラインの電圧が前記電源電圧の最大値の時はオフ状態であることを特徴とするパワーオンリセット信号の生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021086952A JP7181343B2 (ja) | 2016-10-28 | 2021-05-24 | 半導体装置及びパワーオンリセット信号の生成方法 |
JP2022184241A JP7451654B2 (ja) | 2016-10-28 | 2022-11-17 | 半導体装置及びパワーオンリセット信号の生成方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016211802A JP7075715B2 (ja) | 2016-10-28 | 2016-10-28 | 半導体装置及びパワーオンリセット信号の生成方法 |
JP2021086952A JP7181343B2 (ja) | 2016-10-28 | 2021-05-24 | 半導体装置及びパワーオンリセット信号の生成方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016211802A Division JP7075715B2 (ja) | 2016-10-28 | 2016-10-28 | 半導体装置及びパワーオンリセット信号の生成方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022184241A Division JP7451654B2 (ja) | 2016-10-28 | 2022-11-17 | 半導体装置及びパワーオンリセット信号の生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021122153A JP2021122153A (ja) | 2021-08-26 |
JP7181343B2 true JP7181343B2 (ja) | 2022-11-30 |
Family
ID=62021946
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016211802A Active JP7075715B2 (ja) | 2016-10-28 | 2016-10-28 | 半導体装置及びパワーオンリセット信号の生成方法 |
JP2021086952A Active JP7181343B2 (ja) | 2016-10-28 | 2021-05-24 | 半導体装置及びパワーオンリセット信号の生成方法 |
JP2022184241A Active JP7451654B2 (ja) | 2016-10-28 | 2022-11-17 | 半導体装置及びパワーオンリセット信号の生成方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016211802A Active JP7075715B2 (ja) | 2016-10-28 | 2016-10-28 | 半導体装置及びパワーオンリセット信号の生成方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022184241A Active JP7451654B2 (ja) | 2016-10-28 | 2022-11-17 | 半導体装置及びパワーオンリセット信号の生成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10720917B2 (ja) |
JP (3) | JP7075715B2 (ja) |
CN (1) | CN108023580B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7018095B2 (ja) * | 2020-07-07 | 2022-02-09 | 華邦電子股▲ふん▼有限公司 | 電源制御回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008131227A (ja) | 2006-11-20 | 2008-06-05 | Oki Electric Ind Co Ltd | パワーオンリセット回路 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409501A (en) * | 1981-07-20 | 1983-10-11 | Motorola Inc. | Power-on reset circuit |
JP2797844B2 (ja) * | 1992-06-17 | 1998-09-17 | 三菱電機株式会社 | 半導体集積回路 |
JP2877015B2 (ja) * | 1995-02-15 | 1999-03-31 | 株式会社デンソー | パワーオン・パワーオフリセット装置 |
JP3650186B2 (ja) * | 1995-11-28 | 2005-05-18 | 株式会社ルネサステクノロジ | 半導体装置および比較回路 |
JPH10313240A (ja) * | 1997-05-12 | 1998-11-24 | Oki Electric Ind Co Ltd | パワーオンリセット回路 |
JPH1168539A (ja) * | 1997-08-08 | 1999-03-09 | Oki Electric Ind Co Ltd | パワーオンリセット回路 |
JP3730004B2 (ja) * | 1998-02-05 | 2005-12-21 | 富士通株式会社 | リセットシステム |
JP2000036732A (ja) | 1998-07-17 | 2000-02-02 | Mitsubishi Electric Corp | パワーオンリセット回路並びに半導体装置 |
JP2000261300A (ja) * | 1999-03-09 | 2000-09-22 | Kawasaki Steel Corp | パワーオン・リセット回路 |
JP3820913B2 (ja) * | 2001-05-16 | 2006-09-13 | ヤマハ株式会社 | パワー・オン/オフ・リセット回路 |
FR2843660B1 (fr) * | 2002-08-16 | 2004-09-24 | St Microelectronics Sa | Circuit por programmable a deux seuils de commutation |
KR100458473B1 (ko) * | 2003-03-17 | 2004-11-26 | 매그나칩 반도체 유한회사 | 파워 온 리셋 회로 |
JP2005084559A (ja) * | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | パワーオンリセット回路 |
JP2008017101A (ja) * | 2006-07-05 | 2008-01-24 | Matsushita Electric Ind Co Ltd | パワーオンリセット回路 |
US20080054943A1 (en) * | 2006-09-06 | 2008-03-06 | Ravindraraj Ramaraju | Variable switching point circuit |
JP2008187475A (ja) | 2007-01-30 | 2008-08-14 | Toshiba Corp | パワーオンリセット回路 |
JP4268655B1 (ja) * | 2007-11-19 | 2009-05-27 | シャープ株式会社 | パワーオンリセット回路及びコンビ型icカード |
JP5045730B2 (ja) | 2009-11-02 | 2012-10-10 | 富士通セミコンダクター株式会社 | レベル変換回路 |
US8791719B2 (en) | 2011-10-24 | 2014-07-29 | Skyworks Solutions, Inc. | Dual mode power amplifier control interface with a two-mode general purpose input/output interface |
US8742805B2 (en) * | 2012-07-26 | 2014-06-03 | Samsung Electro-Mechanics Co., Ltd. | Power on reset device and power on reset method |
CN103873036B (zh) * | 2012-12-14 | 2017-02-22 | 普诚科技股份有限公司 | 上电复位电路 |
CN104811171B (zh) * | 2014-01-26 | 2018-01-09 | 京微雅格(北京)科技有限公司 | 零电流的上电复位电路 |
JP6335069B2 (ja) * | 2014-08-21 | 2018-05-30 | Necプラットフォームズ株式会社 | パワーオンリセット回路 |
JP6540088B2 (ja) * | 2015-02-24 | 2019-07-10 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
KR20170006980A (ko) * | 2015-07-10 | 2017-01-18 | 에스케이하이닉스 주식회사 | 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치 |
US10256809B2 (en) * | 2015-08-24 | 2019-04-09 | Ruizhang Technology Limited Company | Power-on reset circuit |
-
2016
- 2016-10-28 JP JP2016211802A patent/JP7075715B2/ja active Active
-
2017
- 2017-10-23 CN CN201710996474.XA patent/CN108023580B/zh active Active
- 2017-10-25 US US15/792,758 patent/US10720917B2/en active Active
-
2021
- 2021-05-24 JP JP2021086952A patent/JP7181343B2/ja active Active
-
2022
- 2022-11-17 JP JP2022184241A patent/JP7451654B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008131227A (ja) | 2006-11-20 | 2008-06-05 | Oki Electric Ind Co Ltd | パワーオンリセット回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2023009279A (ja) | 2023-01-19 |
JP2021122153A (ja) | 2021-08-26 |
JP7075715B2 (ja) | 2022-05-26 |
US20180123582A1 (en) | 2018-05-03 |
JP7451654B2 (ja) | 2024-03-18 |
CN108023580A (zh) | 2018-05-11 |
US10720917B2 (en) | 2020-07-21 |
CN108023580B (zh) | 2023-12-22 |
JP2018074379A (ja) | 2018-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100908550B1 (ko) | 파워 온 리셋 회로 | |
JP6082356B2 (ja) | 半導体装置 | |
KR100562501B1 (ko) | 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치 | |
US10141924B2 (en) | Semiconductor circuit, voltage detection circuit, and voltage determination circuit | |
JP5174515B2 (ja) | 半導体集積回路装置 | |
JP6335069B2 (ja) | パワーオンリセット回路 | |
JP7451654B2 (ja) | 半導体装置及びパワーオンリセット信号の生成方法 | |
TW201427279A (zh) | 半導體裝置 | |
JP2007323114A (ja) | レギュレータ回路 | |
JP7465200B2 (ja) | 遅延回路 | |
JP6421624B2 (ja) | 降圧電源回路および集積回路 | |
JP6298683B2 (ja) | 半導体回路、半導体装置、及び電位供給回路 | |
US9025401B2 (en) | Semiconductor memory device including bulk voltage generation circuit | |
JP2011188361A (ja) | パワーオンリセット回路 | |
JP2010016435A (ja) | パワーオンリセット回路 | |
JP2007234206A (ja) | 半導体記憶装置、電源検出器、半導体装置 | |
JP2007228095A (ja) | パワーオンリセット回路 | |
JP5482419B2 (ja) | レギュレータ用半導体集積回路 | |
JP4147174B2 (ja) | パワーオンリセット回路 | |
CN110297517B (zh) | 基准电压产生电路 | |
JP2009147784A (ja) | 半導体素子の駆動回路 | |
JP4919704B2 (ja) | パワーオンリセット回路 | |
JP6036272B2 (ja) | レベルシフト回路、パワーオンリセット回路及び半導体集積回路 | |
KR101503328B1 (ko) | 복수개의 파워 전압을 사용하는 파워온 리셋 회로 | |
KR20070014550A (ko) | 내부전압 발생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7181343 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |