JP2006005459A - リセット回路 - Google Patents
リセット回路 Download PDFInfo
- Publication number
- JP2006005459A JP2006005459A JP2004177099A JP2004177099A JP2006005459A JP 2006005459 A JP2006005459 A JP 2006005459A JP 2004177099 A JP2004177099 A JP 2004177099A JP 2004177099 A JP2004177099 A JP 2004177099A JP 2006005459 A JP2006005459 A JP 2006005459A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- voltage
- circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】 リセット回路は、電源検出回路とパワーダウン検出回路と出力回路とを有する。電源検出回路は、パワーオン及びパワーダウン時に電源電圧(VDD)に応じた第1の電圧が第1のしきい値より大きいと第1の信号を出力し、低いと第2の信号を出力する。パワーダウン検出回路は、パワーダウン時に第2の信号が出力された後、電源電圧(VDD)に応じた第2の電圧が第2のしきい値より小さくなると第3の信号を出力する。出力回路は、パワーオン時に第1の信号が出力されるとローレベルからハイレベルに変化するパワーオンリセット信号(POR)を出力し、パワーダウン時に第3の信号が出力されるとハイレベルからローレベルに変化するパワーダウンリセット信号(POR)を出力する。
【選択図】 図1
Description
本発明の他の目的は、パワーダウン時のパワーダウンリセット信号のタイミング制御を容易にし、繰り返し電源をオン/オフした時の起動不良を防ぐことである。
パワーオン及びパワーダウン時に電源電圧に応じた第1の電圧が第1のしきい値より大きいと第1の信号を出力し、低いと第2の信号を出力する電源検出回路と、
パワーダウン時に前記第2の信号が出力された後、電源電圧に応じた第2の電圧が第2のしきい値より小さくなると第3の信号を出力するパワーダウン検出回路と、
パワーオン時に前記第1の信号が出力されるとローレベルからハイレベルに変化するパワーオンリセット信号を出力し、パワーダウン時に前記第3の信号が出力されるとハイレベルからローレベルに変化するパワーダウンリセット信号を出力する出力回路と
を有するリセット回路。
(付記2)
前記パワーダウン検出回路は、電界効果トランジスタのダイオード接続素子及びスイッチ素子を有する付記1記載のリセット回路。
(付記3)
前記パワーダウンリセット信号が発生する電源電圧しきい値は、前記パワーオンリセット信号が発生する電源電圧しきい値よりも低い付記1記載のリセット回路。
(付記4)
前記パワーダウン検出回路は、電源電位から基準電位への電流パスにおける電流を制限するための電流制限素子を有する付記1記載のリセット回路。
(付記5)
前記出力回路は、ラッチ回路を有する付記1記載のリセット回路。
(付記6)
前記パワーダウン検出回路は、シュミット回路又はインバータを有する付記1記載のリセット回路。
(付記7)
前記電流制限素子は、電源電圧より低いゲート電圧が印加されるnチャネル電界効果トランジスタである付記4記載のリセット回路。
(付記8)
さらに、nチャネル電界効果トランジスタのダイオード接続素子、及びそれに直列に接続される複数のnチャネル電界効果トランジスタを有し、前記トランジスタ間から参照電圧を出力する参照電圧生成回路を有し、
前記参照電圧を前記ゲート電圧とする付記7記載のリセット回路。
(付記9)
前記参照電圧を前記第1の電圧とする付記8記載のリセット回路。
(付記10)
前記パワーダウン検出回路のダイオード接続素子は、電源電位に接続されるpチャネル電界効果トランジスタのダイオード接続素子である付記2記載のリセット回路。
(付記11)
前記パワーダウン検出回路は、電源電位に接続され、前記ダイオード接続素子に並列に接続される電界効果トランジスタを有する付記10記載のリセット回路。
(付記12)
前記パワーダウン検出回路は、前記ダイオード接続素子及び基準電位間に接続される容量を有する付記2記載のリセット回路。
(付記13)
前記参照電圧生成回路は、電源電位に接続されるpチャネル電界効果トランジスタのダイオード接続素子と、基準電位に接続されるnチャネル電界効果トランジスタのダイオード接続素子と、前記2つのダイオード接続素子間に接続される複数のnチャネル電界効果トランジスタを有する付記8記載のリセット回路。
(付記14)
前記参照電圧は、前記複数のnチャネル電界効果トランジスタの間から出力される付記13記載のリセット回路。
(付記15)
前記パワーダウン検出回路は、瞬間電源電圧低下から電源が瞬間復帰すると前記第3の信号を出力する付記10記載のリセット回路。
(付記16)
前記パワーダウン検出回路は、
電源電位に接続されるpチャネル電界効果トランジスタのダイオード接続素子と、
基準電位に接続され、前記第2の信号出力後にオンするnチャネル電界効果トランジスタと、
前記ダイオード接続素子及び前記nチャネル電界効果トランジスタ間に接続され、その間を流れる電流を制限するための電界効果トランジスタとを有する付記2記載のリセット回路。
(付記17)
前記パワーダウン検出回路は、
前記ダイオード接続素子及び電流制限電界効果トランジスタ間の信号を入力し、前記第3の信号を出力するためのインバータを有する付記16記載のリセット回路。
(付記18)
前記インバータは、シュミット回路である付記17記載のリセット回路。
(付記19)
前記パワーダウン検出回路は、前記ダイオード接続素子及び基準電位間に接続される容量を有する付記17記載のリセット回路。
(付記20)
前記出力回路は、ラッチ回路を有する付記19記載のリセット回路。
(付記21)
前記電源検出回路は、
基準電位及びインバータ出力端子間に接続され、前記第1の電圧を入力するnチャネル電界効果トランジスタと、
電源電位及び前記インバータ出力端子間に接続されるpチャネル電界効果トランジスタとを有する付記8記載のリセット回路。
(付記22)
前記電源検出回路が前記第1の信号を出力すると、前記nチャネル電界効果トランジスタの直列接続の電流パスは切断される付記8記載のリセット回路。
(付記23)
前記電源検出回路は、
基準電位及びインバータ出力端子間に接続され、前記第1の電圧を入力するnチャネル電界効果トランジスタと、
電源電位及び前記インバータ出力端子間に接続されるpチャネル電界効果トランジスタとを有し、
前記電源検出回路が前記第1の信号を出力すると、前記pチャネル電界効果トランジスタの電流パスは切断される付記1記載のリセット回路。
(付記24)
さらに、前記参照電圧の出力端子にドレイン及び/又はソースが接続されるpチャネル電界効果トランジスタを有する付記22記載のリセット回路。
(付記25)
制御信号を入力したときのみ、前記電源検出回路が前記第1の信号を出力すると、前記nチャネル電界効果トランジスタの直列接続の電流パスは切断される付記22記載のリセット回路。
VDD 電源電圧
POR リセット信号
Vth1 パワーオンしきい値
Vth2 パワーダウンしきい値
Claims (10)
- パワーオン及びパワーダウン時に電源電圧に応じた第1の電圧が第1のしきい値より大きいと第1の信号を出力し、低いと第2の信号を出力する電源検出回路と、
パワーダウン時に前記第2の信号が出力された後、電源電圧に応じた第2の電圧が第2のしきい値より小さくなると第3の信号を出力するパワーダウン検出回路と、
パワーオン時に前記第1の信号が出力されるとローレベルからハイレベルに変化するパワーオンリセット信号を出力し、パワーダウン時に前記第3の信号が出力されるとハイレベルからローレベルに変化するパワーダウンリセット信号を出力する出力回路と
を有するリセット回路。 - 前記パワーダウン検出回路は、電界効果トランジスタのダイオード接続素子及びスイッチ素子を有する請求項1記載のリセット回路。
- 前記パワーダウンリセット信号が発生する電源電圧しきい値は、前記パワーオンリセット信号が発生する電源電圧しきい値よりも低い請求項1記載のリセット回路。
- 前記パワーダウン検出回路は、電源電位から基準電位への電流パスにおける電流を制限するための電流制限素子を有する請求項1記載のリセット回路。
- 前記パワーダウン検出回路は、シュミット回路又はインバータを有する請求項1記載のリセット回路。
- 前記電流制限素子は、電源電圧より低いゲート電圧が印加されるnチャネル電界効果トランジスタである請求項4記載のリセット回路。
- さらに、nチャネル電界効果トランジスタのダイオード接続素子、及びそれに直列に接続される複数のnチャネル電界効果トランジスタを有し、前記トランジスタ間から参照電圧を出力する参照電圧生成回路を有し、
前記参照電圧を前記ゲート電圧とする請求項6記載のリセット回路。 - 前記参照電圧を前記第1の電圧とする請求項7記載のリセット回路。
- 前記パワーダウン検出回路は、前記ダイオード接続素子及び基準電位間に接続される容量を有する請求項2記載のリセット回路。
- 前記パワーダウン検出回路は、電源電位に接続されるpチャネル電界効果トランジスタのダイオード接続素子を有し、瞬間電源電圧低下から電源が瞬間復帰すると前記第3の信号を出力する請求項1記載のリセット回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004177099A JP4504108B2 (ja) | 2004-06-15 | 2004-06-15 | リセット回路 |
EP04028059A EP1608067B1 (en) | 2004-06-15 | 2004-11-25 | Reset circuit |
DE602004018472T DE602004018472D1 (de) | 2004-06-15 | 2004-11-25 | Rücksetzschaltung |
US10/998,060 US7545186B2 (en) | 2004-06-15 | 2004-11-29 | Reset circuit |
KR1020040098962A KR100618518B1 (ko) | 2004-06-15 | 2004-11-30 | 리셋 회로 |
CNB2004100916851A CN100347959C (zh) | 2004-06-15 | 2004-11-30 | 一种复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004177099A JP4504108B2 (ja) | 2004-06-15 | 2004-06-15 | リセット回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006005459A true JP2006005459A (ja) | 2006-01-05 |
JP4504108B2 JP4504108B2 (ja) | 2010-07-14 |
Family
ID=34927537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004177099A Expired - Fee Related JP4504108B2 (ja) | 2004-06-15 | 2004-06-15 | リセット回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7545186B2 (ja) |
EP (1) | EP1608067B1 (ja) |
JP (1) | JP4504108B2 (ja) |
KR (1) | KR100618518B1 (ja) |
CN (1) | CN100347959C (ja) |
DE (1) | DE602004018472D1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228310A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | 電源検出回路 |
JP2008160786A (ja) * | 2006-11-27 | 2008-07-10 | Fujitsu Ltd | リセット回路およびリセット回路を備えたシステム |
JP2009124494A (ja) * | 2007-11-15 | 2009-06-04 | Mitsubishi Electric Corp | パワー素子駆動用回路 |
US7852129B2 (en) * | 2008-06-04 | 2010-12-14 | Hynix Semiconductor Inc. | Power up signal generation circuit and method for generating power up signal |
CN102882497A (zh) * | 2012-09-27 | 2013-01-16 | 电子科技大学 | 一种低功耗高可靠性上电复位电路 |
CN108752681A (zh) * | 2018-04-10 | 2018-11-06 | 衢州蓝然新材料有限公司 | 带网布支撑的聚乙烯/聚苯乙烯复合膜卷及其制造方法 |
WO2023276734A1 (ja) * | 2021-06-28 | 2023-01-05 | ローム株式会社 | パワーオンリセット回路および半導体装置 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4528254B2 (ja) * | 2005-11-25 | 2010-08-18 | 富士通セミコンダクター株式会社 | 電源電圧検出回路 |
US7659758B2 (en) * | 2006-11-27 | 2010-02-09 | Fujitsu Microelectronics Limited | Reset circuit and system having reset circuit |
JP2009087398A (ja) * | 2007-09-27 | 2009-04-23 | Toshiba Corp | 電源回路 |
KR100891389B1 (ko) * | 2007-11-02 | 2009-04-02 | 주식회사 하이닉스반도체 | 반도체 소자의 파워 온 리셋 회로 |
US8143930B2 (en) * | 2008-04-21 | 2012-03-27 | Realtek Semiconductor Corp. | Method and apparatus for amplifying a time difference |
US7786770B1 (en) * | 2008-09-30 | 2010-08-31 | Altera Corporation | Reducing power consumption by disabling power-on reset circuits after power up |
JP5225876B2 (ja) * | 2009-01-29 | 2013-07-03 | セイコーインスツル株式会社 | パワーオンリセット回路 |
JP4866929B2 (ja) | 2009-03-11 | 2012-02-01 | ザインエレクトロニクス株式会社 | パワーオンリセット回路 |
KR101003151B1 (ko) * | 2009-05-14 | 2010-12-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 파워 업 신호 생성 회로 |
US8775854B2 (en) | 2009-11-13 | 2014-07-08 | Marvell World Trade Ltd. | Clock turn-on strategy for power management |
CN101882926B (zh) * | 2010-06-24 | 2016-03-23 | 深圳市中庆微科技开发有限公司 | 一种恒流驱动芯片上电复位电路 |
JP5593917B2 (ja) * | 2010-07-26 | 2014-09-24 | ミツミ電機株式会社 | リセット回路及びそれを備える装置 |
JP5828621B2 (ja) * | 2010-08-25 | 2015-12-09 | キヤノン株式会社 | 電力供給回路、該回路を備えた機器、及び電力供給回路の制御方法 |
CN103532531A (zh) * | 2013-10-12 | 2014-01-22 | 中山大学 | 一种上电复位电路及方法 |
KR20170006980A (ko) | 2015-07-10 | 2017-01-18 | 에스케이하이닉스 주식회사 | 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치 |
CN105049028B (zh) * | 2015-08-20 | 2018-10-16 | 上海华力微电子有限公司 | 一种防止i/o电路不确定态的上电检测电路 |
US10644693B2 (en) | 2015-10-20 | 2020-05-05 | Texas Instruments Incorporated | Power-on reset circuit with reset transition delay |
CN105281726B (zh) * | 2015-11-20 | 2018-06-19 | 中国科学院微电子研究所 | 一种上电复位电路 |
CN106027006B (zh) * | 2016-05-18 | 2019-02-05 | 上海华虹宏力半导体制造有限公司 | 上电复位电路 |
KR102475458B1 (ko) | 2016-05-30 | 2022-12-08 | 에스케이하이닉스 주식회사 | 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치 |
CN106054087A (zh) * | 2016-07-15 | 2016-10-26 | 上海璜域光电科技有限公司 | 一种用于无源射频标签的电源检测电路 |
CN110147154B (zh) * | 2018-02-13 | 2022-11-08 | 北京京东尚科信息技术有限公司 | 实现掉电上电的方法、装置和电路 |
TWI641225B (zh) * | 2018-05-03 | 2018-11-11 | 廣達電腦股份有限公司 | 電壓帶通致能電路 |
CN109617543B (zh) * | 2018-10-11 | 2023-06-27 | 珠海妙存科技有限公司 | 一种精确控制检测阈值的加速掉电和复位方法及电路 |
JP6792667B2 (ja) * | 2019-05-13 | 2020-11-25 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
CN110427089A (zh) * | 2019-09-11 | 2019-11-08 | 深圳市富满电子集团股份有限公司 | 适用于led显示屏芯片中的上电复位系统及方法 |
CN114696816A (zh) * | 2020-12-30 | 2022-07-01 | 圣邦微电子(北京)股份有限公司 | 一种接口电路 |
CN114302305B (zh) * | 2021-12-28 | 2024-01-19 | 荣成歌尔微电子有限公司 | 电源重置电路、asic芯片及麦克风 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56108120A (en) * | 1980-01-31 | 1981-08-27 | Nec Corp | Automatic clearing circuit |
JPH08223017A (ja) * | 1995-02-15 | 1996-08-30 | Nippondenso Co Ltd | パワーオン・パワーオフリセット装置 |
JPH1131956A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | リセット信号発生回路 |
JP2002344298A (ja) * | 2001-05-16 | 2002-11-29 | Yamaha Corp | パワー・オン/オフ・リセット回路 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4446381A (en) * | 1982-04-22 | 1984-05-01 | Zilog, Inc. | Circuit and technique for initializing the state of bistable elements in an integrated electronic circuit |
US4611126A (en) * | 1984-10-04 | 1986-09-09 | Werkzeugmaschinenfabrik Oerlikon-Buehrle Ag | Power on/off reset generator |
US4807141A (en) * | 1985-12-16 | 1989-02-21 | Pitney Bowes Inc. | Postage meter with microprocessor controlled reset inhibiting means |
JPH05183416A (ja) | 1991-12-27 | 1993-07-23 | Hitachi Ltd | パワーオンリセット回路 |
US5212412A (en) * | 1992-10-26 | 1993-05-18 | Codex Corporation | Power on reset circuit having hysteresis inverters |
US5249227A (en) * | 1992-11-30 | 1993-09-28 | Motorola, Inc. | Method and apparatus of controlling processing devices during power transition |
FR2699755B1 (fr) * | 1992-12-22 | 1995-03-10 | Sgs Thomson Microelectronics | Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré. |
US6204701B1 (en) * | 1994-05-31 | 2001-03-20 | Texas Instruments Incorporated | Power up detection circuit |
US5497112A (en) * | 1994-07-12 | 1996-03-05 | General Instrument Corporation Of Delaware | Power-out reset system |
EP0787993A4 (en) * | 1995-08-21 | 1999-09-15 | Matsushita Electronics Corp | VOLTAGE DETECTION SYSTEM, RESET / RESET CIRCUIT, AND SEMICONDUCTOR DEVICE |
US5991887A (en) * | 1996-02-28 | 1999-11-23 | Dallas Semiconductor Corporation | Low power wake up circuitry, with internal power down of the wake up circuitry itself |
DE69628729D1 (de) * | 1996-03-29 | 2003-07-24 | St Microelectronics Srl | Einschalt-Rücksetzsignal-Generatorschaltung |
US5686848A (en) * | 1996-04-29 | 1997-11-11 | Mosaid Technologies Inc. | Power-up/power-down reset circuit for low voltage interval |
US5831460A (en) * | 1997-02-26 | 1998-11-03 | Xilinx, Inc. | Power-on reset circuit with separate power-up and brown-out trigger levels |
US5917255A (en) * | 1998-01-20 | 1999-06-29 | Vlsi Technology, Inc. | Power-on-reset circuit having reduced size charging capacitor |
US6084446A (en) * | 1998-03-30 | 2000-07-04 | Macronix International Co., Ltd. | Power on reset circuit |
US6204703B1 (en) * | 1998-12-21 | 2001-03-20 | Samsung Electronics Co., Ltd. | Power on reset circuit with power noise immunity |
JP4233205B2 (ja) * | 2000-09-28 | 2009-03-04 | シャープ株式会社 | リセット装置、半導体集積回路装置および半導体記憶装置 |
JP3456987B2 (ja) * | 2001-12-07 | 2003-10-14 | 松下電器産業株式会社 | 光送信装置 |
KR100463201B1 (ko) * | 2002-05-28 | 2004-12-23 | 삼성전자주식회사 | 파워 검출 회로, 이를 이용한 플래시 메모리 장치, 그 플래시 메모리 장치의 파워-온 독출 신호 발생 방법 및 플래시 메모리 장치의 안정적인 파워-온 독출 방법 |
JP3935777B2 (ja) * | 2002-05-28 | 2007-06-27 | 富士通株式会社 | 出力回路装置 |
US6683481B1 (en) * | 2002-06-03 | 2004-01-27 | Xilinx, Inc. | Power on reset generator circuit providing hysteresis in a noisy power environment |
KR100487536B1 (ko) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | 파워-온 리셋 회로 |
JP4786369B2 (ja) * | 2006-02-23 | 2011-10-05 | 富士通セミコンダクター株式会社 | 電源検出回路 |
-
2004
- 2004-06-15 JP JP2004177099A patent/JP4504108B2/ja not_active Expired - Fee Related
- 2004-11-25 DE DE602004018472T patent/DE602004018472D1/de active Active
- 2004-11-25 EP EP04028059A patent/EP1608067B1/en not_active Expired - Fee Related
- 2004-11-29 US US10/998,060 patent/US7545186B2/en not_active Expired - Fee Related
- 2004-11-30 CN CNB2004100916851A patent/CN100347959C/zh not_active Expired - Fee Related
- 2004-11-30 KR KR1020040098962A patent/KR100618518B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56108120A (en) * | 1980-01-31 | 1981-08-27 | Nec Corp | Automatic clearing circuit |
JPH08223017A (ja) * | 1995-02-15 | 1996-08-30 | Nippondenso Co Ltd | パワーオン・パワーオフリセット装置 |
JPH1131956A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | リセット信号発生回路 |
JP2002344298A (ja) * | 2001-05-16 | 2002-11-29 | Yamaha Corp | パワー・オン/オフ・リセット回路 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228310A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | 電源検出回路 |
US7425854B2 (en) | 2006-02-23 | 2008-09-16 | Fujitsu Limited | Power detection circuit |
JP2008160786A (ja) * | 2006-11-27 | 2008-07-10 | Fujitsu Ltd | リセット回路およびリセット回路を備えたシステム |
JP2012120214A (ja) * | 2006-11-27 | 2012-06-21 | Fujitsu Semiconductor Ltd | リセット回路およびシステム |
JP2009124494A (ja) * | 2007-11-15 | 2009-06-04 | Mitsubishi Electric Corp | パワー素子駆動用回路 |
US7852129B2 (en) * | 2008-06-04 | 2010-12-14 | Hynix Semiconductor Inc. | Power up signal generation circuit and method for generating power up signal |
US8054113B2 (en) * | 2008-06-04 | 2011-11-08 | Hynix Semiconductor Inc. | Power up signal generation circuit and method for generating power up signal |
CN102882497A (zh) * | 2012-09-27 | 2013-01-16 | 电子科技大学 | 一种低功耗高可靠性上电复位电路 |
CN108752681A (zh) * | 2018-04-10 | 2018-11-06 | 衢州蓝然新材料有限公司 | 带网布支撑的聚乙烯/聚苯乙烯复合膜卷及其制造方法 |
CN108752681B (zh) * | 2018-04-10 | 2020-09-25 | 衢州蓝然新材料有限公司 | 带网布支撑的聚乙烯/聚苯乙烯复合膜卷及其制造方法 |
WO2023276734A1 (ja) * | 2021-06-28 | 2023-01-05 | ローム株式会社 | パワーオンリセット回路および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1608067A2 (en) | 2005-12-21 |
KR100618518B1 (ko) | 2006-08-31 |
JP4504108B2 (ja) | 2010-07-14 |
DE602004018472D1 (de) | 2009-01-29 |
CN100347959C (zh) | 2007-11-07 |
US7545186B2 (en) | 2009-06-09 |
KR20050119078A (ko) | 2005-12-20 |
US20050275437A1 (en) | 2005-12-15 |
EP1608067A3 (en) | 2006-11-22 |
CN1713526A (zh) | 2005-12-28 |
EP1608067B1 (en) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504108B2 (ja) | リセット回路 | |
KR100487536B1 (ko) | 파워-온 리셋 회로 | |
JP6118599B2 (ja) | パワーオンリセット回路、電源回路および電源システム | |
US20220294426A1 (en) | Ultra-low energy per cycle oscillator topology | |
US9136827B2 (en) | Power-on reset circuit | |
CN112527042B (zh) | 衬底偏压产生电路 | |
JP2004260730A (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
US10116299B2 (en) | Power-on reset circuit | |
US8283970B2 (en) | Negative charge pump with current protection | |
JP2002344298A (ja) | パワー・オン/オフ・リセット回路 | |
JP2011103607A (ja) | 入力回路 | |
JP2000138348A (ja) | 半導体装置 | |
US7372321B2 (en) | Robust start-up circuit and method for on-chip self-biased voltage and/or current reference | |
JP2006074210A (ja) | 半導体集積回路装置のリセット回路 | |
JP2008017101A (ja) | パワーオンリセット回路 | |
JP2010016435A (ja) | パワーオンリセット回路 | |
US20060145749A1 (en) | Bias circuit having reduced power-up delay | |
KR20080060374A (ko) | 반도체 소자의 파워업 회로 | |
US11271551B2 (en) | Level shifter | |
JP5191196B2 (ja) | レベルシフタ回路 | |
CN111355480B (zh) | 半导体装置的缓冲电路 | |
JP2005039635A (ja) | パワーオンリセット回路 | |
US20100231273A1 (en) | Semiconductor device | |
KR100807595B1 (ko) | 반도체 메모리 장치 | |
JPH11326398A (ja) | 電圧検知回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4504108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |