CN1713526A - 一种复位电路 - Google Patents

一种复位电路 Download PDF

Info

Publication number
CN1713526A
CN1713526A CNA2004100916851A CN200410091685A CN1713526A CN 1713526 A CN1713526 A CN 1713526A CN A2004100916851 A CNA2004100916851 A CN A2004100916851A CN 200410091685 A CN200410091685 A CN 200410091685A CN 1713526 A CN1713526 A CN 1713526A
Authority
CN
China
Prior art keywords
circuit
power
voltage
signal
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100916851A
Other languages
English (en)
Other versions
CN100347959C (zh
Inventor
铃木英明
山崎浩和
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1713526A publication Critical patent/CN1713526A/zh
Application granted granted Critical
Publication of CN100347959C publication Critical patent/CN100347959C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种复位电路，所述复位电路包括电源检测电路、断电检测电路和输出电路。电源检测电路在上电和断电期间，当根据电源电压的第一电压高于第一阈值时输出第一信号，并且当第一电压低于第一阈值时输出第二信号。断电检测电路在断电期间，在第二信号被输出之后，当根据电源电压的第二电压变得比第二阈值低时输出第三信号。输出电路在上电期间当第一信号被输出时输出从低电平变为高电平的上电复位信号，并且在断电期间当第三信号被输出时输出从低电平变为高电平的断电复位信号。

Description

一种复位电路
技术领域
本发明涉及复位电路，具体涉及输出上电复位信号和断电复位信号的复位电路。
背景技术
上电复位电路在上电期间产生上电复位信号以进行复位。断电复位电路在断电期间产生断电复位信号以进行复位。如果上电复位电路和断电复位电路是由分立的电路形成的，则电路面积变得较大。此外，当在断电期间断电复位信号发生时难于控制时序。
此外，在下面的专利文献1中公开了具有滞后特性的上电复位电路。
(专利文献1)
日本早期公开的专利申请No.Hei 5-183416。
发明内容
本发明的一个目的是提供能够输出上电复位信号和断电复位信号的小型复位电路。
本发明的另一目的是使得在断电期间断电复位信号的时序控制变得更容易以防止当电源被重复打开/关闭时的不良启动。
复位电路包括电源检测电路、断电检测电路和输出电路。电源检测电路在上电和断电期间，当根据电源电压的第一电压高于第一阈值时输出第一信号，并且当第一电压低于第一阈值时输出第二信号。断电检测电路在断电期间，在第二信号被输出之后，当根据电源电压的第二电压变得比第二阈值低时输出第三信号。输出电路在上电期间当第一信号被输出时输出从低电平变为高电平的上电复位信号，并且在断电期间当第三信号被输出时输出从低电平变为高电平的断电复位信号。
附图说明
图1是示出了根据本发明实施例的由复位电路产生的复位信号POR的示例的波形图；
图2是示出了根据上述实施例的电源检测电路的配置示例的电路图；
图3是示出了用于输出上电复位信号的输出电路的配置示例的电路图；
图4是示出了用于输出上电复位信号和断电复位信号的输出电路的配置示例的电路图；
图5A是示出了电压PWREN的示例的波形图，以及图5B是示出了电压RESETGO的示例的波形图；
图6是示出了断电检测电路的配置示例的电路图；
图7A是示出了电压RESETGO和电压RESETCTL的示例的波形图，
图7B是示出了电压MON的示例的波形图；
图8是示出了另一断电检测电路的配置示例的电路图；
图9是示出了参考电压产生电路的配置示例的电路图；
图10是示出了参考电压的图；
图11是示出了另一电源检测电路的配置示例的电路图；
图12是示出了另一电源检测电路的配置示例的电路图；
图13是示出了另一电源检测电路的配置示例的电路图；
图14是用于解释图13中的电源检测电路的操作的时序图；以及
图15是示出了另一电源检测电路的配置示例的电路图。
具体实施方式
图1是示出了根据本发明实施例的由复位电路产生的复位信号POR的示例的波形图。水平轴示出了上电(电源被打开)之后的时间，垂直轴示出了电压。电源电压VDD在上电之后从0V逐渐上升到3.3V，接着在断电(电源被关闭)之后从3.3V下降到0V。在上电期间，复位信号POR示出了上电复位信号，所述上电复位信号在电源电压VDD低于阈值Vth1时变为低电平(0V)，并且在电源电压VDD高于阈值Vth1时变为高电平(电源电压VDD)。另一方面，在断电期间，复位信号POR示出了断电复位信号，所述断电复位信号在电源电压VDD高于阈值Vth2时变为高电平(电源电压VDD)，并且在电源电压VDD低于阈值Vth2时变为低电平(0V)。
电源电压阈值Vth2低于电源电压阈值Vth1，在所述电源电压阈值Vth2处断电复位信号发生，在所述电源电压阈值Vth1处上电复位信号发生。即，提供了两个阈值不同的滞后特性。如果阈值Vth2和阈值Vth1相同，则诸如区域101中所示出的由于噪声引起的阈值Vth1附近的电源电压VDD变化使得电路因为上电复位信号和断电复位信号有时产生有时不产生而发生误操作。通过提供滞后特性，在区域101中，可以防止上电复位信号和断电复位信号的错误发生。
上电复位信号POR被用于使诸如铁电体存储器等的各种电路复位。上电复位信号用于例如在上电期间使得逻辑电路的初始值重新复位。断电复位信号用于例如在断电期间在电源电压下降之前停止电路操作。
图2是示出了根据这个实施例的电源检测电路的配置示例的电路图。电阻201和202串联在电源电位vdd和参考电位vss之间。在下文中，将MOS(金属氧化物半导体)场效应晶体管(FET)简称为晶体管。晶体管203和204组成一个反相器。p沟道晶体管203的栅极连接到电阻201和202之间的互连点，源极连接到电源电位vdd，漏极连接到n沟道晶体管204的漏极。N沟道晶体管204的栅极连接到电阻201和202之间的互连点，源极连接到参考电位(地电平)vss。源极之间的互连点是反相器203、204的输入端，漏极之间的互连点是反相器203、204的输出端。串联的反相器206、208和210连接在反相器203、204的输出端和端pwren之间。
MOS电容器205由p沟道晶体管组成并且连接在反相器203、204的输出端和电源电位vdd之间。即，p沟道晶体管205的栅极连接到反相器203、204的输出端，源极和漏极连接到电源电位vdd。MOS电容器207由n沟道晶体管组成并且连接在反相器206的输出端和参考电位vss之间。即，n沟道晶体管207的栅极连接到反相器206的输出端，源极和漏极连接到参考电位vss。MOS电容器209以和MOS电容器205同样的方式连接在反相器208的输出端和电源电位vdd之间。
图5A是示出了端pwren的电压PWREN和电源电压VDD(vdd)的示例的波形图。将参考图5A解释图2中的电源检测电路的操作。
从上电到时刻t1，反相器203、204的输入电压是低电平。反相器逻辑上反转输入电压并且输出反转后的电压。反相器203、204操作以输出高电平。反相器206的输入端经由MOS电容器205连接到电源电位vdd，因此反相器操作以输出低电平。反相器208的输入端经由MOS电容器207连接到参考电位vss，因此反相器208操作以输出高电平。反相器210的输入端经由MOS电容器209连接到电源电位vdd，因此反相器210操作以输出低电平。因此，端pwren的电压PWREN的初始值变成低电平(0V)。
然后，在上电之后，当电源电压VDD在时刻t1变成阈值Vth1时，反相器203、204的输出电压从高电平变为低电平。结果，端pwren的电压PWREN从低电平变为高电平(电源电位VDD)。更具体地说，电阻201和202之间的电阻比率等被调整从而当电源电压VDD达到阈值Vth1时反相器203、204被反转。
附带提一下，如果电源电位vdd被直接连接到反相器203、204的输入端，则由于反相器203、204在电源电位vdd充分上升之前试图反转，因此不能期望得到稳定的操作。通过利用电阻201和202反转电源电位vdd的电平，反相器203、204可以在电源电位vdd充分上升之后反转。
此后，当在断电之后电源电压VDD在时刻t2下降到阈值Vth2时，反相器203、204的输出电压从低电平变为高电平。结果，端pwren的电压PWREN从高电平变为低电平。
图3是示出了输出上电复位信号的输出电路的配置示例的电路图。负逻辑产生(NAND)电路301输入端pwren和端porx的信号，并且输出NAND信号。端pwren和图2中的输出端pwren相同。端porx和反相器313的输出端porx相同。反相器302的输入端连接到NAND电路301的输出端，其输出端连接到n沟道晶体管303的栅极。n沟道晶体管303的源极连接到参考电位vss，漏极连接到结点NH。
p沟道晶体管304的栅极连接到结点NL，源极连接到电源电位vdd，漏极连接到结点NH。n沟道晶体管305的栅极连接到结点NL，源极连接到参考电位vss，漏极连接到结点NH。p沟道晶体管306的栅极连接到结点NH，源极连接到电源电位vdd，漏极连接到结点NL。n沟道晶体管307的栅极连接到结点NH，源极连接到参考电位vss，漏极连接到结点NL。
MOS电容器308由p沟道晶体管组成，并且连接在电源电位vdd和结点NH之间。MOS电容器309由n沟道晶体管组成，并且连接在参考电位vss和结点NL之间。
串联的反相器311、312和313连接在结点NL和端porx之间。反相器314的输入端连接到端porx，其输出端连接到端por。图1中的复位信号POR是从端por输出的。
晶体管310用来和晶体管303相平衡，反相器315用来和反相器311相平衡，反相器316、317用来和反相器312相平衡，它们对操作没有影响。
接下来将解释输出电路的操作。晶体管304和305组成一个反相器。晶体官306和307组成一个反相器。反相器304、305和反相器306、307组成一个用来存储状态的门闩电路。即，反相器304、305的输入端连接到反相器306、307的输出端，反相器306、307的输入端连接到反相器304、305的输出端。
在制造工艺中使得晶体管305的阈值电压较高而晶体管307的阈值电压较低。类似地设置晶体管304和306的阈值电压。由此，在上电时，结点NH操作从而变高，结点NL操作从而变低。此外，由于结点NH经由MOS电容器308连接到电源电位vdd所以结点NH试图变高，而由于结点NL经由MOS电容器309连接到参考电位vss所以结点NL试图变低。因此，在上电期间的初始状态，结点NH变高而结点NL变低。
在图5A中的时刻t1之前，端pwren的电压PWREN是低电平，由此NAND电路301输出高电平，反相器302输入低电平。晶体管303的栅极电压变低，由此晶体管303被截止。换言之，结点NH和NL保持在前述的初始状态。由于结点NL是低电平，所以端porx是高电平，从而端por的电压POR(图1)是低电平。
然后，当端pwren的电压PWREN在时刻t1变高时，NAND电路301输出低电平，从而反相器302输出高电平。晶体管303的栅极电压变高，由此晶体管303被导通。然后，结点NH从高电平变为低电平，结点NL从低电平变为高电平。结果，端porx变低，端por的电压POR(图1)变高。上述的是在上电期间产生上电复位信号POR的操作。
图4是示出了用于输出上电复位信号和断电复位信号的输出电路的配置示例的电路图。图4中的输出电路是通过向图3中的输出电路添加下面的电路来配置得到的。
n沟道晶体管401的栅极连接到端resetctl，漏极连接到电源电位vdd，源极连接到结点NH。n沟道晶体管402的栅极连接到端resetctl，源极连接到参考电位vss，漏极连接到结点NL。稍后将参考图6解释端resetctl的电压。
p沟道晶体管403的栅极连接到端pwren(图2)，源极连接到电源电位vdd，漏极连接到p沟道晶体管404的源极。p沟道晶体管404的栅极连接到端porx，漏极连接到端resetgo。这个端porx和反相器313的输出端porx相同。n沟道晶体管405的栅极连接到端porx，源极连接到参考电位vss，漏极连接到端resetgo。
反相器408的输入端连接到端resetgo，输出端连接到晶体管406和407的栅极。p沟道晶体管406的源极连接到电源电位vdd，漏极连接到端resetgo。n沟道晶体管407的源极连接到参考电位vss，漏极连接到端resetgo。
图5B是示出了端resetgo的电压RESETGO和电源电压VDD的示例的波形图。将参考图5B解释图4中的输出电路的操作。晶体管404和405组成一个反相器，在时刻t2之前，当端porx是高电平时端resetgo的电压RESETGO是低电平。此外，由于当端porx是低电平时端pwren的电压PWREN是高电平，所以端resetgo的电压RESETGO是低电平。即，在时刻t2之前，电压RESETGO是低电平。
然后，当pwren的电压PWREN在图5A中时刻t2变低时，图5B中的端resetgo的电压RESETGO变高。附带提一下，稍后将解释电压RESETGO在时刻t3变低时的操作。
如上所述，在时刻t2，当电压PWREN下跌时，用于在断电期间产生断电复位信号的启动信号RESETGO发生。取决于情形，端resetgo有时变成浮动的而不上升到电源电位vdd，由此这里加入了反馈电路406到408。
图6是示出了断电检测电路的配置示例的电路图。p沟道晶体管601被连接成二极管方式并且连接在电源电位vdd和结点mon之间。即，p沟道晶体管601的源极连接到电源电位vdd，栅极和漏极连接到结点mon。MOS电容器602由n沟道晶体管组成并且连接在结点mon和参考电位vss之间。n沟道晶体管603的栅极连接到端pdx，源极连接到结点mon，漏极连接到n沟道晶体管604的漏极。n沟道晶体管604的栅极连接到端resetgo(图5)，源极连接到参考电位vss。
p沟道晶体管605的栅极连接到结点mon，源极连接到电源电位vdd，漏极连接到p沟道晶体管606的源极。p沟道晶体管606的源极连接到结点mon，漏极连接到结点out1。n沟道晶体管607的栅极连接到结点mon，漏极连接到结点out1，源极连接到n沟道晶体管608的漏极。n沟道晶体管608的栅极连接到结点mon，源极连接到参考电位vss。p沟道晶体管609的栅极连接到结点out1，源极连接到晶体管605的漏极，漏极连接到参考电位vss。n沟道晶体管610的栅极连接到结点out1，源极连接到晶体管608的漏极，漏极连接到电源电位vdd。
反相器611和612串联在结点out1和端resetctl之间。这个端resetctl和图4中的resetctl相同。
图7A是示出了端resetgo的电压RESETGO、端resetctl的电压RESETCTL、电源电压VDD的示例的波形图，图7B是示出了结点mon的电压和电源电压VDD的示例的波形图。将参考图7A和图7B解释图6中的断电检测电路的操作。
在时刻t2之前，如图5B中所解释的，电压RESETGO是低电平，由此晶体管(开关元件)604截止。由于晶体管601被连接成二极管方式，所以结点mon的电压MON比电源电压VDD低了晶体管601的阈值电压。
然后，当电压RESETGO在时刻t2变高时，晶体管604被导通。晶体管601决定提供的电流量，晶体管604决定释放的电流量。晶体管603是电流限制元件，可以限制并减少在晶体管601和604之间(在电源电位vdd和参考电位vss之间)流动的电流以减少能耗。端pdx具有低于电源电压VDD的参考电压(例如，1.0V)，稍后将参考图9解释这个参考电压的产生电路。当晶体管604被导通时，电压MON下降，并此后以较缓和的斜度下落。这个斜度是由端pdx的电压决定的。MOS电容器602是稳定电容器，并且可以防止电压MON出现负尖峰。即，通过将稳定电容器602连接到结点mon，在晶体管604导通之后，漏极一侧的电位立刻成为高电平，这可以防止电荷被晶体管604的高驱动能力过度提取，并由此防止输出错误的复位信号。通过施加取决于电源电压VDD并且低于电源电压VDD的栅极电压，当电源电压VDD下降时晶体管603的栅极-源极电压vgs变得相对较低，因此晶体管603不会失去作为电流限制元件的功能。
p沟道晶体管601具有p-型漏极和其下的n-型阱。这个n-型阱连接到电源电位vdd。当电源电位vdd下降时，结点mon中的电荷经由p-型漏极和n-型阱所形成的二极管被正向释放。因此，当电源电压VDD下降时，归功于p沟道晶体管601，电压MON可以跟随电源电压中的下降而下降。
晶体管605到610组成施密特电路。施密特电路是反相器的一种，并且逻辑上反转输入电压，然后输出反转后的电压。当电压MON高于阈值时，施密特电路605到610输出低电平，结果，电压RESETCTL变低。
然后，当电压MOS在时刻t3后变得低于阈值时，施密特电路605到610输出高电平。反相器611和612进行放大，因此电压RESETCTL变高。
如上所述，当电压RESETGO在时刻t2变高时，晶体管604被导通并且从监控结点mon提取电荷，由此电压MON急骤下降到如下电平，在该电平处，通过连接成二极管方式的p沟道晶体管601和n沟道晶体管604之间的平衡来使电压MON保持稳定。此后，电压MON以由晶体管601和604之间的平衡决定的斜度变化，从而跟随电源电压VDD的下降而下降。结果，电压MON比电源电压VDD早达到施密特电路605到610的阈值，从而以适当的电平输出复位信号RESETCTL。这里，由电压RESETGO控制的晶体管604具有栅极-源极电压vgs＝VDD，并且其漏极-源极电压vds由监控电平MON通过传输门603检测。据此，在RESETGO变高之后，立刻可以保证足够的漏极-源极电压vds，但是监控电平MON越低，保证漏极-源极电压vds变得越困难，因此晶体管604的驱动能力减弱，从而可以自动防止监控电平MON的过度减弱。此外，通过调整位于晶体管604的漏极一侧的传输门603的栅极电位，可以控制前述的晶体管604的漏极-源极电压vds。在此实施例中，通过使传输门603的栅极电位成为电源电压的互锁类型，则即使电源电压VDD下降得非常慢，传输门的电流驱动能力也可以通过由电源电压VDD来改变而减弱，从而可以保证监控电平MON，由此保持在该处产生复位信号RESETCTL的阈值Vth2(图1)的效果几乎恒定独立于电源电压VDD的下跌的斜度。
如果利用计时器试图在距离时刻t2一段固定时间之后的时刻t3产生断电复位信号，则当电源电压VDD的下跌速度较低时阈值Vth2变高，反之当电源电压VDD的下跌速度较高时阈值Vth2变低。根据下跌速度，阈值Vth2改变。根据此实施例，监控电平MON变化以跟随电源电压VDD，由此可以不考虑电源电压VDD的下落速度而保证固定的阈值Vth2。
附带提一下，施密特电路605到610具有滞后特性即输入电压上升时的阈值和输入电压下降时的阈值不同。在此实施例中，当输入电压MON下降时的操作是重要的，而当输入电压MON上升时的操作不需要考虑。因而，可以去掉晶体管609。
此外，施密特电路605到606可以用简单的反相器代替。即，这需要去掉晶体管605、608到610、将p沟道晶体管606的源极连接到电源电位vdd、将n沟道晶体管607的源极连接到参考电位vss。由于施密特电路具有和输入电压的变化相比较输出电压变化更急骤的特性，所以施密特电路可以确保稳定的高精度的操作。
图8是示出了用以替换图6中的断电检测电路的另一断电检测电路的配置示例的电路图。图8中的电路是通过向图6中的电路添加p沟道晶体管801来配置得到的。p沟道晶体管801的栅极连接到端V1，源极连接到电源电位vdd，漏极连接到结点mon。即，晶体管801和晶体管601并联。
电荷被从以二极管方式连接的晶体管601提供给监控电平MON，并且被给予如下的电压，所述电压和电源电压VDD相比下降了晶体管601的阈值电压。但是，当电源电压VDD的变化比较急骤时，即当电源电压VDD在输出上电复位信号之后不久就下降时，监控电平MON有时不能充分上升。作为对付这种情况的措施，可以提供晶体管801作为通路来复位监控电平MON的初始值以确保监控电平MON。通过导通晶体管801，监控电平MON可以升高到电源电压VDD。
将解释图4中的端resetctl。端resetctl的电压RESETCTL在图7A中的时刻t2从低变高。当端resetctl是低电平时，晶体管401和402截止。当端resetctl在时刻t3变高时，晶体管401和402被导通。结果，结点NH被复位为高电平，介质NL被复位为低电平。因此，端porx变高，端por变低。即，在图1中，端por的电压POR变低。前述断电期间的复位信号POR变为断电复位信号。附带提一下，当端porx变高时，在图5B和图7A中，端resetgo的电压RESETGO变低。由于结点NH和NL如上所述被复位，所以即使在断电之后立刻打开电源，复位信号POR也可以正常产生而不会误操作。即，可以缩短从断电到接着的上电之间的等待时间。
接下来将解释下面的情况：上电之后，电源电压瞬间下降之后电源瞬间恢复。在图8中，当电源电压VDD瞬间下降为0V时，结点mon中的电荷经由晶体管601的漏极释放到n-型阱，因此结点mon变为0V。即p沟道晶体管601包括p-型漏极和其下的n-型阱。这个n-型阱连接到电源电位vdd。当电源电位vdd变为0V时，结点mon中的电荷经由p-型漏极和n-型阱所形成的的二极管正向释放。
虽然结点mon变为0V，但是由于电源电位vdd瞬间下降为0V所以施密特电路605到610不能输出高电平。即，复位信号RESETCTL不能输出高电平。此后，当电源电位vdd瞬间恢复时，施密特电路605到610输出高电平，从而复位信号RESETCTL变高。结果，图4中的结点NH被复位为高电平，结点NL被复位为低电平，这使得正常操作成为可能。
图9是示出了要被输入到图8中端pdx的参考电压的产生电路的电路图。p沟道晶体管901的源极连接到电源电位vdd，栅极和漏极连接到端pd3。n沟道晶体管902的栅极连接到电源电位vdd，漏极连接到端pd3，源极连接到端outx1。n沟道晶体管903的栅极连接到电源电位vdd，漏极连接到端outx1，源极连接到端pdx。n沟道晶体管904的栅极连接到电源电位vdd，漏极连接到端pdx，源极连接到端outx0。n沟道晶体管905的栅极和漏极连接到端outx0，源极连接到参考电位vss。
即，p沟道晶体管901被连接成二极管方式并且连接到电源电位vdd。n沟道晶体管905被连接成二极管方式并且连接到参考电位vss。三个晶体管902到904串联在晶体管901和905之间。晶体管902和904起电阻的作用。
图10是示出了图9中的端pd3、outx1、pdx和outx0的参考电压的图。水平轴示出了电源电压VDD，垂直轴示出了参考电压。每个端的参考电压示出了关于温度从0℃变到70℃的电压值。关于端pd3和outx1的参考电压，上面的特性线示出了在70℃的参考电压，下面的特性线示出了在0℃的参考电压。关于端outx0，上面的特性线示出了在0℃的参考电压，下面的特性线示出了在70℃的参考电压。端pd3、outx1和outx0的参考电压的特性随着温度变化而变化。即使温度从0℃变到70℃，端pdx的参考电压的特性几乎相同。因而，几乎不依赖于温度的端pdx的参考电压被用作图8中的晶体管603的栅极电位。图8中的电路可以防止特性由于温度而变化。
图11是示出了用以替换图2中的电源检测电路的另一电源检测电路的配置示例的电路图。图11中的电路是通过去掉图2中电路的电阻201和202并且添加端pdx来配置得到的。端pdx连接到晶体管203和204的栅极，由图9中的参考电压产生电路产生的参考电压也施加于此。图11中的电路执行和图2中的电路同样的操作。图9中的参考电压产生电路既用作产生图2中的电源检测电路的端pdx的参考电压的电路，也用作产生图8中的断电检测电路的端pdx的参考电压的电路，这可以减小电路的规模。此外，可以减少电路操作的温度依赖性。
如上所述，在上电期间和断电期间，图2中的电源检测电路当根据电源电压的第一电压高于第一阈值时输出高电平电压PWREN，并且当第一电压低于第一阈值时输出低电平电压PWREN。图6中的断电检测电路在断电期间，在低电平电压PWREN被输出之后，当根据电源电压VDD的电压MON变得低于第二阈值时输出复位信号RESETCTL。图4中的输出电路输出上电复位信号POR和断电复位信号POR，所述上电复位信号POR在上电期间当高电平电压PWREN被输出时从低变高，所述断电复位信号POR在断电期间当复位信号RESETCTL被输出时从高变低。
这个实施例中的复位电路是通过将用于产生上电复位信号的上电复位电路和用于产生断电复位信号的断电复位电路联合起来而得到的。当产生上电复位信号时和当产生断电复位信号时都使用电源检测电路，这使得可以实现小型复位电路。此外，断电检测电路在断电期间根据低电平电压PWREN的输出来检测断电，这使得在断电期间对断电复位信号的时序控制变得更容易，从而可以避免在电源被重复打开/关闭之时的不良启动。
这个实施例旨在通过向“对电源电压的电平进行转换、通过反相器等接收输出、并且在反相器的阈值处产生复位信号的电路”添加具有滞后特性的自复位功能而得到更稳定的电路特性。所添加的功能是作为电源检测电路的特性必不可少的滞后特性。施密特电路是公知的具有此滞后特性的电路。如果在电源检测电路中在参考电位和反相器的阈值等的附近发生电源电平的变化，则电源检测电路就有发生振荡的危险，为了避免这种危险，考虑利用施密特电路提供死区。但是，施密特电路的死区利用了反馈，由此死区的宽度根据电源电压变化很大。从而，由于除了根据过程参数的晶体管特性中的变化外，还存在根据电源电压的电平的死区宽度的变化，所以仅通过施密特电路不能得到对于电源检测电路而言的理想特性。此外，电源电压越低，死区宽度变得越窄，由此在较低的电源电压不能期望得到滞后特性。
在这个实施例中，不使用有关反馈而通过晶体管601的阈值以及p沟道晶体管601和n沟道晶体管604之间的平衡来实现滞后特性。结果，通过晶体管601的阈值几乎确保最小的滞后，并且通过使用p沟道晶体管601和n沟道晶体管604之间的平衡，通过取决于电源电压的下落速度的特性产生复位信号RESETCTL的电路的控制电位MON变化，由此可以控制独立于电源电压的下落速度的复位计时。通过使用这个复位信号RESETCTL，复位电路的结点NH和NL可以被强制初始化，这使得可以将在结点NH和NL中的电荷被提取之前的等待时间减少到最短的可能时间，并且抑制复位电路的不良启动的发生率。
由于在断电期间触发复位，如同其中打开电源的情形那样，利用电源电压的上升分别确定多个结点的电位，而不需整个电路都被带入初始状态，在触发复位的阶段多个结点被强制地更易到初始状态，由此可以消除状态转变时的不稳定性。此外，一旦触发复位，就可以确保初始状态，由此无需提供在电源电压下降到地电平之后在关键结点NH和NL中的电荷被提取之前的等待时间。由于关键结点NH和NL被初始化，所以即使电源电压并不下降到地电平在下一周期中的正常操作也是可以的。
一个电路既用作上电期间的电源检测电路，也用作断电期间的电源检测电路，这可以减少电路中元件的数目。此外，上电期间的电源检测电路和在断电期间用作触发复位的断电检测电路是同步的，因此即使存在过程变化滞后特性也不易降低。
图12是示出了用以替换图11中的电源检测电路的另一电源检测电路的配置示例的电路图。图12中的电路是通过从图11的电路中去掉晶体管203和204以及添加晶体管1201到1206和MOS电容器1207来配置得到的。用来产生端pdx的参考电压的晶体管901到905的电路和图9中的相同。下面将解释图12中的电路和图11中的电路的不同点。
p沟道晶体管1201到1203的栅极连接到参考电位vss。晶体管1201的源极连接到电源电位vdd，漏极连接到晶体管1202的源极。晶体管1203的源极连接到晶体管1202的漏极，漏极连接到结点pd4。即，三个晶体管1201到1203串联在电源电位vdd和结点pd4之间。结点pd4连接到反相器206的输入端。
n沟道晶体管1204的栅极连接到端pdx，漏极连接到结点pd4，源极连接到n沟道晶体管1205的漏极。晶体管1205的栅极连接到电源电位vdd，源极连接到n沟道晶体管1206的漏极。晶体管1206的栅极连接到端pdx，源极连接到参考电位vss。即，三个晶体管1204到1206串联在结点pd4和参考电位vss之间。晶体管1205起电阻的作用。端pdx可以连接到晶体管1205的栅极。
类似于MOS电容器207，MOS电容器1207由n沟道晶体管组成，并且连接在端pdx和参考电位vss之间。MOS电容器1207具有将端pdx的初始值导向低电平的功能并且具有作为稳定电容器的功能。
晶体管1201到1206具有和图11中的晶体管203和204的反相器相同的功能。晶体管1201到1203起电阻的作用。当端pdx的电压比晶体管1204和1206的阈值电压低时，晶体管1204和1206被截止，并且反相器输出结点pd4变高。当端pdx的电压不比晶体管1204和1206的阈值电压低时，晶体管1204和1206被导通，并且反相器输出结点pd4变低。通过前述操作，图12中的电源检测电路可以执行和图2以及图11中的电源检测电路相同的操作。
在图11中的电路中，存在如下需求：由晶体管203和204组成的反相器的阈值应该被提高。但是，并不容易提高该阈值。图12中的电路具有能够很容易提高n沟道晶体管1204和1206的阈值的优点。此外，图12中的电路可以防止由图11中p沟道晶体管203的过程变化引起的的阈值改变而施加的较坏的影响。
但是，在图12中的电路中，为了检测上电和断电，必需一直监控电源电压VDD。因而，存在如下问题：在输出端pwren从低电平变为高电平之后的等待期间，泄漏电流I1和I2一直流动，这导致能耗增加。泄漏电流I1是流过晶体管901到905的电流。泄漏电流I2是流过晶体管1201到1203的电流。下面将参考图13解释一种用于解决前述问题的电路。
图13是示出了用以替换图12中的电源检测电路的另一电源检测电路的配置示例的电路图，图14是用于解释图13所示电源检测电路的操作的时序图。图13中的电路是通过向图12中的电路添加反相器1301和p沟道晶体管1302来配置得到的。这个添加可以通过改变半导体器件中的金属层的布线来得到，并且图12中的电路和图13中的电路可以很容易切换。下面将解释图13中的电路和图12中的电路的不同点。
p沟道晶体管1201的栅极连接到端pwren。反相器1301逻辑上将端pwren的电压反转并且将反转后的电压输出到n沟道晶体管904的栅极。这个晶体管904是连接在端pdx和参考电位vss之间的晶体管。当输出端pwren在上电期间从低电平变为高电平时，p沟道晶体管1201由于它的栅极变高而截止，从而泄漏电流I2不流动。然后，n沟道晶体管904由于它的栅极变低而截止，从而泄漏电流I1不流动。结果，在检测到上电之后的等待状态，泄漏电流可以变为0A。此后，输出端pwren以和电源电压VDD相同的电压而保持在高电平，并且不检测断电。即，不产生断电复位信号。
图12中的电路产生上电复位信号和断电复位信号，因而需要一直监控电源电压VDD。结果，电流I1和I2持续不断地流动从而消耗电能。但是取决于复位电路的使用，断电复位信号有时是不必要的。换言之，在保留在电路内部结点中的电荷被释放之前的时间有时可以保证。因而，在图13中的电路中，只能检测上电，并且可以切断静态电流I1和I2。
p沟道晶体管1302的栅极连接到电源电位vdd，源极和漏极连接到端pdx。在晶体管904截止之后，端pdx保持高电平。在晶体管1201截止之后，结点pd4保持低电平。在检测到上电之后，当电源电压瞬间下降之后电源又瞬间恢复的时候，在这段时间电荷保留在端pdx中，这导致下面的问题：端pdx保持高电平并且复位信号POR也保持高电平。通过提供p沟道晶体管1302，在瞬间电源电压下降的情况下pdx中的电荷可以被释放和提取。
p沟道晶体管1302包括p-型漏极、p-型源极和其下的n-型阱。这个n-型阱连接到电源电位vdd。当电源电位vdd下降时，端pdx中的电荷经由p-型漏极(源极)和n-型阱所形成的二极管被正向释放。因而，当电源电压VDD瞬间下降时，归功于p沟道晶体管1302，端pdx可以跟随电源电压的下降而下降。结果，即使在电源电压瞬间下降的情况下，复位信号POR也可以跟随电源电压VDD而变为0V。当电源恢复时，端pwren从低电平变为高电平，并且关键结点NH和NL可以被复位。
当输出端pwren在图14中时刻t1从低电平变为高电平时，复位信号POR也从低电平变为高电平，从而产生上电复位信号。在发生这个变化的时候，电流I以脉冲的形式流动。电流I指示整个复位电路的总电流。此后，在图12中的电路中，静态电流1402流动，所述静态电流1402是泄漏电流I1和I2的总泄漏电流。在图13中的电路中，可以阻止泄漏电流I1和I2，因此静态电流1401可以是0A。
当电源在时刻t2关闭时，电源电压VDD下降。复位信号POR在保持和电源电压VDD相同的电压的同时下降，从而不产生断电复位信号。
在时刻t3，类似于时刻t1，产生上电复位信号。时间段T1是从电源电压VDD由于断电变为0V到又检测到上电之前的时间段。当没有提供p沟道晶体管1302的时候，在断电之后端pdx中的电荷保留而没有被释放，因而时间段T1需要比较长。即，除非从断电到接着的上电的时间段T1比较长，否则不能产生上电复位信号。通过提供p沟道晶体管1302，端pdx中的电荷可以释放，从而时间段T1可以较短。
在时刻t4，电源电压VDD产生了瞬间的电源电压下降，并且电源又瞬间恢复。归功于p沟道晶体管1302，当电源电压VDD瞬间下降时，端pdx可以跟随电源电压下降而下降。结果，即使在瞬间电源电压下降的情况下，复位信号POR也可以跟随电源电压VDD而变为0V。
在时刻t5，输出端pwren从低电平变为高电平，并且电流I以脉冲的形式流动。复位信号POR从低电平变为高电平。由此，关键结点NH和NL可以被复位。
在时刻t6，类似于在时刻t2，当电源关闭时，电源电压VDD下降。复位信号POR在保持和电源电压VDD相同的电压的同时下降，从而不产生断电复位信号。
如上所述，当输出端pwren变高时，切断了电流I1和I2的电流通路，这可以在等待期间消除泄漏电流，从而使得能耗减少。
图15是示出了用以替换图13中的电源检测电路的另一电源检测电路的配置示例的电路图。在图15中的电路中，图12中的电路模式和图13中的电路模式可以切换。图15中的电路是通过从图13中的电路中去掉反相器1301并且添加NAND电路1501和反相器1502来配置得到的。下面将解释图15中的电路和图13中的电路的不同点。
NAND电路1501输入端pwren和端pdctl的信号，并且输出NAND信号。反相器1502逻辑上将NAND电路1501的输出信号反转并且输出反转后的信号。n沟道晶体管904的栅极连接到NAND电路1501的输出端。p沟道晶体管1201的栅极连接到反相器1502的输出端。
当将参考电位vss施加于端pdctl时，可以实现图12中的电源检测电路并且既检测上电又检测断电。另一方面，当将电源电位vdd施加于端pdctl时，可以实现图13中的电源检测电路并且仅检测上电。
当端pdctl具有参考电位vss时，NAND电路1501输出高电平而和端pwren的电压无关。n沟道晶体管904由于它的栅极变高而导通。即，图15中的电路变得和图12中的电路相同。
当端pdctl具有电源电位vdd时，NAND电路1501输出端pwren的信号的逻辑反转信号。即，图15中的电路变得和图13中的电路相同。
如上所述，通过向端pdctl施加参考电位vss，可以设置为图12中的电路模式，而通过向端pdctl施加电源电位vdd，可以设置为图13中的电路模式。通过端pdctl的控制信号而无需改变金属层可以逻辑切换电路模式。
复位电路包括电源检测电路、断电检测电路和输出电路。电源检测电路在上电和断电期间，当根据电源电压的第一电压高于第一阈值时输出第一信号，并且当第一电压低于第一阈值时输出第二信号。在断电期间，断电检测电路第二信号被输出后，当根据电源电压的第二电压变得低于第二阈值时输出第三信号。输出电路在上电期间，当第一信号被输出时输出从低变高的上电复位信号，并且在断电期间，当第三信号被输出时输出从低变高的断电复位信号。
复位电路通过将产生上电复位信号的上电复位电路和产生断电复位信号的断电复位电路结合来获得。电源检测电路既用在当产生上电复位信号时，又用在当产生断电复位信号时，由此可以实现小型的复位电路。此外，断电检测电路在断电期间根据第二信号的输出检测断电，这使在断电期间断电复位信号的时序控制变得容易，从而可以防止电源被反复打开/关闭时的不良启动。
本实施例的所有方面应当被认为是说明性的，而非限制性的，因此意欲包含落在权利要求的等同物的含义和范围内的所有变化。在不背离本发明的精神或者本质特性的条件下，可以采用其它具体形式实施本发明。
本申请基于并且要求于2004年6月15日提交的在先日本专利申请No.2004-177099的优先权，这里包括该在先申请的全部内容，以供参考。

Claims (25)

1.一种复位电路，包括：
电源检测电路，所述电源检测电路在上电和断电期间，当根据电源电压的第一电压高于第一阈值时输出第一信号，并且当所述第一电压低于所述第一阈值时输出第二信号；
断电检测电路，所述断电检测电路在断电期间，在所述第二信号被输出之后，当根据所述电源电压的第二电压变得比第二阈值低时输出第三信号；以及
输出电路，所述输出电路在上电期间当所述第一信号被输出时输出从低电平变为高电平的上电复位信号，并且在断电期间当所述第三信号被输出时输出从低电平变为高电平的断电复位信号。
2.如权利要求1所述的复位电路，其中所述断电检测电路包括连接成二极管方式的元件和开关元件，所述连接成二极管方式的元件和开关元件是场效应晶体管。
3.如权利要求1所述的复位电路，其中在该处所述断电复位信号发生的电源电压阈值低于在该处所述上电复位信号发生的电源电压阈值。
4.如权利要求1所述的复位电路，其中所述断电检测电路包括电流限制元件，所述电流限制元件用于限制在从电源电位到参考电位的电流通路中的电流。
5.如权利要求1所述的复位电路，其中所述输出电路包括门闩电路。
6.如权利要求1所述的复位电路，其中所述断电检测电路包括施密特电路或者反相器。
7.如权利要求4所述的复位电路，其中所述电流限制元件是向其施加了比所述电源电压低的栅极电压的n沟道场效应晶体管。
8.如权利要求7所述的复位电路，还包括：
参考电压产生电路，所述参考电压产生电路包括连接成二极管方式的元件和多个n沟道场效应晶体管并且从所述晶体管之间输出参考电压，所述连接成二极管方式的元件是n沟道场效应晶体管，所述多个n沟道场效应晶体管和所述连接成二极管方式的元件串联，其中
所述参考电压是所述栅极电压。
9.如权利要求8所述的复位电路，其中所述参考电压是所述第一电压。
10.如权利要求2所述的复位电路，其中所述断电检测电路的所述连接成二极管方式的元件是由连接到电源电位的p沟道场效应晶体管担任的连接成二极管方式的元件。
11.如权利要求10所述的复位电路，其中所述断电检测电路包括连接到所述电源电位并且和所述连接成二极管方式的元件并联的场效应晶体管。
12.如权利要求2所述的复位电路，其中所述断电检测电路包括连接在所述连接成二极管方式的元件和参考电位之间的电容器。
13.如权利要求8所述的复位电路，其中所述参考电压产生电路包括由连接到所述电源电位的p沟道场效应晶体管担任的连接成二极管方式的元件、由连接到所述参考电位的n沟道场效应晶体管担任的连接成二极管方式的元件以及连接在所述两个连接成二极管方式的元件之间的多个n沟道场效应晶体管。
14.如权利要求13所述的复位电路，其中所述参考电压是从所述多个n沟道场效应晶体管之间输出的。
15.如权利要求10所述的复位电路，其中当电源从瞬间电源电压下降瞬间恢复时所述断电检测电路输出所述第三信号。
16.如权利要求2所述的复位电路，其中
所述断电检测电路包括：
连接成二极管方式的元件，所述连接成二极管方式的元件是连接到电源电位的p沟道场效应晶体管；
n沟道场效应晶体管，所述n沟道场效应晶体管连接到参考电位并且在所述第二信号被输出之后被导通；以及
场效应晶体管，所述场效应晶体管连接在所述连接成二极管方式的元件和所述n沟道场效应晶体管之间以限制在上述两者之间流动的电流。
17.如权利要求16所述的复位电路，其中所述断电检测电路包括反相器，所述反相器用于输入所述连接成二极管方式的元件和所述电流限制场效应晶体管之间的信号并且输出所述第三信号。
18.如权利要求17所述的复位电路，其中所述反相器是施密特电路。
19.如权利要求17所述的复位电路，其中所述断电检测电路包括连接在所述连接成二极管方式的元件和所述参考电位之间的电容器。
20.如权利要求19所述的复位电路，其中所述输出电路包括门闩电路。
21.如权利要求8所述的复位电路，其中
所述电源检测电路包括：
连接在所述参考电位和反相器输出端之间并且输入所述第一电压的n沟道场效应晶体管；以及
连接在所述电源电位和所述反相器输出端之间的p沟道场效应晶体管。
22.如权利要求8所述的复位电路，其中当所述电源检测电路输出所述第一信号时，所述n沟道场效应晶体管的串联的电流通路被切断。
23.如权利要求1所述的复位电路，其中
所述电源检测电路包括：
连接在参考电位和反相器输出端之间并且输入所述第一电压的n沟道场效应晶体管；以及
连接在电源电位和所述反相器输出端之间的p沟道场效应晶体管，且
当所述电源检测电路输出所述第一信号时，所述p沟道场效应晶体管的电路通路被切断。
24.如权利要求22所述的复位电路，还包括漏极和/或源极连接到所述参考电压的输出端的p沟道场效应晶体管。
25.如权利要求22所述的复位电路，其中仅当控制信号被输入时，如果所述电源检测电路输出所述第一信号，则所述n沟道场效应晶体管的所述串联电流通路被切断。
CNB2004100916851A 2004-06-15 2004-11-30 一种复位电路 Expired - Fee Related CN100347959C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004177099A JP4504108B2 (ja) 2004-06-15 2004-06-15 リセット回路
JP177099/2004 2004-06-15

Publications (2)

Publication Number Publication Date
CN1713526A true CN1713526A (zh) 2005-12-28
CN100347959C CN100347959C (zh) 2007-11-07

Family

ID=34927537

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100916851A Expired - Fee Related CN100347959C (zh) 2004-06-15 2004-11-30 一种复位电路

Country Status (6)

Country Link
US (1) US7545186B2 (zh)
EP (1) EP1608067B1 (zh)
JP (1) JP4504108B2 (zh)
KR (1) KR100618518B1 (zh)
CN (1) CN100347959C (zh)
DE (1) DE602004018472D1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795129A (zh) * 2009-01-29 2010-08-04 精工电子有限公司 上电复位电路
CN101882926A (zh) * 2010-06-24 2010-11-10 北京巨数数字技术开发有限公司 一种恒流驱动芯片上电复位电路
CN102342022A (zh) * 2009-03-11 2012-02-01 哉英电子股份有限公司 上电复位电路
CN102347753A (zh) * 2010-07-26 2012-02-08 三美电机株式会社 复位电路以及具备该复位电路的装置
CN105049028A (zh) * 2015-08-20 2015-11-11 上海华力微电子有限公司 一种防止i/o电路不确定态的上电检测电路
CN106027006A (zh) * 2016-05-18 2016-10-12 上海华虹宏力半导体制造有限公司 上电复位电路
TWI641225B (zh) * 2018-05-03 2018-11-11 廣達電腦股份有限公司 電壓帶通致能電路
CN109617543A (zh) * 2018-10-11 2019-04-12 珠海妙存科技有限公司 一种精确控制检测阈值的加速掉电和复位方法及电路
CN110147154A (zh) * 2018-02-13 2019-08-20 北京京东尚科信息技术有限公司 实现掉电上电的方法、装置和电路
CN114696816A (zh) * 2020-12-30 2022-07-01 圣邦微电子（北京）股份有限公司 一种接口电路

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528254B2 (ja) * 2005-11-25 2010-08-18 富士通セミコンダクター株式会社 電源電圧検出回路
JP4786369B2 (ja) * 2006-02-23 2011-10-05 富士通セミコンダクター株式会社 電源検出回路
US7659758B2 (en) * 2006-11-27 2010-02-09 Fujitsu Microelectronics Limited Reset circuit and system having reset circuit
JP4946521B2 (ja) * 2006-11-27 2012-06-06 富士通セミコンダクター株式会社 リセット回路およびリセット回路を備えたシステム
JP2009087398A (ja) * 2007-09-27 2009-04-23 Toshiba Corp 電源回路
KR100891389B1 (ko) * 2007-11-02 2009-04-02 주식회사 하이닉스반도체 반도체 소자의 파워 온 리셋 회로
JP4924375B2 (ja) * 2007-11-15 2012-04-25 三菱電機株式会社 パワー素子駆動用回路
US8143930B2 (en) * 2008-04-21 2012-03-27 Realtek Semiconductor Corp. Method and apparatus for amplifying a time difference
KR100937948B1 (ko) * 2008-06-04 2010-01-21 주식회사 하이닉스반도체 파워 업 신호 생성회로와 생성 방법
US7786770B1 (en) * 2008-09-30 2010-08-31 Altera Corporation Reducing power consumption by disabling power-on reset circuits after power up
KR101003151B1 (ko) * 2009-05-14 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치의 파워 업 신호 생성 회로
US8775854B2 (en) 2009-11-13 2014-07-08 Marvell World Trade Ltd. Clock turn-on strategy for power management
JP5828621B2 (ja) * 2010-08-25 2015-12-09 キヤノン株式会社 電力供給回路、該回路を備えた機器、及び電力供給回路の制御方法
CN102882497B (zh) * 2012-09-27 2015-02-18 电子科技大学 一种低功耗高可靠性上电复位电路
CN103532531A (zh) * 2013-10-12 2014-01-22 中山大学 一种上电复位电路及方法
KR20170006980A (ko) 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
US10644693B2 (en) * 2015-10-20 2020-05-05 Texas Instruments Incorporated Power-on reset circuit with reset transition delay
CN105281726B (zh) * 2015-11-20 2018-06-19 中国科学院微电子研究所 一种上电复位电路
KR102475458B1 (ko) 2016-05-30 2022-12-08 에스케이하이닉스 주식회사 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
CN106054087A (zh) * 2016-07-15 2016-10-26 上海璜域光电科技有限公司 一种用于无源射频标签的电源检测电路
CN108752681B (zh) * 2018-04-10 2020-09-25 衢州蓝然新材料有限公司 带网布支撑的聚乙烯/聚苯乙烯复合膜卷及其制造方法
JP6792667B2 (ja) * 2019-05-13 2020-11-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN110427089A (zh) * 2019-09-11 2019-11-08 深圳市富满电子集团股份有限公司 适用于led显示屏芯片中的上电复位系统及方法
JPWO2023276734A1 (zh) * 2021-06-28 2023-01-05
CN114302305B (zh) * 2021-12-28 2024-01-19 荣成歌尔微电子有限公司 电源重置电路、asic芯片及麦克风

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56108120A (en) * 1980-01-31 1981-08-27 Nec Corp Automatic clearing circuit
US4446381A (en) * 1982-04-22 1984-05-01 Zilog, Inc. Circuit and technique for initializing the state of bistable elements in an integrated electronic circuit
US4611126A (en) * 1984-10-04 1986-09-09 Werkzeugmaschinenfabrik Oerlikon-Buehrle Ag Power on/off reset generator
US4807141A (en) * 1985-12-16 1989-02-21 Pitney Bowes Inc. Postage meter with microprocessor controlled reset inhibiting means
JPH05183416A (ja) 1991-12-27 1993-07-23 Hitachi Ltd パワーオンリセット回路
US5212412A (en) * 1992-10-26 1993-05-18 Codex Corporation Power on reset circuit having hysteresis inverters
US5249227A (en) * 1992-11-30 1993-09-28 Motorola, Inc. Method and apparatus of controlling processing devices during power transition
FR2699755B1 (fr) * 1992-12-22 1995-03-10 Sgs Thomson Microelectronics Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré.
US6204701B1 (en) * 1994-05-31 2001-03-20 Texas Instruments Incorporated Power up detection circuit
US5497112A (en) * 1994-07-12 1996-03-05 General Instrument Corporation Of Delaware Power-out reset system
JP2877015B2 (ja) * 1995-02-15 1999-03-31 株式会社デンソー パワーオン・パワーオフリセット装置
US5864247A (en) * 1995-08-21 1999-01-26 Matsushita Electronics Corporation Voltage detection circuit, power-on/off reset circuit, and semiconductor device
US5991887A (en) * 1996-02-28 1999-11-23 Dallas Semiconductor Corporation Low power wake up circuitry, with internal power down of the wake up circuitry itself
EP0798728B1 (en) * 1996-03-29 2003-06-18 STMicroelectronics S.r.l. Power-on reset signal generating circuit
US5686848A (en) * 1996-04-29 1997-11-11 Mosaid Technologies Inc. Power-up/power-down reset circuit for low voltage interval
US5831460A (en) * 1997-02-26 1998-11-03 Xilinx, Inc. Power-on reset circuit with separate power-up and brown-out trigger levels
JPH1131956A (ja) * 1997-07-10 1999-02-02 Toshiba Corp リセット信号発生回路
US5917255A (en) * 1998-01-20 1999-06-29 Vlsi Technology, Inc. Power-on-reset circuit having reduced size charging capacitor
US6084446A (en) * 1998-03-30 2000-07-04 Macronix International Co., Ltd. Power on reset circuit
US6204703B1 (en) * 1998-12-21 2001-03-20 Samsung Electronics Co., Ltd. Power on reset circuit with power noise immunity
JP4233205B2 (ja) * 2000-09-28 2009-03-04 シャープ株式会社 リセット装置、半導体集積回路装置および半導体記憶装置
JP3820913B2 (ja) * 2001-05-16 2006-09-13 ヤマハ株式会社 パワー・オン／オフ・リセット回路
JP3456987B2 (ja) * 2001-12-07 2003-10-14 松下電器産業株式会社 光送信装置
JP3935777B2 (ja) * 2002-05-28 2007-06-27 富士通株式会社 出力回路装置
KR100463201B1 (ko) * 2002-05-28 2004-12-23 삼성전자주식회사 파워 검출 회로, 이를 이용한 플래시 메모리 장치, 그 플래시 메모리 장치의 파워-온 독출 신호 발생 방법 및 플래시 메모리 장치의 안정적인 파워-온 독출 방법
US6683481B1 (en) * 2002-06-03 2004-01-27 Xilinx, Inc. Power on reset generator circuit providing hysteresis in a noisy power environment
KR100487536B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 파워-온 리셋 회로
JP4786369B2 (ja) * 2006-02-23 2011-10-05 富士通セミコンダクター株式会社 電源検出回路

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795129B (zh) * 2009-01-29 2014-02-26 精工电子有限公司 上电复位电路
CN101795129A (zh) * 2009-01-29 2010-08-04 精工电子有限公司 上电复位电路
CN102342022A (zh) * 2009-03-11 2012-02-01 哉英电子股份有限公司 上电复位电路
US8519755B2 (en) 2009-03-11 2013-08-27 Thine Electronics, Inc. Power-on reset circuit
CN102342022B (zh) * 2009-03-11 2014-04-02 哉英电子股份有限公司 上电复位电路
CN101882926B (zh) * 2010-06-24 2016-03-23 深圳市中庆微科技开发有限公司 一种恒流驱动芯片上电复位电路
CN101882926A (zh) * 2010-06-24 2010-11-10 北京巨数数字技术开发有限公司 一种恒流驱动芯片上电复位电路
CN102347753A (zh) * 2010-07-26 2012-02-08 三美电机株式会社 复位电路以及具备该复位电路的装置
CN102347753B (zh) * 2010-07-26 2015-06-03 三美电机株式会社 复位电路以及具备该复位电路的装置
CN105049028A (zh) * 2015-08-20 2015-11-11 上海华力微电子有限公司 一种防止i/o电路不确定态的上电检测电路
CN105049028B (zh) * 2015-08-20 2018-10-16 上海华力微电子有限公司 一种防止i/o电路不确定态的上电检测电路
CN106027006A (zh) * 2016-05-18 2016-10-12 上海华虹宏力半导体制造有限公司 上电复位电路
CN110147154A (zh) * 2018-02-13 2019-08-20 北京京东尚科信息技术有限公司 实现掉电上电的方法、装置和电路
CN110147154B (zh) * 2018-02-13 2022-11-08 北京京东尚科信息技术有限公司 实现掉电上电的方法、装置和电路
TWI641225B (zh) * 2018-05-03 2018-11-11 廣達電腦股份有限公司 電壓帶通致能電路
CN109617543A (zh) * 2018-10-11 2019-04-12 珠海妙存科技有限公司 一种精确控制检测阈值的加速掉电和复位方法及电路
CN109617543B (zh) * 2018-10-11 2023-06-27 珠海妙存科技有限公司 一种精确控制检测阈值的加速掉电和复位方法及电路
CN114696816A (zh) * 2020-12-30 2022-07-01 圣邦微电子（北京）股份有限公司 一种接口电路

Also Published As

Publication number Publication date
CN100347959C (zh) 2007-11-07
EP1608067A2 (en) 2005-12-21
EP1608067B1 (en) 2008-12-17
US7545186B2 (en) 2009-06-09
KR100618518B1 (ko) 2006-08-31
US20050275437A1 (en) 2005-12-15
JP4504108B2 (ja) 2010-07-14
KR20050119078A (ko) 2005-12-20
EP1608067A3 (en) 2006-11-22
JP2006005459A (ja) 2006-01-05
DE602004018472D1 (de) 2009-01-29

Similar Documents

Publication Publication Date Title
CN100347959C (zh) 一种复位电路
CN103427640B (zh) 具有负载检测的功率调节
CN1691481A (zh) 开关调整器以及开关调整器的输出电压切换方法
JP2014007809A (ja) 半導体集積回路およびその動作方法
CN1956307A (zh) Dc－dc转换器及其控制方法
JP2006288062A (ja) Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法
CN1241205C (zh) 地址生成电路
TWI551049B (zh) 產生信號之方法及其結構
CN1212705C (zh) 半导体器件
US6998824B2 (en) Power supply circuit having a DC-DC conversion circuit and an intermediate node potential detection circuit
JP2008061388A (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
EP3057219B1 (en) Power converter with adaptive zero-crossing current detection
CN1258874C (zh) 半导体器件和电源电压控制方法
CN1738191A (zh) 检测相位的电路和方法
CN1637943A (zh) 半导体存储器件的激活电路
CN1097343C (zh) 接口电路和设定其确定电平的方法
US8154834B2 (en) Protection circuit with overdrive technique
JP2008061390A (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
US6720808B1 (en) Method and system for a CMOS power up circuit with adjustable threshold
JP5376512B2 (ja) 電源装置
CN1166033A (zh) 闩锁电路
JP2006340497A (ja) 降圧回路および電子機器
KR100458473B1 (ko) 파워 온 리셋 회로
JP2008011242A (ja) 駆動回路
TWI452831B (zh) 具有輸出保護之驅動電路及其驅動保護電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071107

Termination date: 20201130

CF01 Termination of patent right due to non-payment of annual fee