CN114302305B - 电源重置电路、asic芯片及麦克风 - Google Patents
电源重置电路、asic芯片及麦克风 Download PDFInfo
- Publication number
- CN114302305B CN114302305B CN202111635924.5A CN202111635924A CN114302305B CN 114302305 B CN114302305 B CN 114302305B CN 202111635924 A CN202111635924 A CN 202111635924A CN 114302305 B CN114302305 B CN 114302305B
- Authority
- CN
- China
- Prior art keywords
- circuit
- power supply
- voltage
- reset
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 66
- 238000012423 maintenance Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000012545 processing Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 description 18
- 101000897856 Homo sapiens Adenylyl cyclase-associated protein 2 Proteins 0.000 description 14
- 101000836079 Homo sapiens Serpin B8 Proteins 0.000 description 14
- 101000798702 Homo sapiens Transmembrane protease serine 4 Proteins 0.000 description 14
- 102100032471 Transmembrane protease serine 4 Human genes 0.000 description 14
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- 108010077333 CAP1-6D Proteins 0.000 description 6
- 102100029500 Prostasin Human genes 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 108010031970 prostasin Proteins 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Abstract
本发明公开一种电源重置电路、ASIC芯片及麦克风，该电源重置电路包括：电源输入端，用于接入电源电压；前级电源检测电路，其检测端与电源输入端连接；前级电源检测电路，用于在检测到接入的电源电压大于预设电压阈值，且电源电压大于预设电压阈值的维持时间大于或者预设时间时，输出重置触发信号；后级电源重置电路，后级电源重置电路的受控端与前级电源检测电路的输出端连接，后级电源重置电路的输入端与电源输入端连接；后级电源重置电路，用于在接收到重置触发信号时，将接入的电源电压转换为延迟输入电压，并在延迟输入电压大于或者等于预设临界电压时输出电源重置信号。本发明解决了电源重置电路误触发的问题。
Description
技术领域
本发明涉及电子电路技术领域，特别涉及一种电源重置电路、ASIC芯片及麦克风。
背景技术
在传感器麦克风芯片中，通常会加入重置(reset)机制在电路中，以使所设计的电子电路在需要时得以回复为初始状态。尤其在对电子电路开启电源(开机)之初时，电路中各组件(例如暂存器)处于不确定状态，此时需要重置这些电路组件，以将电路中各组件设定为初始状态，然而重置电路容易受到干扰信号，引起误触发，进而使相关模块初始值设定错误。
发明内容
本发明的主要目的是提出一种电源重置电路、ASIC芯片及麦克风，旨在解决电源重置电路误触发的问题。
为实现上述目的，本发明提出一种电源重置电路，所述电源重置电路包括：
电源输入端，用于接入电源电压；
前级电源检测电路，其检测端与所述电源输入端连接；所述前级电源检测电路，用于在检测到接入的所述电源电压大于预设电压阈值，且所述电源电压大于预设电压阈值的维持时间大于或者预设时间时，输出重置触发信号；
后级电源重置电路，所述后级电源重置电路的受控端与所述前级电源检测电路的输出端连接，所述后级电源重置电路的输入端与所述电源输入端连接；所述后级电源重置电路，用于在接收到所述重置触发信号时，将接入的所述电源电压转换为延迟输入电压，并在所述延迟输入电压大于或者等于预设临界电压时输出电源重置信号。
可选地，所述前级电源检测电路，还用于在检测到接入的所述电源电压小于预设电压阈值，或者所述电源电压大于预设电压阈值的维持时间小于预设时间时，不输出重置触发信号。
可选地，所述前级电源检测电路包括延迟触发电路及开关电路，所述延迟触发电路的检测端为所述前级电源检测电路的检测端，所述延迟触发电路的输出端与所述开关电路的受控端连接，所述开关电路的输出端为所述前级电源检测电路的输出端连接。
可选地，所述延迟触发电路包括第一开关管、第一电容及第一触发器，所述第一开关管的输入端为所述延迟触发电路的输入端，所述第一开关管的输出端与所述第一电容的第一端及所述第一触发器的输入端互连，所述第一电容的第二端接地，所述第一触发器的输出端为所述延迟触发电路的输出端。
可选地，所述开关电路包括第二开关管，所述第二开关管的受控端为所述开关电路的受控端，所述第二开关管的输入端接地，所述第二开关管的输出端为所述开关电路的输出端。
可选地，所述后级电源重置电路包括第三开关管、第二电容及第二触发器，所述第三开关管的输入端为所述后级电源重置电路的输入端，所述第三开关管的输出端与所述第二电容的第一端及所述第一触发器的输入端互连，所述第二电容的第二端接地，所述第二触发器的输出端用于输出所述电源重置信号。
可选地，所述后级电源重置电路还包括反相器，所述反相器的输入端与所述第二触发器的输出端连接，所述反相器的输出端用于输出反相后的所述电源重置信号。
本发明还提出一种ASIC芯片，所述ASIC芯片包括如上所述的电源重置电路。
可选地，所述ASIC芯片还包括：
偏置电压产生电路，其输入端用于接入电源电压，所述偏置电压产生电路的输出端与MEMS传感器的电源端连接；所述偏置电压产生电路用于根据接入的电源电压产生偏置电压后输出至MEMS传感器；
信号处理电路，与所述MEMS传感器的输出端连接；所述信号处理电路，用于将所述MEMS传感器输出的检测信号进行信号处理后输出。
本发明还提出一种麦克风，包括MEMS传感器及如上所述的电源重置电路；
或者，包括如上所述的ASIC芯片。
本发明通过前级电源检测电路，在检测到接入的所述电源电压大于预设电压阈值，且所述电源电压大于预设电压阈值的维持时间大于或者预设时间时，输出重置触发信号，而在检测到接入的所述电源电压小于预设电压阈值，或者所述电源电压大于预设电压阈值的维持时间小于预设时间时，不输出重置触发信号。使得后级电源重置电路在接收到所述重置触发信号时，将接入的所述电源电压转换为延迟输入电压，并在所述延迟输入电压大于或者等于预设临界电压时输出电源重置信号给相关模块。本发明为传感器麦克风芯片提供对电源具有预先侦测功能的电源重置电路，利用前级重置触发电路在芯片开始(Start-up)上电(Power ON)时预先侦测(Pre-Detect)电路会先过滤(Filter)突刺(Glitch)等干扰不稳定信号，可以消除上电时因参考点抖动干扰的误判，等电源稳定后输出重置触发信号，以触发后级电源重置电路输出电源重置信号。本发明利用两次侦测的方式可以消除上电时因接地(Ground)信号短暂不稳定抖动干扰的误判，使产品获得正确初始值设定，本发明可以解决电源电压VDD从低电压回复正常工作电压后，系统因其内部信号错乱而无法正常工作。本发明有利于增加产品于大量生产(Mass Production)时的良率(Yield)，以降低生产成本(Cost)的优化设计。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明电源重置电路一实施例的电路结构示意图；
图2为电源重置电路应用于ASIC芯片一实施例的电路结构示意图；
图3为本发明电源重置电路中各节点的跟随电源电压变化的时序示意图；
图4为本发明麦克风一实施例的功能模块示意图。
附图标号说明：
| 标号 | 名称 | 标号 | 名称 |
| 10 | 前级电源检测电路 | PM1 | 第一开关管 |
| 11 | 延迟触发电路 | CAP1 | 第一电容 |
| 12 | 开关电路 | ST1 | 第一触发器 |
| 20 | 后级电源重置电路 | NM1 | 第二开关管 |
| 100 | 电源重置电路 | PM2 | 第三开关管 |
| 200 | 偏置电压产生电路 | CAP2 | 第二电容 |
| 300 | 信号处理电路 | ST2 | 第二触发器 |
| 210 | 电荷泵电路 | U1 | MEMS传感器 |
| 220 | 时钟脉冲发生器 | U2 | ASIC芯片 |
| 230 | 参考电压产生器 | VDD | 电源输入端 |
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明提出一种电源重置电路(POR–Power ON Reset)，用于ASIC芯片中。
基于现代智能手机，TWS智能耳机与智能居家等消费市场广泛应用，因此传感器麦克风芯片(MEMS ASIC–Micro Electro Mechanical System Application SpecificIntegrated Circuit)需求相对大幅增加。传感器麦克风内部是由传感器(Sensor)与芯片(Chip)封装(Bonding)在一起，传感器负责接收声音(Acoustic)转换成微弱电压(Voltage)信号，芯片(ASIC)负责阻抗转换(Impedance transfer)，将微弱(Weak)电压信号转换成具有驱动力(Driving)的电压信号输出(若传感器微弱电压信号无阻抗转换处理，信号会被寄生电容与后级电路负载(Loading)等衰减(Attenuation)，造成输出异常)。现今智能产品质量(Quality)提升，相对要求芯片规格性能更严谨(Specification&Performance)，因此芯片电路较以往复杂度(Complexity)增加，如使用FUSE校准(Calibration)电路使电荷泵(Charge Pump)输出的高升压能更精准给传感器使用等，其电荷泵又需要由时钟(Clock)产生器提供正确的时钟工作频率(Frequency)，以上诸多模块使用了数字缓存器(DigitalRegister)组件，其电路工作前须先做重置(Reset)的初始设定(Initial Setting)，才能使相关模块电路功能(Function)与性能正常工作，比如芯片开始(Start-up)上电无重置，时钟频率设定值或是校准电路内缓存器存放的校准码(Code)可能出现随机状态(Randomcondition)，使荷泵输出电压异常，进而使传感器得到不正确偏压(Bias)，导致整体信号灵敏度(Sensitivity)异常；芯片内部除了数字电路需要初始重置外，一些模拟(Analog)电路也需要于芯片开始(Start-up)上电工作时做初始重置，如Band-gap Reference VoltageGenerator电路，若没上电重置，其参考电压可能输出为0V，无法正常提供偏置(Bias)电压。芯片内设计电源重置模块(POR–Power ON Reset)就是提供侦测电源上电与提供初始重置信号给相关模块，当侦测电源上电于电路可工作的最低要求电平(VD)时，电源重置信号VPOR由低电平转高电平，相关模块电路依据VPOR的电压变化做相对的初始设定并开始工作。传统传感器麦克风芯片上电(Start-up)时，POR模块产生重置信号，侦测电源于VD电平时，电源重置信号VPOR由低电平转高电平。但现今产品于大量生产(Mass Production)时，产线机台提供接地(Ground)信号的探针(Probe)都是不断电保持0V电压，当一组待测物(DUT-Device Under Test)测试完毕(Finish)时，机台探针直接移动至下一组DUT上继续测试，一为缩短测试时间减少机台探针的上电与断电重复(Repeat)操作时间，二为减少机台探针继电器(Relay作为机械式开关使用)的不断的使用(ON-OFF)，以降低组件耗损。但如此的测试方式，延伸出机台探针接地(Ground)信号在带电情况下，先上电再接触下一组产品的瞬间，会因设备的寄生电容与探针接触不良等因素，造成接地(Ground)信号短暂不稳定现象发生，会造成POR模块发出VPOR重置(Reset)信号异常，进而使相关模块初始值设定错误，导致产品良率差的误判。
为了解决上述问题，本发明提出一种电源重置电路100，基于解决以上问题，本发明为提供传感器麦克风芯片使用对电源具有预先侦测功能的电源重置电路100，利用两次侦测的方式可以消除上电时因接地(Ground)信号短暂不稳定抖动干扰的误判，使产品获得正确初始值设定。增加产品于大量生产(Mass Production)时的良率(Yield)，以降低生产成本(Cost)的优化设计。参照图1至图3，在本发明一实施例中，该电源重置电路100包括：
电源输入端VDD，用于接入电源电压；
前级电源检测电路10，其检测端与所述电源输入端VDD连接；所述前级电源检测电路10，用于在检测到接入的所述电源电压大于预设电压阈值，且所述电源电压大于预设电压阈值的维持时间大于或者预设时间时，输出重置触发信号；
后级电源重置电路20，所述后级电源重置电路20的受控端与所述前级电源检测电路10的输出端连接，所述后级电源重置电路20的输入端与所述电源输入端VDD连接；所述后级电源重置电路20，用于在接收到所述重置触发信号时，将接入的所述电源电压转换为延迟输入电压，并在所述延迟输入电压大于或者等于预设临界电压时输出电源重置信号；在检测到接入的所述电源电压小于预设电压阈值，或者所述电源电压大于预设电压阈值的维持时间小于预设时间时，不输出重置触发信号。
可以理解的是，在开始上电工作时，电源电压是由低(0V)向高(VDD)缓慢上升至趋于平稳的。本实施例中，前级电源检测电路10用于根据电源输入端VDD接入的电源电压的高低电压值，以及高电压持续的时间，确定是否产生重置触发信号，也即确定是否触发后级电源重置电路20工作，在触发后级电源重置电路20正常工作时，后级电源重置电路20可以产生高电平的电源重置信号，在触发后级电源重置电路20不工作时，后级电源重置电路20输出端的电平为低，也即不输出电源重置信号。当然在其他实施例中，电源重置信号也可以为低电平，在后级电源重置电路20不工作时，后级电源重置电路20的输出端的电平则为高。
具体而言，如图3所示，图3为电源重置电路中各节点的跟随电源电压变化的时序示意图。在电源电压刚开始上电(Start-Up)时，前级电源检测电路10的检测端检测到电源电压小于临界电压ST1时，前级电源检测电路10不产生重置触发信号，此时后级电源重置电路20未接收到该重置触发信号不工作，因而不产生电源重置信号。在电源继续上电过程中，其接地端Ground受到干扰产生突刺A(Glitch-A)信号，使得前级电源检测电路10的检测端(节点A)检测到的电源电压被往上抬起大于临界电ST1压时，前级电源检测电路10会由低到高开始产生重置触发信号，使得后级电源重置电路20的受控端(节点C)电压逐渐由低电压充电拉高，但节点C电压仍小于后级电源重置电路20启动工作的临界电压ST2，因此电源重置信号VPOR仍保持为低电压。电源持续上电，由于干扰信号通常为不连续的突刺，其短暂的突刺A(Glitch-A)信号消失，电压恢复小于重置触发信号的临界电压ST1，使得节点C电压又被往下拉成低电压，因此电源重置信号VPOR继续为低电压。电源继续上电过程中，其接地端Ground继续受到干扰产生突刺B(Glitch-B)信号，其方法如以上步骤二与步骤三描述，电源重置信号VPOR仍保持为低电压。在电源上电到达电路可工作的最低要求电平(VD)时，在对麦克风芯片进行测试时，也可以表示探针已经完全接触，其接地端(Ground)信号短暂不稳现象消除后，节点A的电压一直保持大于临界电压ST1，此时前级电源检测电路10输出重置触发信号至后级电源重置电路20，从而触发后级电源重置电路20工作，也即节点C充电至大于后级电源重置电路20启动工作的临界电压，也即在接收到所述重置触发信号时，后级电源重置电路20将接入的所述电源电压转换为延迟输入电压，并在所述延迟输入电压大于或者等于预设临界电压时输出电源重置信号。在这个过程中，电源重置信号VPOR变化由低电压转换成高电压，完成正确重置信号判定与输出，即可提供相关模块电路做初始值设定。
本发明通过前级电源检测电路10，在检测到接入的所述电源电压大于预设电压阈值，且所述电源电压大于预设电压阈值的维持时间大于或者预设时间时，输出重置触发信号，而在检测到接入的所述电源电压小于预设电压阈值，或者所述电源电压大于预设电压阈值的维持时间小于预设时间时，不输出重置触发信号。使得后级电源重置电路20在接收到所述重置触发信号时，将接入的所述电源电压转换为延迟输入电压，并在所述延迟输入电压大于或者等于预设临界电压时输出电源重置信号给相关模块。本发明为传感器麦克风芯片提供对电源具有预先侦测功能的电源重置电路100，利用前级重置触发电路在芯片开始(Start-up)上电(Power ON)时预先侦测(Pre-Detect)电路会先过滤(Filter)突刺(Glitch)等干扰不稳定信号，可以消除上电时因参考点抖动干扰的误判，等电源稳定后输出重置触发信号，以触发后级电源重置电路20输出电源重置信号。本发明利用两次侦测的方式可以消除上电时因接地(Ground)信号短暂不稳定抖动干扰的误判，使产品获得正确初始值设定，本发明可以解决电源电压VDD从低电压回复正常工作电压后，系统因其内部信号错乱而无法正常工作。本发明有利于增加产品于大量生产(Mass Production)时的良率(Yield)，以降低生产成本(Cost)的优化设计。
参照图1至图3，在一实施例中，所述前级电源检测电路10包括延迟触发电路11及开关电路12，所述延迟触发电路11的检测端为所述前级电源检测电路10的检测端，所述延迟触发电路11的输出端与所述开关电路12的受控端连接，所述开关电路12的输出端为所述前级电源检测电路10的输出端连接。
本实施例中，电源(VDD)刚开始上电(Start-Up)时，延迟触发电路11的检测端(节点A)电压小于ST1的临界电压，节点B为高电压并将开关电路12导通，使节点C电压被往下拉(Pull-low)成低电压，因此电源重置信号VPOR为低电压。电源继续上电过程中，其接地端Ground受到干扰产生突刺A(Glitch-A)信号，造成节点A电压被往上抬起大于ST1的临界电压，因此节点B变成低电压将开关电路12关闭，使电源电压开始对节点C充电，因此节点C电压逐渐由低电压充电拉高，但节点C电压仍小于后级电源重置电路20的临界电压，因此电源重置信号VPOR保持为低电压。电源持续上电，其短暂的突刺A(Glitch-A)信号消失，节点A电压恢复小于前级重置触发电路的临界电压，节点B电压变成高电压又将开关电路12导通，使节点C电压又被往下拉成低电压，因此电源重置信号VPOR继续为低电压。电源继续上电过程中，其接地端Ground继续受到干扰产生突刺B(Glitch-B)信号，电源重置信号VPOR仍保持为低电压。电源上电到达电路可工作的最低要求电平(VD)时，其接地(Ground)信号短暂不稳现象消除后，节点A电压被充电并一直保持大于ST1的临界电压，节点B的低电压将开关电路12关闭，使节点C充电至大于史密特触发器(ST2)电路的临界电压时，电源重置信号VPOR变化由低电压转换成高电压，完成正确重置信号判定与输出，即可提供相关模块电路做初始值设定。本发明为提供传感器麦克风芯片使用对电源具有预先侦测功能的电源重置电路100，利用两次侦测的方式可以消除上电时因接地(Ground)信号短暂不稳定抖动干扰的误判，使产品获得正确初始值设定。增加产品于大量生产(Mass Production)时的良率(Yield)，以降低生产成本(Cost)的优化设计。
参照图1至图3，在一实施例中，所述延迟触发电路11包括第一开关管PM1、第一电容CAP1及第一触发器ST1，所述第一开关管PM1的输入端为所述延迟触发电路11的输入端，所述第一开关管PM1的输出端与所述第一电容CAP1的第一端及所述第一触发器ST1的输入端互连，所述第一电容CAP1的第二端接地，所述第一触发器ST1的输出端为所述延迟触发电路11的输出端。
本实施例中，第一开关管PM1可以采用PMOS管来实现，第一开关管PM1当电流源，其受控端接入P管调节电压VBIASP，提供IP1电流对第一电容CAP1充电产生节点A电压。在电源开始上电时，第一电容CAP1将接点A的电压拉低后，再由小到大开始升高，直至上升至第一触发器ST1的临界电压。第一触发器ST1为史密特触发器，第一触发器ST1依据节点A电压与第一触发器ST1的临界电压(Threshold Voltage)比较(Compare)后，对开关电路12做设定：
V(Node-A)<V(Threshold-ST1)其输出信号V(Node-B)＝High(高电平)，开关电路12开启，V(Node-A)>V(Threshold-ST1)其输出信号V(Node-B)＝Low(低电平)。开关电路12关闭；其中，Node-A为节点A，也即第一触发器ST1的输入端，Threshold-ST1为第一触发器ST1的临界电压，Node-B为节点B，也即第一触发器ST1的输出端。
参照图1至图3，在一实施例中，所述开关电路12包括第二开关管NM1，所述第二开关管NM1的受控端为所述开关电路12的受控端，所述第二开关管NM1的输入端接地，所述第二开关管NM1的输出端为所述开关电路12的输出端。
本实施例中，第二开关管NM1可以采用NMOS管来实现，第二开关管NM1受控于延迟触发电路11，在接收到高电平的触发信号时导通，在第二开关管NM1导通时，将后级电源重置电路20的输入端电压拉低，也即钳位，此时无论电源输入端VDD输入的电源电压值为多少，后级电源重置电路20输出端的电平均为低，也即不输出电源重置信号，或者电源重置信号为低电平。在第二开关管NM1截止时，后级电源重置电路20的输入端接入电源输入端VDD输入的电源电压，后级电源重置电路20可以根据输出端的电平均为低，也即不输出电源重置信号，或者电源重置信号为低电平。
参照图1至图3，在一实施例中，所述后级电源重置电路20包括第三开关管PM2、第二电容CAP2及第二触发器ST2，所述第三开关管PM2的输入端为所述后级电源重置电路20的输入端，所述第三开关管PM2的输出端与所述第二电容CAP2的第一端及所述第一触发器ST1的输入端互连，所述第二电容CAP2的第二端接地，所述第二触发器ST2的输出端用于输出所述电源重置信号。
本实施例中，第三开关管PM2可以采用PMOS管来实现，第三开关管PM2当电流源，其受控端接入P管调节电压VBIASP，执行PM2电流源，提供IP2电流对第二电容CAP2充电与不充电功能，产生节点C电压，第二触发器ST2为史密特触发器，第二触发器ST2依据节点C电压与第二触发器ST2的临界电压(Threshold Voltage)比较(Compare)后，对VPOR重置信号做设定：
当前级重置触发电路输出低电平的重置触发信号，也即开关电路12导通(TurnON):后级电源重置电路20的第二电容CAP2不充电，电源重置信号VPOR＝Low(低电平)；
当开关电路12关闭(Turn OFF):后级电源重置电路20的第二电容CAP2充电，电源重置信号VPOR＝Low to High(由低电平变化至高电平)。本实施例的后级电源重置电路20使用一电流源电路与电容，构成一储存电荷(Store Charge)装置，当芯片上电时，电流源开始产生电流，利用此电流对电容慢慢充电，等节点C电压超过史密特触发器(SchmittTrigger)电路的临界电压(Threshold Voltage)时，电源重置信号VPOR变化由低电压转换成高电压，表示芯片电源已符合电路规格，相关模块接收到电源重置信号VPOR变化触发(Trigger)时即可进行重置(Reset)动作，以完成初始化设定(Initial Setting)。
具体地，电源(VDD)刚开始上电(Start-Up)时，延迟触发电路11的检测端(节点A)电压小于ST1的临界电压，节点B为高电压并将开关电路12导通，第二电容CAP2两端被开关电路12短路(Short)，无法储存电荷与充电，即节点C电压被往下拉(Pull-low)成低电压，因此电源重置信号VPOR为低电压。电源继续上电过程中，其接地端Ground受到干扰产生突刺A(Glitch-A)信号，造成节点A电压被往上抬起大于ST1的临界电压，因此节点B变成低电压将开关电路12关闭，使第二电容CAP2两端开路(Open)，第三开关管PM2接入的电源电压开始对第二电容CAP2进行充电，因此节点C电压逐渐由低电压充电拉高，但节点C电压仍小于后级电源重置电路20的临界电压，因此电源重置信号VPOR保持为低电压。电源持续上电，其短暂的突刺A(Glitch-A)信号消失，节点A电压恢复小于前级重置触发电路的临界电压，节点B电压变成高电压又将开关电路12导通，使第二电容CAP2两端又短路无法充电，使节点C电压又被往下拉成低电压，因此电源重置信号VPOR继续为低电压。电源继续上电过程中，其接地端Ground继续受到干扰产生突刺B(Glitch-B)信号，电源重置信号VPOR仍保持为低电压。电源上电到达电路可工作的最低要求电平(VD)时，其接地(Ground)信号短暂不稳现象消除后，节点A电压被充电并一直保持大于ST1的临界电压，节点B的低电压将开关电路12关闭，使第二电容CAP2两端开路(Open)，开始对节点C充电至大于史密特触发器(ST2)电路的临界电压时，使节点C充电至大于史密特触发器(ST2)电路的临界电压时，电源重置信号VPOR变化由低电压转换成高电压，完成正确重置信号判定与输出，即可提供相关模块电路做初始值设定。本发明为提供传感器麦克风芯片使用对电源具有预先侦测功能的电源重置电路100，利用两次侦测的方式可以消除上电时因接地(Ground)信号短暂不稳定抖动干扰的误判，使产品获得正确初始值设定。增加产品于大量生产(Mass Production)时的良率(Yield)，以降低生产成本(Cost)的优化设计。
依据Q＝C x V＝I x T的公式设计电流源的电流值与电容大小，可控制节点C电压充电速度(比如:设计电流源输出小电流对大电容充电，则需要较长得充电时间)，本发明的后级电源重置电路20与前级重置触发电路形成两级电源检测，可以解决传感器麦克风芯片电源重置模块发生接地电压受干扰产生抖动时，易造成VPOR连续随机(Random)输出突刺(Glitch)信号，使相关模块设定错误的问题。
参照图1至图3，在一实施例中，所述后级电源重置电路20还包括反相器A1，所述反相器A1的输入端与所述第二触发器ST2的输出端连接，所述反相器A1的输出端用于输出反相后的所述电源重置信号。
本实施例中，在前级电源重置电路100输出重置触发信号时，施密特触发器的输入端的电压在第二电容CAP2的充电作用下逐渐升高，电源重置信号VPOR的电平也随电源电压VDD渐渐上升，当第二电容CAP2上的电压被充电至第一临界电平时，第二触发器ST2输出便根据其输入端的电压(即第二电容CAP2C3上的电压)输出低电平的电源重置信号，再经反相器A1(Inverter)，电源重置信号VPOR信号变化由低电压转换成高电压，完成正确重置信号判定与输出，即可提供相关模块电路做初始值设定。
本发明还提出一种ASIC(Application Specific Integrated Circuit)芯片，所述ASIC芯片包括如上所述的电源重置电路100。该电源重置电路100的详细结构可参照上述实施例，此处不再赘述；可以理解的是，由于在本发明ASIC芯片中使用了上述电源重置电路100，因此，本发明ASIC芯片的实施例包括上述电源重置电路100全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。
参照图1至图3，在一实施例中，所述ASIC芯片还包括：
偏置电压产生电路200，其输入端用于接入电源电压，所述偏置电压产生电路200的输出端与MEMS传感器的电源端连接；所述偏置电压产生电路200用于根据接入的电源电压产生偏置电压后输出至MEMS传感器；
信号处理电路300，与所述MEMS传感器的输出端连接；所述信号处理电路300，用于将所述MEMS传感器输出的检测信号进行信号处理后输出。
本实施例中，偏置电压产生电路200包括电荷泵电路(Charge Pump)210、时钟脉冲发生器(Clock Generator)220及参考电压产生器(Calibration)230等，参考电压产生器230可选采用带隙基准电压源来实现，带隙基准电压源可以产生对温度、电压变化不敏感的电压压降，本实施例中，产生两个参考电压，以及给电荷泵电路210提供一初始电压(标准电压)。时钟脉冲发生器220的输入端接入控制信号，并且根据接入的控制信号，产生时钟信号。可以理解的是，根据MEMS的驱动电压的需求不同，时钟脉冲发生器220接收到的控制信号则不同，因此产生的时钟信号也不同。电荷泵电路210根据接收到的参考电压和时钟信号对接入的电源电压进行升压，以产生对应大小的电压值后输出至MEMS传感器U1，从而提供传感器所需的偏置电压。其中，时钟脉冲发生器220和参考电压产生器230分别与电源重置电路100连接，电源重置电路100在接入电源电压时，向时钟脉冲发生器220和参考电压产生器230提供电源重置信号，以实现时钟脉冲发生器220和参考电压产生器230的初始设置并开始工作。信号处理电路300用于传感器提供的微弱电压信号进行数据计算、放大、模数转换等处理后输出。其中，信号处理电路包括放大电路(AMP)及带隙基准源电路(BGR BIAS)。带隙基准电压源来实现，带隙基准电压源可以产生对温度、电压变化不敏感的电压压降，本实施例中，带隙基准源电路用给放大电路(AMP)提供一初始电压，以使放大电路能够将微弱(Weak)电压信号转换成具有驱动力(Driving)的电压信号输出。
本发明还提出一种麦克风。
参照图4，该麦克风包括MEMS传感器U1及如上所述的电源重置电路100；
或者，包括如上所述的ASIC芯片U2；
所述MEMS传感器U1与所述ASIC芯片U2连接。
所述麦克风包括MEMS传感器及如上所述的电源重置电路100。该电源重置电路100的详细结构可参照上述实施例，此处不再赘述；可以理解的是，由于在本发明麦克风中使用了上述电源重置电路100，因此，本发明麦克风的实施例包括上述电源重置电路100全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。
本实施例中，MEMS传感器U1根据ASIC芯片U2输出的偏置电压(BIAS电压)，当MEMS传感器U1接受到外部气压，或者受到其它外力的作用时，MEMS内部的可变电容值会发生相应的变化，最终转换成电压信号后通过ASIC芯片的管脚VIN进入ASIC芯片U2进行气压数据计算、放大、模数转换等处理后，处理成数字信号后ASIC芯片U2可以通过I2C或者SPI接口传输到电子设备的主控制器MCU中，MCU根据得到的数据进行相应的气压值显示或其它控制。ASIC芯片还负责阻抗转换(Impedance transfer)，将微弱(Weak)电压信号转换成具有驱动力(Driving)的电压信号输出(若传感器微弱电压信号无阻抗转换处理，信号会被寄生电容与后级电路负载(Loading)等衰减(Attenuation)，造成输出异常)。
以上所述仅为本发明的可选实施例，并非因此限制本发明的发明范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的发明保护范围内。
Claims (7)
1.一种电源重置电路，其特征在于，所述电源重置电路包括：
电源输入端，用于接入电源电压；
前级电源检测电路，其检测端与所述电源输入端连接；所述前级电源检测电路，用于在检测到接入的所述电源电压大于预设电压阈值，且所述电源电压大于预设电压阈值的维持时间大于或者等于预设时间时，输出重置触发信号；还用于在检测到接入的所述电源电压小于预设电压阈值，或者所述电源电压大于预设电压阈值的维持时间小于预设时间时，不输出重置触发信号；
后级电源重置电路，所述后级电源重置电路的受控端与所述前级电源检测电路的输出端连接，所述后级电源重置电路的输入端与所述电源输入端连接；所述后级电源重置电路，用于在接收到所述重置触发信号时，将接入的所述电源电压转换为延迟输入电压，并在所述延迟输入电压大于或者等于预设临界电压时输出电源重置信号；
所述前级电源检测电路包括延迟触发电路及开关电路，所述延迟触发电路的检测端为所述前级电源检测电路的检测端，所述延迟触发电路的输出端与所述开关电路的受控端连接，所述开关电路的输出端为所述前级电源检测电路的输出端；
所述延迟触发电路包括第一开关管、第一电容及第一触发器，所述第一开关管的输入端为所述延迟触发电路的输入端，所述第一开关管的输出端与所述第一电容的第一端及所述第一触发器的输入端互连，所述第一电容的第二端接地，所述第一触发器的输出端为所述延迟触发电路的输出端。
2.如权利要求1所述的电源重置电路，其特征在于，所述开关电路包括第二开关管，所述第二开关管的受控端为所述开关电路的受控端，所述第二开关管的输入端接地，所述第二开关管的输出端为所述开关电路的输出端。
3.如权利要求1至2任意一项所述的电源重置电路，其特征在于，所述后级电源重置电路包括第三开关管、第二电容及第二触发器，所述第三开关管的输入端为所述后级电源重置电路的输入端，所述第三开关管的输出端与所述第二电容的第一端及所述第一触发器的输入端互连，所述第二电容的第二端接地，所述第二触发器的输出端用于输出所述电源重置信号。
4.如权利要求3所述的电源重置电路，其特征在于，所述后级电源重置电路还包括反相器，所述反相器的输入端与所述第二触发器的输出端连接，所述反相器的输出端用于输出反相后的所述电源重置信号。
5.一种ASIC芯片，其特征在于，所述ASIC芯片包括如权利要求1至4任意一项所述的电源重置电路。
6.如权利要求5所述的ASIC芯片，其特征在于，所述ASIC芯片还包括：
偏置电压产生电路，其输入端用于接入电源电压，所述偏置电压产生电路的输出端与MEMS传感器的电源端连接；所述偏置电压产生电路用于根据接入的电源电压产生偏置电压后输出至MEMS传感器；
信号处理电路，与所述MEMS传感器的输出端连接；所述信号处理电路，用于将所述MEMS传感器输出的检测信号进行信号处理后输出。
7.一种麦克风，其特征在于，包括MEMS传感器及如权利要求1至4任意一项所述的电源重置电路；
或者，包括如权利要求5或6任意一项所述的ASIC芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111635924.5A CN114302305B (zh) | 2021-12-28 | 2021-12-28 | 电源重置电路、asic芯片及麦克风 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111635924.5A CN114302305B (zh) | 2021-12-28 | 2021-12-28 | 电源重置电路、asic芯片及麦克风 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114302305A CN114302305A (zh) | 2022-04-08 |
| CN114302305B true CN114302305B (zh) | 2024-01-19 |
Family
ID=80971275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111635924.5A Active CN114302305B (zh) | 2021-12-28 | 2021-12-28 | 电源重置电路、asic芯片及麦克风 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114302305B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053945B1 (en) * | 2000-07-26 | 2006-05-30 | Micron Technolopgy, Inc. | Image sensor having boosted reset |
| JP2009232215A (ja) * | 2008-03-24 | 2009-10-08 | Mitsumi Electric Co Ltd | リセット回路および電源制御用半導体集積回路 |
| CN102006039A (zh) * | 2010-12-14 | 2011-04-06 | 苏州华芯微电子股份有限公司 | 一种复位电路 |
| CN102377416A (zh) * | 2010-08-06 | 2012-03-14 | 盛群半导体股份有限公司 | 电源重置电路 |
| CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
| CN102739215A (zh) * | 2011-04-07 | 2012-10-17 | Nxp股份有限公司 | 低功耗上电复位电路 |
| CN108649525A (zh) * | 2018-03-22 | 2018-10-12 | 帝奥微电子有限公司 | 防串扰电源保护电路 |
| CN110417389A (zh) * | 2019-07-12 | 2019-11-05 | 北京新忆科技有限公司 | 上电复位电路 |
| US10466275B1 (en) * | 2018-06-28 | 2019-11-05 | Xilinx, Inc. | Glitch detector and test glitch generator |
| CN110545095A (zh) * | 2019-07-17 | 2019-12-06 | 南开大学 | 快速掉电信号检测电路及检测电源电压抖动的上电复位装置 |
| CN211930610U (zh) * | 2020-01-31 | 2020-11-13 | 杭州士兰微电子股份有限公司 | 上电复位电路 |
| CN112311369A (zh) * | 2019-07-24 | 2021-02-02 | 英飞凌科技股份有限公司 | 智能电子开关 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4504108B2 (ja) * | 2004-06-15 | 2010-07-14 | 富士通セミコンダクター株式会社 | リセット回路 |
| US9697014B2 (en) * | 2012-10-24 | 2017-07-04 | Htc Corporation | Electronic apparatus and method for determining a reset thereof |
| CN104811171B (zh) * | 2014-01-26 | 2018-01-09 | 京微雅格（北京）科技有限公司 | 零电流的上电复位电路 |
-
2021
- 2021-12-28 CN CN202111635924.5A patent/CN114302305B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053945B1 (en) * | 2000-07-26 | 2006-05-30 | Micron Technolopgy, Inc. | Image sensor having boosted reset |
| JP2009232215A (ja) * | 2008-03-24 | 2009-10-08 | Mitsumi Electric Co Ltd | リセット回路および電源制御用半導体集積回路 |
| CN102377416A (zh) * | 2010-08-06 | 2012-03-14 | 盛群半导体股份有限公司 | 电源重置电路 |
| CN102006039A (zh) * | 2010-12-14 | 2011-04-06 | 苏州华芯微电子股份有限公司 | 一种复位电路 |
| CN102739215A (zh) * | 2011-04-07 | 2012-10-17 | Nxp股份有限公司 | 低功耗上电复位电路 |
| CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
| CN108649525A (zh) * | 2018-03-22 | 2018-10-12 | 帝奥微电子有限公司 | 防串扰电源保护电路 |
| US10466275B1 (en) * | 2018-06-28 | 2019-11-05 | Xilinx, Inc. | Glitch detector and test glitch generator |
| CN110417389A (zh) * | 2019-07-12 | 2019-11-05 | 北京新忆科技有限公司 | 上电复位电路 |
| CN110545095A (zh) * | 2019-07-17 | 2019-12-06 | 南开大学 | 快速掉电信号检测电路及检测电源电压抖动的上电复位装置 |
| CN112311369A (zh) * | 2019-07-24 | 2021-02-02 | 英飞凌科技股份有限公司 | 智能电子开关 |
| CN211930610U (zh) * | 2020-01-31 | 2020-11-13 | 杭州士兰微电子股份有限公司 | 上电复位电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114302305A (zh) | 2022-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2470919B1 (en) | System and method for measuring capacitance | |
| US9329613B2 (en) | Power efficiency improvement of an audio amplifier by adaptive control of a charge pump | |
| CN108195465B (zh) | 一种光信号检测装置及方法 | |
| JP2007288612A (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
| US8638110B2 (en) | High resolution circuit for converting capacitance-to-time deviation | |
| US6137287A (en) | Physical parameter sensor having a self-testing circuit which recognizes an abnormal sensor state | |
| CN114302305B (zh) | 电源重置电路、asic芯片及麦克风 | |
| US20070236231A1 (en) | Capacitive physical quantity sensor and diagnosis method | |
| US20130272054A1 (en) | System for powering up voltage domains after exiting powerdown event | |
| CN111130536A (zh) | 一种同时具有老化检测和puf功能的电路 | |
| CN111913100B (zh) | 一种时钟信号丢失检测电路 | |
| US8436666B2 (en) | Interface apparatus for semiconductor integrated circuit and interfacing method thereof | |
| US9093971B2 (en) | Inverter-and-switched-capacitor-based squelch detector apparatus and method | |
| CN111694417A (zh) | 经由通信接口端子的芯片复位 | |
| CN115453404A (zh) | 电源电压差检测电路、芯片、电子部件及电子设备 | |
| US20020172196A1 (en) | Signal detector | |
| JP6036330B2 (ja) | ジッタモニタ回路 | |
| CN114756419B (zh) | 一种参考时钟异常自检电路及方法 | |
| JPH0684357A (ja) | 半導体装置 | |
| CN110780125B (zh) | 电容式传感器电容变化检测方法及电路 | |
| US6956409B2 (en) | Reference voltage detector for power-on sequence in a memory | |
| CN110749779B (zh) | 电容式传感器电容变化检测方法及电路 | |
| US20120062185A1 (en) | Power source generation circuit and integrated circuit | |
| Dirican et al. | A droop measurement built-in self-test circuit for digital low-dropout regulators | |
| CN214845621U (zh) | 用于检测含有超级电容的电源电路功耗的测试电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |