JP2007288612A - データ通信装置、データ通信システム及びデータ通信方法 - Google Patents
データ通信装置、データ通信システム及びデータ通信方法 Download PDFInfo
- Publication number
- JP2007288612A JP2007288612A JP2006114884A JP2006114884A JP2007288612A JP 2007288612 A JP2007288612 A JP 2007288612A JP 2006114884 A JP2006114884 A JP 2006114884A JP 2006114884 A JP2006114884 A JP 2006114884A JP 2007288612 A JP2007288612 A JP 2007288612A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- terminal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims description 24
- 230000005540 biological transmission Effects 0.000 claims abstract description 59
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 41
- 230000002596 correlated effect Effects 0.000 claims description 17
- 230000001276 controlling effect Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 14
- 230000002457 bidirectional effect Effects 0.000 abstract description 7
- 230000000630 rising effect Effects 0.000 description 28
- 230000007423 decrease Effects 0.000 description 13
- 238000007599 discharging Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Communication Control (AREA)
Abstract
【解決手段】デューティ比が異なる部分を有し、かつパルス周波数が一定である受信信号を入力する信号端子(IN)と、第1の基準電圧を入力する基準電圧端子(GND)と、前記受信信号を基にクロック信号を生成するクロック生成回路(11)と、前記受信信号のデューティ比を識別してデータ信号を生成するデータ信号生成回路(12)と、前記信号端子に送信信号を出力する送信回路と、内部で生成された第2の基準電圧、前記受信信号及び前記第1の基準電圧を基に前記クロック生成回路、前記データ信号生成回路及び前記送信回路の電源電圧を生成するレギュレータ回路(14)とを有することを特徴とするデータ通信装置が提供される。
【選択図】図1
Description
まず、先に挙げた図21に示す電源VIN、接地GND、クロック信号CLK及びデータ信号DATAにそれぞれ4個の接点を設けたものでは、データ通信を行うために4個の接点が必要であったので、システムの小型化には適当なものではない。
(第1の実施形態)
図1は、本発明の第1の実施形態によるデータキャリア装置(データ通信装置)10及びその駆動装置(データ通信装置)15を含むデータ通信システムを示すブロック図である。図1において、10はコントロール装置(データキャリア駆動装置)15とのデータ通信を2個の接点で行うデータキャリア装置であり、IN端子(信号端子)とグランド(GND)端子(基準電圧端子)の2端子を有する。また、15はコントロール装置としてのデータキャリア駆動装置である。このデータキャリア駆動装置15とデータキャリア装置10はIN端子とGND端子の2個の接点のみで接続され、この2個の接点を介してデータ通信を行う。このデータキャリア装置10は、データキャリア駆動装置15からデータキャリア装置10のIN端子−GND端子間へ入力される信号からデータキャリア装置10を構成する全ての回路の電源を生成している。また、このデータキャリア装置10は、レギュレータ回路14と、クロック生成回路11と、データ信号生成回路12と、内部回路13から構成されている。レギュレータ回路14は、IN端子−GND端子間へ入力される信号からデータキャリア装置10を構成する回路(クロック生成回路11、データ信号生成回路12及び内部回路13)の電源電圧VREGを生成する。クロック生成回路11は、IN端子から入力される信号からデータ通信に必要なクロック信号CLKを生成する。データ信号生成回路12は、IN端子から入力される信号からデータ通信に必要なデータ信号DATAを生成する。内部回路13は、これらのクロック信号CLKとデータ信号DATAが入力され、これらを基にしてデータキャリア駆動装置15とのデータ通信を行う。この内部回路13は、定電流Itを引くあるいは出す手段を有している。内部回路13は、この定電流Itを制御用信号Vtによりオンオフ制御し、この定電流Itの有無をデータキャリア駆動装置15によって検出することにより、データキャリア装置10から送信するデータ信号とする。
図6は、本発明の第2の実施形態によるデータキャリア装置20の構成例を示すブロック図である。データキャリア装置20は、内部回路の電源電圧を出力するレギュレータ回路32、クロック生成回路21内のレベルシフト回路33、それらの回路の基準電圧Vbを生成する基準電圧回路31、及び電流制御回路34を有する。基準電圧Vbは、データキャリア装置20内で生成される電圧で、例えばバンドギャップ基準電圧を生成するバンドギャップ基準電圧発生回路により生成される。電流制御回路34は、図1の内部回路13内のスイッチ回路に対応し、レベルシフト回路33の出力信号Vsによってデータ送信手段としての電流を制御する。図6に示す回路構成において、31は基準電圧回路であり、32はレギュレータ回路であり、33はレベルシフト回路であり、34はデータ信号送信手段としての電流を制御する電流制御回路である。基準電圧回路31からの出力電圧Vbが基準電圧として、レギュレータ回路32とレベルシフト回路33にそれぞれ入力される。また、レベルシフト回路33の出力信号Vsがデータ送信手段としての電流を制御する電流制御回路34に入力されている。
図10は、本発明の第3の実施形態によるデータキャリア装置20における内部回路の電源電圧となるレギュレータ回路32及びクロック生成回路21内のレベルシフト回路33とそれらの回路の基準電圧となる基準電圧回路31の回路の一例を示す図である。本実施形態は、レギュレータ回路32及びレベルシフト回路33を具体的に示すものである。図10に示す回路において、基準電圧回路31として電圧源Vbがある。電圧源Vbは、例えばバンドギャップ基準電圧を生成するバンドギャップ基準電圧発生回路である。
VREG=(R1+R2)/R2×Vb
立ち上がり閾値電圧Vr=(R3+R4)/R4×Vb
立ち下がり閾値電圧Vf=(R3+R4+R5)/(R4+R5)×Vb
図11は、本発明の第4の実施形態によるデータキャリア装置20及びその駆動装置25を含むデータ通信システムを示すブロック図であり、図1に示す構成を更に具体的に示すものである。図11は、図3に対して、データキャリア装置20内の電流制御回路26が異なり、その他の点は同じである。電流制御回路26は、図6の電流制御回路34に対応し、内部回路23から定電流制御用信号Vtを入力し、定電流制御用信号Vtに応じてIN端子に流れる定電流Itを流すか否かを制御し、送信信号をIN端子に出力する。内部回路23は、レベルシフト回路221の出力信号Vsを基に定電流制御信号Vtを生成する。
図15は、本発明の第5の実施形態によるデータキャリア装置20における電流制御回路26の回路の一例を示す図である。本実施形態は第4の実施形態における遅延回路131及び定電流回路132を具体的に示すものである。図15に示す回路において、基準電圧回路として電圧源Vaがあり、この電圧源VaがPMOS(PチャネルMOS電界効果トランジスタ)M1のゲート端子に接続される。トランジスタM1のソース端子が電源VINから定電流Id1を流し込む遅延設定用定電流源と、PMOSトランジスタM2及びNMOSトランジスタM3により構成されるインバータ回路におけるPMOSトランジスタM2のソース端子とに接続されている。NMOSは、NチャネルMOS電界効果トランジスタである。NMOSトランジスタM3のソース端子がGND端子へと定電流Id2を流す遅延設定用定電流源に接続され、PMOSトランジスタM2とNMOSトランジスタM3により構成されるインバータ回路の入力端子には定電流制御用信号Vtが入力される。また、PMOSトランジスタM2とNMOSトランジスタM3により構成されるインバータ回路の出力端子にはNMOSトランジスタM4のゲート端子が接続され、NMOSトランジスタM4のソース端子には定電流設定用抵抗Rtが接続される。この定電流設定用抵抗Rtの他端はGND端子に接続され、NMOSトランジスタM4のドレイン端子には電源VINが接続されている。
Vg=Tdc×Id1/Cg
It=(Vg−Vth4)/Rt
Vg=Va+Vth1
It=(Va+Vth1−Vth4)/Rt
Vg=Va+Vth1−(Tdd×Id2/Cg)
It=(Va+Vth1−(Tdd×Id2/Cg)−Vth4)/Rt
図17は、本発明の第6の実施形態によるデータキャリア装置20におけるクロック生成回路21内の遅延回路213(図3)の構成例を示すブロック図である。本実施形態は第1の実施形態(図3)におけるクロック生成回路21内の遅延回路213を具体的に示すものである。図17に示す遅延回路おいて、231は充放電電流設定回路であり、232は充放電制御回路であり、233は電圧検出回路であり、充放電制御回路232と電圧検出回路233との間に遅延時間設定容量Cdを有する構成となっている。充放電電流設定回路231で充放電電流を設定し、充放電制御回路232で遅延時間設定容量Cdを設定した充電電流値で充電することにより容量Cdの電圧を上昇させるか、設定した放電電流値で放電することにより容量Cdの電圧を低下させるかを制御する。そして、この遅延時間設定容量Cdの電圧レベルを電圧検出回路233で検出することにより、充放電制御回路232に入力される入力信号Viをある遅延時間遅らせて出力信号Vdとして出力する構成である。
Ic=α×VREG/Rc
立ち上がり検出閾値=2/3×VREG
立ち下がり検出閾値=1/3×VREG
立ち上がり時遅延時間=Cd×(2/3×VREG−0)/(α×VREG/Rc)
=2/3/α×Cd×Rc
立ち下がり時遅延時間=Cd×(VREG−1/3×VREG)/(α×VREG/Rc)
=2/3/α×Cd×Rc
図19は、本発明の第7の実施形態によるデータキャリア装置20におけるクロック生成回路21内の遅延回路213(図3)の一例を示す図である。本実施形態は、第6の実施形態のクロック生成回路21内の遅延回路213を具体的に示すものである。
充放電電流Ic=R2/(R1+R2)×VREG/Rc
R3=2×R4
R5=3×R4
立ち上がり検出閾値=(R4+R5)/(R3+R4+R5)×VREG
=(R4+3×R4)/(2×R4+R4+3×R4)×VREG
=2/3×VREG
立ち下がり検出閾値=R4/(R3+R4)×VREG
=R4/(2×R4+R4)×VREG
=1/3×VREG
立ち上がり時遅延時間=Cd×(2/3×VREG−0)/(R2/(R1+R2)×VREG/Rc)
=2/3×(R1+R2)/R2×Cd×Rc
立ち下がり時遅延時間=Cd×(VREG−1/3×VREG)/(R2/(R1+R2)×VREG/Rc)
=2/3×(R1+R2)/R2×Cd×Rc
11 クロック生成回路
12 データ信号生成回路
13 内部回路
14 レギュレータ回路
15 データキャリア駆動装置
Claims (15)
- デューティ比が異なる部分を有し、かつパルス周波数が一定である受信信号を入力する信号端子と、
第1の基準電圧を入力する基準電圧端子と、
前記受信信号を基にクロック信号を生成するクロック生成回路と、
前記受信信号のデューティ比を識別してデータ信号を生成するデータ信号生成回路と、
前記信号端子に送信信号を出力する送信回路と、
内部で生成された第2の基準電圧、前記受信信号及び前記第1の基準電圧を基に前記クロック生成回路、前記データ信号生成回路及び前記送信回路の電源電圧を生成するレギュレータ回路と
を有することを特徴とするデータ通信装置。 - 前記送信回路は、前記受信信号がハイレベルの期間内にのみ前記送信信号を出力することを特徴とする請求項1記載のデータ通信装置。
- さらに、前記レギュレータ回路により生成される電源電圧を保持するための容量を有することを特徴とする請求項1又は2記載のデータ通信装置。
- さらに、前記受信信号を前記電源電圧及び前記第1の基準電圧のパルスにレベルシフトするためのレベルシフト回路を有することを特徴とする請求項1〜3のいずれか1項に記載のデータ通信装置。
- さらに、前記第2の基準電圧を生成する基準電圧回路と、
前記第2の基準電圧に相関のある閾値を基に前記受信信号のパルスをレベルシフトするレベルシフト回路とを有し、
前記レギュレータ回路は、前記第2の基準電圧に相関のある電源電圧を生成することを特徴とする請求項1〜3のいずれか1項に記載のデータ通信装置。 - 前記送信回路は、前記信号端子に接続され、前記信号端子に前記送信信号を出力するために定電流制御信号に応じて定電流を流すか否かを制御する電流制御回路を有し、
前記電流制御回路は、前記定電流制御信号を遅延させるための遅延回路と、前記遅延した定電流制御信号に応じて定電流を流すか否かを制御する制御回路とを有することを特徴とする請求項1又は2記載のデータ通信装置。 - 前記クロック生成回路は、
前記受信信号をレベルシフトするレベルシフト回路と、
前記レベルシフトされた信号を分周する分周回路と、
前記分周された信号を遅延させる遅延回路と、
前記分周回路の出力信号及び前記遅延回路の出力信号を基に論理演算を行ってクロック信号を出力する論理演算回路と
を有することを特徴とする請求項1又は2記載のデータ通信装置。 - 前記遅延回路は、
入力信号に応じて充電及び放電を行う容量と、
前記容量の電圧と閾値電圧とを比較し、前記入力信号を遅延させた信号を出力するコンパレータ回路と
を有することを特徴とする請求項7記載のデータ通信装置。 - 前記遅延回路は、
電流を流す電流設定回路と、
前記電流設定回路とカレントミラーを構成し、前記入力信号に応じて前記容量に対して充電及び放電を行う充放電制御回路と
を有することを特徴とする請求項8記載のデータ通信装置。 - 前記コンパレータ回路の閾値電圧は、前記電源電圧に相関のある電圧であり、
前記電流設定回路は、前記電源電圧に相関のある電流を流すことを特徴とする請求項9記載のデータ通信装置。 - 前記基準電圧回路は、バンドギャップ基準電圧を前記第2の基準電圧として生成するバンドギャップ基準電圧発生回路であることを特徴とする請求項5記載のデータ通信装置。
- 前記遅延回路は、
充放電電流を設定するための充放電電流設定回路と、
前記分周回路からの出力信号が入力され充放電を制御する充放電制御回路と、
前記充放電制御回路からの出力信号により遅延時間を設定するための遅延時間設定容量と、
前記遅延時間設定容量の電圧値を検出する電圧検出回路とを有し、
前記充放電電流設定回路は、前記レギュレータ回路の出力電圧に相関のある電流を設定し、
前記電圧検出回路は、前記遅延時間設定容量の電圧値を前記レギュレータ回路の出力電圧に相関のある閾値で検出することを特徴とする請求項7記載のデータ通信装置。 - 受信信号を入力する信号端子と、
第1の基準電圧を入力する基準電圧端子と、
前記受信信号を基にクロック信号を生成するクロック生成回路と、
前記受信信号を基にデータ信号を生成するデータ信号生成回路と、
前記クロック信号と前記データ信号を受信し、前記信号端子に送信信号を出力する送信回路と、
内部で生成された第2の基準電圧、前記受信信号及び前記第1の基準電圧を基に前記クロック生成回路、前記データ信号生成回路及び前記送信回路の電源電圧を生成するレギュレータ回路と
を有することを特徴とするデータ通信装置。 - 第1のデータ通信装置及び第2のデータ通信装置が少なくとも信号端子を介して接続されるデータ通信システムであって、
前記第1のデータ通信装置は、
データに応じて、デューティ比が異なる部分を有し、かつパルス周波数が一定である送信信号を前記信号端子を介して前記第2のデータ通信装置に出力する電圧振幅変調回路と、
前記信号端子に流れる電流に応じてデータ信号を生成する電流検出回路とを有し、
前記第2のデータ通信装置は、
デューティ比が異なる部分を有し、かつパルス周波数が一定である受信信号を前記第1のデータ通信装置から入力する信号端子と、
第1の基準電圧を入力する基準電圧端子と、
前記受信信号を基にクロック信号を生成するクロック生成回路と、
前記受信信号のデューティ比を識別してデータ信号を生成するデータ信号生成回路と、
前記信号端子に送信信号を出力する送信回路と、
内部で生成された第2の基準電圧、前記受信信号及び前記第1の基準電圧を基に前記クロック生成回路、前記データ信号生成回路及び前記送信回路の電源電圧を生成するレギュレータ回路とを有することを特徴とするデータ通信システム。 - デューティ比が異なる部分を有し、かつパルス周波数が一定である受信信号を信号端子に入力する受信信号入力ステップと、
第1の基準電圧を基準電圧端子に入力する基準電圧入力ステップと、
前記受信信号を基にクロック信号を生成するクロック信号生成ステップと、
前記受信信号のデューティ比を識別してデータ信号を生成するデータ信号生成ステップと、
前記信号端子に送信信号を出力する送信信号出力ステップと、
内部で生成された第2の基準電圧、前記受信信号及び前記第1の基準電圧を基に電源電圧を生成する電源電圧生成ステップと
を有することを特徴とするデータ通信方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006114884A JP4250634B2 (ja) | 2006-04-18 | 2006-04-18 | データ通信装置、データ通信システム及びデータ通信方法 |
US11/687,233 US7734940B2 (en) | 2006-04-18 | 2007-03-16 | Data communication device has data signal generation circuit and transmission circuit on basis of reference voltage and received signal |
DE602007001208T DE602007001208D1 (de) | 2006-04-18 | 2007-03-27 | Datenkommunikationsvorrichtung, Datenkommunikationssystem und Datenkommunikationsverfahren |
EP07105037A EP1848168B1 (en) | 2006-04-18 | 2007-03-27 | Data communication device, data communication system, and data communication method |
AT07105037T ATE433240T1 (de) | 2006-04-18 | 2007-03-27 | Datenkommunikationsvorrichtung, datenkommunikationssystem und datenkommunikationsverfahren |
KR1020070037923A KR100857951B1 (ko) | 2006-04-18 | 2007-04-18 | 데이터통신장치, 데이터통신시스템 및 데이터통신방법 |
CN2007101008068A CN101060507B (zh) | 2006-04-18 | 2007-04-18 | 数据通信设备、数据通信系统和数据通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006114884A JP4250634B2 (ja) | 2006-04-18 | 2006-04-18 | データ通信装置、データ通信システム及びデータ通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007288612A true JP2007288612A (ja) | 2007-11-01 |
JP4250634B2 JP4250634B2 (ja) | 2009-04-08 |
Family
ID=38213426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006114884A Expired - Fee Related JP4250634B2 (ja) | 2006-04-18 | 2006-04-18 | データ通信装置、データ通信システム及びデータ通信方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7734940B2 (ja) |
EP (1) | EP1848168B1 (ja) |
JP (1) | JP4250634B2 (ja) |
KR (1) | KR100857951B1 (ja) |
CN (1) | CN101060507B (ja) |
AT (1) | ATE433240T1 (ja) |
DE (1) | DE602007001208D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008105350A1 (en) * | 2007-02-27 | 2008-09-04 | Canon Kabushiki Kaisha | Data communication apparatus, data communication system, and data communication method |
JP2014121015A (ja) * | 2012-12-18 | 2014-06-30 | Canon Inc | データ通信システム、データキャリア駆動装置、及びデータキャリア装置 |
JP2014207512A (ja) * | 2013-04-11 | 2014-10-30 | パナソニック株式会社 | 送信用デバイス、受信用デバイス、伝送装置、送信方法および受信方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI357060B (en) * | 2007-06-21 | 2012-01-21 | Chunghwa Picture Tubes Ltd | Gate driving circuit and power control circuit |
US20100123425A1 (en) * | 2008-11-17 | 2010-05-20 | Rockwell Automation Technologies, Inc. | Motor drive synchronization system and method |
JP5403553B2 (ja) * | 2010-01-05 | 2014-01-29 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその駆動方法 |
EP2557746B1 (en) | 2010-04-09 | 2020-05-06 | Toyota Jidosha Kabushiki Kaisha | Communication device, communication system, and vehicle |
JP5327326B2 (ja) * | 2010-04-09 | 2013-10-30 | トヨタ自動車株式会社 | 車両、通信システムおよび通信装置 |
US20120155567A1 (en) * | 2010-12-20 | 2012-06-21 | Samsung Electro-Mechanics Co., Ltd. | Data transmission apparatus and transmission method thereof |
CN102957421A (zh) * | 2012-11-22 | 2013-03-06 | 江苏格立特电子有限公司 | 一种不随电压变化的频率发生器电路 |
US8817933B2 (en) | 2013-01-09 | 2014-08-26 | Rockwell Automation Technologies, Inc. | Method and apparatus for clock data recovery from Manchester coded serial data stream |
JP6498827B1 (ja) * | 2018-08-28 | 2019-04-10 | 帝人株式会社 | 通信システム |
JP2021129210A (ja) * | 2020-02-13 | 2021-09-02 | キヤノン株式会社 | データキャリア装置、データキャリア駆動装置、データ通信システム、画像形成装置及びその交換ユニット |
JP2021129255A (ja) * | 2020-02-17 | 2021-09-02 | ミツミ電機株式会社 | パルス信号送信回路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163934A (en) | 1979-06-07 | 1980-12-20 | Mitsubishi Electric Corp | Digital signal transmitter |
JPH01143435A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | データ伝送装置 |
JPH02274139A (ja) | 1989-04-17 | 1990-11-08 | Fujitsu Ltd | データ伝送システム |
JPH0669911A (ja) | 1992-08-21 | 1994-03-11 | Fuji Electric Co Ltd | データ伝送回路 |
FR2707024B1 (ja) * | 1993-06-22 | 1995-09-01 | Suisse Electronique Microtech | |
JPH07231316A (ja) | 1994-02-17 | 1995-08-29 | Matsushita Electric Ind Co Ltd | 双方向通信装置 |
GB2287622B (en) | 1994-03-17 | 1998-10-28 | Nissan Motor | Multiplex serial data communication circuit network and method and motor control system and method using multiplex serial data communication circuit network |
JPH07264250A (ja) | 1994-03-17 | 1995-10-13 | Nissan Motor Co Ltd | シリアルデータ伝送装置 |
JP3451506B2 (ja) * | 1995-03-15 | 2003-09-29 | オムロン株式会社 | データキャリア |
JP3192631B2 (ja) | 1997-05-28 | 2001-07-30 | 三共株式会社 | 飽和複素環化合物からなる医薬 |
FR2767933A1 (fr) * | 1997-08-27 | 1999-02-26 | Philips Electronics Nv | Circuit adaptateur de tension d'alimentation |
JP3152204B2 (ja) | 1998-06-02 | 2001-04-03 | 日本電気株式会社 | スルーレート出力回路 |
JP2002016621A (ja) | 2000-06-30 | 2002-01-18 | Haamorinku:Kk | 制御・監視信号伝送システム |
US7113547B2 (en) * | 2001-08-24 | 2006-09-26 | Matsushita Electric Industrial Co., Ltd. | Data communication system, controller device and data communication method |
JP3519708B2 (ja) | 2001-08-24 | 2004-04-19 | 松下電器産業株式会社 | データ通信システム |
JP3795392B2 (ja) | 2001-12-28 | 2006-07-12 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
JP4263023B2 (ja) | 2003-06-02 | 2009-05-13 | パナソニック株式会社 | 2線式データ通信方法、システム、コントロール装置およびデータ記憶装置 |
US7664168B2 (en) | 2004-11-09 | 2010-02-16 | Canon Kabushiki Kaisha | Data carrier device, data carrier driving device, data communication system using data carrier driving device and data communication method |
JP4393351B2 (ja) | 2004-11-09 | 2010-01-06 | キヤノン株式会社 | データ通信装置、データ通信システム及びデータ通信方法 |
-
2006
- 2006-04-18 JP JP2006114884A patent/JP4250634B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-16 US US11/687,233 patent/US7734940B2/en not_active Expired - Fee Related
- 2007-03-27 EP EP07105037A patent/EP1848168B1/en not_active Not-in-force
- 2007-03-27 AT AT07105037T patent/ATE433240T1/de not_active IP Right Cessation
- 2007-03-27 DE DE602007001208T patent/DE602007001208D1/de active Active
- 2007-04-18 CN CN2007101008068A patent/CN101060507B/zh not_active Expired - Fee Related
- 2007-04-18 KR KR1020070037923A patent/KR100857951B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008105350A1 (en) * | 2007-02-27 | 2008-09-04 | Canon Kabushiki Kaisha | Data communication apparatus, data communication system, and data communication method |
JP2008245241A (ja) * | 2007-02-27 | 2008-10-09 | Canon Inc | データ通信装置、データ通信システム及びデータ通信方法 |
US8638894B2 (en) | 2007-02-27 | 2014-01-28 | Canon Kabushiki Kaisha | Data communication apparatus, data communication system, and data communication method |
JP2014121015A (ja) * | 2012-12-18 | 2014-06-30 | Canon Inc | データ通信システム、データキャリア駆動装置、及びデータキャリア装置 |
JP2014207512A (ja) * | 2013-04-11 | 2014-10-30 | パナソニック株式会社 | 送信用デバイス、受信用デバイス、伝送装置、送信方法および受信方法 |
Also Published As
Publication number | Publication date |
---|---|
ATE433240T1 (de) | 2009-06-15 |
CN101060507B (zh) | 2010-10-27 |
JP4250634B2 (ja) | 2009-04-08 |
CN101060507A (zh) | 2007-10-24 |
EP1848168A1 (en) | 2007-10-24 |
DE602007001208D1 (de) | 2009-07-16 |
US7734940B2 (en) | 2010-06-08 |
US20070288780A1 (en) | 2007-12-13 |
KR100857951B1 (ko) | 2008-09-09 |
KR20070103320A (ko) | 2007-10-23 |
EP1848168B1 (en) | 2009-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4250634B2 (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
US7902909B2 (en) | Charge pump circuit | |
US9568927B2 (en) | Current modulation circuit | |
US7944262B2 (en) | Duty correction circuit | |
EP2965425B1 (en) | Voltage level shifter with a low-latency voltage boost circuit | |
JP2006345405A (ja) | デューティ比可変回路およびこれを用いたad変換回路 | |
US7664168B2 (en) | Data carrier device, data carrier driving device, data communication system using data carrier driving device and data communication method | |
JP4263023B2 (ja) | 2線式データ通信方法、システム、コントロール装置およびデータ記憶装置 | |
US7737748B2 (en) | Level shifter of semiconductor device and method for controlling duty ratio in the device | |
US7292073B2 (en) | Transmission line driver circuit | |
US6414517B1 (en) | Input buffer circuits with input signal boost capability and methods of operation thereof | |
US10693482B2 (en) | Time-to-voltage converter with extended output range | |
US8907705B2 (en) | Fully integrated circuit for generating a ramp signal | |
US8436666B2 (en) | Interface apparatus for semiconductor integrated circuit and interfacing method thereof | |
JP4393351B2 (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
US8947136B2 (en) | Systems and methods of signal synchronization for driving light emitting diodes | |
KR100845780B1 (ko) | 반도체 메모리 장치의 클럭 생성 회로 | |
CN106330142B (zh) | 时钟相移电路 | |
JP4430117B2 (ja) | データ記憶装置 | |
JP4533113B2 (ja) | データ通信装置及びデータ通信方法 | |
US10389112B2 (en) | Device and method for generating duty cycle | |
JP2010166403A (ja) | パルス分離回路 | |
JP2001028545A (ja) | 受信回路及び受信回路の消費電力低減方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20080219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4250634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |