JP3451506B2

JP3451506B2 - データキャリア

Info

Publication number: JP3451506B2
Application number: JP08491795A
Authority: JP
Inventors: 好美神田
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 1995-03-15
Filing date: 1995-03-15
Publication date: 2003-09-29
Anticipated expiration: 2018-09-29
Also published as: EP0732663B1; DE69630830D1; EP0732663A3; US5828703A; EP0732663A2; DE69630830T2; JPH08256091A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は工具や製品の管理を行う
物流システムや人体等の識別に用いられる非接触通信装
置のデータキャリアに関するものである。

【０００２】

【従来の技術】従来工作機の工具の管理や工場における
組立搬送ラインでの部品，製品の識別等を機械化するた
めには、工具，部品，製品等の種々の物品を識別して管
理するシステムが必要となる。そこで特開平１−151831
号に示されているように、識別対象物にメモリを有する
メモリユニット（データキャリア）を設け、外部からデ
ータ伝送によってこのようなメモリに必要な情報を書込
んでおき、必要に応じてその情報を読出すようにした非
接触通信装置が提案されている。

【０００３】このような従来の非接触通信装置は、図７
に示すようにＩＤコントローラ１とリードライトヘッド
２から成る書込／読出制御ユニット及びデータキャリア
３から構成される。そしてリードライトヘッド２から一
定の周波数で発振を断続しデューティ比を変えてデータ
キャリア３側に信号を伝送しており、データの受信時に
は一定デューティ比の信号を送出してデータキャリア内
の共振回路によって残響を制御する。リードライトヘッ
ド２内では共振回路によってこの残響の有無を判別する
ことによって信号を受信している。

【０００４】図７において書込／読出制御ユニットはＩ
Ｄコントローラ１，リードライトヘッド２を有してい
る。ＩＤコントローラ１は送信制御回路１１，基準クロ
ック発生回路１２，受信制御回路１３を有している。送
信制御回路１１はリードライトヘッド２側からデータキ
ャリア３へのデータ伝送時には送信データ信号に対応し
た第１，第２のデューティ比を有し、データの受信時に
は一定の第３のデューティ比、例えば５０％のデューテ
ィ比によって断続した一定周波数の送信信号を発生する
ものである。さてリードライトヘッド２は図示のように
発振回路１５と発振回路１５に接続される送信用のコイ
ルＬ１が設けられる。コイルＬ１はデータキャリア３に
対向する面に設けられる。発振回路１５は送信制御回路
１１からの制御によって一定周波数を発振する発振回路
である。又受信回路にはコイルＬ２，コンデンサＣ１か
ら成る共振回路１６が設けられる。この共振回路１６の
出力は復調回路１７によって復調され、受信制御回路１
３に与えられる。又受信用のコイルＬ２もコイルＬ１と
同様にデータキャリアに対向する面に設けられる。

【０００５】図８は従来のデータキャリア３の構成を示
すブロック図である。本図においてデータキャリア３は
共振回路３１を有している。共振回路３１はコイルＬ３
と、このコイルＬ３に並列に接続されているコンデンサ
Ｃ２より構成される。そして共振回路３１の両端には出
力端に励磁された交流を整流する全波整流回路３２、電
圧を制限する電圧制限回路３３が接続され、更に平滑回
路３４が接続される。電圧制限回路３３はその両端の電
圧レベルを所定値以下に制限するものであり、例えばツ
ェナダイオードが用いられる。又平滑回路３４は整流さ
れ電圧制限された電圧Ｖccを平滑してデータキャリアの
各部に供給するものである。

【０００６】又共振回路３１の一端にはＤＥＭ抽出回路
３５が接続される。ＤＥＭ抽出回路３５はキャリアの周
波数を通過周波数とし、送信信号のキャリアを半波整流
して整形することにより、方形波に変換するものであっ
て、その出力は復調回路３６に与えられる。又積分コン
パレート回路３７が後述するように共振回路３１に接続
されている。積分コンパレート回路３７は共振回路３１
に得られる信号の包絡線検波をし、電源を分圧した閾値
で弁別することによってクロック信号ＣＫＡを抽出して
その出力を復調回路３６に出力するものである。復調回
路３６はデータキャリアが信号を受信する際に、クロッ
ク信号ＣＫＡに基づいてＤＥＭ抽出回路３５より抽出さ
れるキャリアパルス数を計数し、送信の断続のデューテ
ィ比によってＨレベル又はＬレベルのいずれかを判別す
るものである。こうして復調された信号はメモリ制御部
３８によってコマンド及びデータに分離され、メモリ３
９に必要なデータが書込まれ、又メモリ３９からデータ
が読出される。又積分コンパレート回路３７の出力は立
下りパルス発生回路４０にも与えられる。立下りパルス
発生回路４０は積分コンパレート回路３７の出力ＣＫＡ
のパルスの立下り毎に短いパルスを発生させるものであ
って、その出力はシャントパルス発生回路４１に与えら
れる。又メモリ制御部３８から読出されたＮＲＺの信号
は、変換回路４２によって例えば直列のバイフェーズ符
号に変換されてシャントパルス発生回路４１に入力され
る。シャントパルス発生回路４１はこれらの論理積によ
ってシャントパルスを発生するものであって、シャント
回路４３に入力される。シャント回路４３はシャントパ
ルスに基づき共振回路３１の両端を接地する一対のスイ
ッチング素子を有しており、共振回路の両端を同時に接
地させることによって、残響を短時間で停止させるもの
である。ここで立下りパルス発生回路４０〜シャント回
路４３までのブロックは残響を制御する残響制御手段を
構成している。

【０００７】さて積分コンパレート回路３７は共振回路
３１の両端に夫々アノード端が接続され、カソード端が
共通接続されるダイオードＤ１，Ｄ２及びその出力を平
滑するコンデンサＣ３，負荷抵抗Ｒ１を有しており、そ
の電圧出力がコンパレータ４４の一端に加えられる。コ
ンパレータ４４の他端には電源電圧Ｖccを抵抗Ｒ２，Ｒ
３で分圧した基準電圧が与えられている。コンパレータ
４４はこの基準電圧に基づいて整流した波形を成形して
クロック信号ＣＫＡを抽出するものである。

【０００８】次にこのリードライトヘッド及びデータキ
ャリアの各部の波形について説明する。図９（ａ）〜
（ｆ）は図７，図８のａ〜ｆの各部の波形を示してい
る。図９（ａ）はリードライトヘッド２のスイッチ信
号、（ｂ）は送信部から送信される送信波形であってデ
ータの受信時に５０％のデューティ比の波形が出力され
る。この信号がデータキャリア３によって受信される
と、その共振回路３１には図９（ｃ）に示すように、残
響を伴った共振波形が得られる。この信号は積分コンパ
レート回路３７の積分回路によって図９（ｄ）に示すよ
うに積分される。コンパレータ４４はこの信号を所定の
閾値で弁別することにより、図９（ｅ）に示すように方
形波に変換する。従ってこの信号でＤＥＭ抽出回路３５
のパルス信号を識別すると、復調回路３６には図９
（ｆ）に示すような信号が出力されることとなる。

【０００９】

【発明が解決しようとする課題】しかるに従来のデータ
キャリアにおいては、図９（ａ），（ｅ）に示すように
リードライトヘッド２のスイッチ信号の立下りよりＣＫ
Ａの立下りが遅れる。復調回路３６はこのパルス数を計
数することによってリードライトヘッドからの信号が０
又は１のいずれか、又は受信モードかを判別している。
しかるにデータを高速で伝送しようとすればパルス数が
少なくなるため、復調回路３６ではこのような立下りの
遅れによって誤ったパルス数を計数してしまい、データ
が正常に伝送されなくなるという欠点があった。又従来
のデータキャリアは全波整流回路に代えて半波整流回路
を用い、コイル部に得られる包絡線を検出するためにも
ダイオードＤ１とコンデンサのみを用いた回路も用いら
れている。このような半波整流回路の場合も同様にして
包絡線の立下りの遅れにより誤動作が生じる可能性があ
る。従って正常なデューティ比のクロック信号ＣＫＡが
検出されず、リードライトヘッド側から送信される信号
を識別することができず、通信が正常に行えないという
欠点があった。ここでコンデンサＣ３の容量を小さくし
積分の時定数を小さくすれば立下りの遅れ時間は小さく
できるが、その場合にはキャリアの信号の変動によって
波形の割れが生じる恐れがあり、ある程度の時定数が必
要となる。

【００１０】本発明はこのような従来の問題点に鑑みて
なされたものであって、パルス数を少なくし、高速でデ
ータ伝送する場合にも正常なデータ及びクロック信号を
再生し通信できるようにすることを技術的課題とする。

【００１１】

【課題を解決するための手段】本願の請求項１の発明
は、送信データに応じてデューティ比の異なる断続され
たキャリア信号を受信するデータキャリアであって、コ
イルを含む共振回路と、共振回路に接続される整流回路
と、整流回路の出力側に接続される抵抗及び電圧クリッ
プ素子を並列接続した電圧クリップ回路と、電圧クリッ
プ回路の出力側に接続され、各部に供給する電圧を安定
化する定電圧回路と、電圧クリップ回路の入力に得られ
るリップル分を抽出することによってデータ及びクロッ
クを復調する復調回路部と、メモリと、復調回路部より
得られる信号に基づいてメモリを制御するメモリ制御部
と、メモリ制御部から読出されるデータに基づいて共振
回路の残響を制御する残響制御手段と、を有することを
特徴とするものである。

【００１２】本願の請求項２の発明は、請求項１のデー
タキャリアにおいて、復調回路部は、電源に重畳される
リップル成分を整形するパルス波形整形回路と、パルス
波形整形回路の出力及びその停止に基づいてクロックを
抽出するクロック抽出回路と、パルス波形整形回路及び
クロック抽出回路の出力に基づいて送出された信号を復
調する復調回路と、を具備するようにしたものである。

【００１３】本願の請求項３の発明は、正又は負方向の
いずれか一方の励磁を送信データに応じて停止するキャ
リア信号を受信するデータキャリアであって、コイルを
含む共振回路と、共振回路の両端に夫々接続される第
１，第２の整流回路と、第１，第２の整流回路の出力側
に夫々接続され、抵抗及び電圧クリップ素子を並列接続
した第１，第２の電圧クリップ回路と、第１，第２の電
圧クリップ回路の共通出力端に接続され、各部に供給す
る電圧を安定化する定電圧回路と、第１の電圧クリップ
回路の入力に得られるリップル分を波形整形することに
よってクロックパルスを抽出する第１のパルス波形整形
回路と、第２の電圧クリップ回路の入力に得られるリッ
プル分を波形整形することによってデータパルスを抽出
する第２のパルス波形整形回路と、第１，第２のパルス
波形整形回路の出力に基づいて送出された信号を復調す
る復調回路と、を具備することを特徴とするものであ
る。

【００１４】

【作用】このような特徴を有する本願の請求項１のデー
タキャリアでは、共振回路に整流回路を接続し電圧クリ
ップ回路を介して定電圧回路を接続している。定電圧回
路はデータキャリアの各部に供給する電圧を安定化する
ものであり、電圧クリップ回路の入力側にはリードライ
トヘッドから励磁される間にのみリップル成分が生じ、
残響時にはこのリップル分は消滅する。従って復調回路
部によりこのリップル分を抽出することによってデータ
及びクロックを復調するようにしている。又請求項３の
発明では、リードライトヘッド側から正又は負のいずれ
か一方の励磁を伝送データに応じて停止するようにした
信号が入力される。このときデータキャリアは共振回路
の両端に第１，第２の電圧クリップ回路を有し、定電圧
回路で出力される電圧を越えるリップル分を第１，第２
のパルス波形整形回路により整形している。こうすれば
正又は負のいずれか一方では常に整形されたパルスが得
られ、他方では伝送されたデータに応じたパルスのみが
得られるため、これに基づいて復調回路により伝送され
るデータ及びクロックを復調するようにしている。

【００１５】

【実施例】図１は本発明の一実施例によるデータキャリ
アの構成を示す回路図であり、前述した従来例と同一部
分は同一符号を付して詳細な説明を省略する。本実施例
では共振回路３１の一方の端子に整流回路を構成するダ
イオードＤ３が接続され、これに直列に抵抗Ｒ４とダイ
オードＤ４とが並列に接続される。ダイオードＤ４は電
圧を順方向降下電圧、例えば０．７Ｖ程度に電圧をクリ
ップする電圧クリップ素子であり、抵抗Ｒ４と共に電圧
クリップ回路を構成している。そして抵抗Ｒ４，ダイオ
ードＤ４の共通接続端の他端には定電圧に電圧を制限す
る定電圧回路としてツェナダイオードＺＤと平滑用のコ
ンデンサＣ４が接続される。又ダイオードＤ４のアノー
ド端にはパルス波形整形回路５１が接続される。パルス
波形整形回路５１は電源Ｖccを越えるリップル分を波形
整形する回路であって、その出力はクロック抽出回路５
２に接続される。クロック抽出回路５２はこのキャリア
パルスを整流してクロックＣＫＡを出力するものであ
る。これらの出力回路は復調回路５３に接続される。復
調回路５３はクロック抽出回路で抽出されたクロックＣ
ＫＡの間に含まれるパルス数を計数し、リードライトヘ
ッド側から転送されるデータが０又は１かどうか、及び
受信モードかどうかを判別するものである。その他の構
成は前述した従来例と同様である。

【００１６】図２はデータキャリアの共振回路３１とこ
れに接続される定電圧回路や整流回路及びパルス波形整
形回路５１Ａ，クロック抽出回路５２を示す回路図であ
る。本図に示すように電源Ｖccより高いリップル分を含
む信号はコンデンサＣ５を介して抵抗Ｒ５，Ｒ６の共通
接続端に入力される。抵抗Ｒ５，Ｒ６は電源Ｖccを分圧
する抵抗であって、その共通接続端にコンデンサＣ５と
トランジスタＱ１のベースが接続されている。スイッチ
ング用のトランジスタＱ１のエミッタは接地され、コレ
クタは抵抗Ｒ７を介してクロック抽出回路５２に接続さ
れる。クロック抽出回路５２はダイオードＤ５とコンデ
ンサＣ６とを接地端間に直列接続したものであり、その
中点には接地端との間に負荷抵抗Ｒ８が接続される。又
その中点にシュミットリトガバッファＳが接続されてク
ロック信号ＣＫＡとして出力される。クロック信号ＣＫ
Ａとして出力される。

【００１７】次に本実施例の動作について説明する。図
３は本実施例の動作を示すタイムチャートであり、
（ａ）〜（ｆ）は図７，図１のａ〜ｆの各部の波形を示
している。図３（ａ）はリードライトヘッド２の発振回
路１５を制御するスイッチ信号を示しており、これに基
づいてリードライトヘッド２の発振回路１５が駆動さ
れ、図３（ｂ）に示すように励磁される。リードライト
ヘッドにデータキャリアが近接していればその共振回路
３１には図３（ｃ）に示す信号が励磁され、更に発振の
停止時にも残響が生じる。本実施例では共振回路３１の
出力は整流用のダイオードＤ３及び抵抗Ｒ４を介して電
流制限用のツェナダイオードＺＤにより電圧制限され
る。従って図３（ｃ）に示すピーク電圧はツェナダイオ
ードの電圧Ｖｚに加えてダイオードＤ３，Ｄ４の２つの
ダイオード分となる。さてリードライトヘッドのコイル
Ｌ１が励磁されている間はデータキャリアの共振回路３
１からダイオードＤ３，抵抗Ｒ４を介してツェナダイオ
ードＺＤ側に電流が流れる。そして残響振動となれば共
振回路３１内でのみ電流が流れるが、共振回路３１から
ツェナダイオードＺＤ側には電流は流れないため、ダイ
オードＤ４のアノード端の電位は図３（ｄ）に示すよう
に電圧ＶccにダイオードＤ４の両端に得られるリップル
分を含む信号となる。パルス波形整形回路５１は電源Ｖ
ccよりわずかに高いリップルを含む信号をコンデンサＣ
５でカップリングし、スイッチングトランジスタＱ１に
入力することにより図３（ｅ）に示すような矩形波に変
換することができる。更にクロック抽出回路５２はこれ
を整流し波形整形することにより、図３（ｆ）に示すよ
うなクロック信号ＣＫＡに変換することができる。図３
（ｆ）に示す信号は図３（ｂ）に示すようにリードライ
トヘッドから送信されるキャリアに対応したものとなっ
ており、残響振動となればパルスを直ちに停止させるこ
とができる。復調回路５３はこのパルスＤＥＭとクロッ
クＣＫＡに基づいて伝送されたデータを復調するもので
ある。

【００１８】図４は本発明の第２実施例によるデータキ
ャリアの共振回路とその周辺回路を示す回路図である。
図４以外の回路については図１と同様であるので説明を
省略する。本実施例では共振回路３１にダイオードブリ
ッジＤＢが接続され、全波整流されて前述したダイオー
ドＤ４に加えられる。又パルス波形整形回路５１Ｂは図
３のトランジスタに代えてコンパレータ５４を用いて構
成したものである。この場合にはコンパレータ５４に閾
値を設定するため、分圧抵抗Ｒ９，Ｒ１０が接続されて
いる。このような構成の場合にも前述した第１実施例と
同様にＤＥＭ信号及びこれを波形整形したクロック信号
ＣＫＡを抽出することができる。

【００１９】次に本発明の第３実施例について説明す
る。本実施例はデータキャリアの共振回路３１の両端に
は第１実施例と同様にダイオードＤ６，Ｄ７とダイオー
ドＤ７に並列の抵抗Ｒ１１が接続され、又他方の端子に
もダイオードＤ８，Ｄ９とダイオードＤ９に並列に抵抗
Ｒ１２が接続される。又共振回路３１の両端はダイオー
ドＤ１０，Ｄ１１を介して接地されている。このダイオ
ードＤ７，Ｄ９のカソード端は共通接続されて電圧を制
限し、定電圧を供給するためのツェナダイオードＺＤに
接続されている。又ダイオードＤ６，Ｄ８のカソード端
は夫々パルス波形整形回路５１Ｃ，５１Ｄに接続され
る。パルス波形整形回路５１Ｃ，５１Ｄの構成は前述し
た図２と同一のものとする。このパルス波形整形の出力
は復調回路５５に入力される。復調回路５５はこれらの
パルス波形整形回路からのパルス信号に基づいてデータ
を復調する回路である。

【００２０】次に本実施例の動作についてタイムチャー
トを参照しつつ説明する。図６（ｂ）〜（ｆ）は図５の
ｂ〜ｆの各部の波形を示している。図６（ａ）はリード
ライトヘッドから励磁される波形を示している。本実施
例のリードライトヘッドは一定周期のサイン波を出力す
るものであるが、送信する信号によって負方向の励磁を
断続的に停止するものとする。このような信号が入力さ
れるとデータキャリアの共振回路３１には図６（ｂ）に
示すような信号が出力される。この信号は励磁が停止さ
れている間は受信されないため、残響振動のみが残った
信号である。そして正方向では図６（ｃ），（ｄ）に示
すように前述したようにダイオードＤ６，Ｄ７、抵抗Ｒ
９により整流され、電源Ｖccを越えるリップル分のみが
抽出されてパルス波形整形回路５１Ｃによって第１実施
例と同様に整流される。一方負方向では残響振動が生じ
ている間はリップル分が生じないため、図６（ｅ）に示
すように励磁されるときにのみリップルが抽出され、こ
れを波形整形することによってパルス波形整形回路５１
Ｄにより図６（ｆ）に示すような信号が出力される。従
って図６（ｄ）に示す波形をクロック信号として用い、
図６（ｆ）に示す波形をデータパルスとする。復調回路
５５はこれらの信号から送出されたデータを出力する。
こうすれば従来のデューティ比を切換えて励磁されてい
る期間のパルス数を増減させ、これによってデータを伝
送する方式に比べて、データ転送速度を大幅に上昇させ
ることができる。又従来のデータ伝送方式ではバイフェ
ーズ符号を用いるとリードライトヘッドから駆動されて
いる期間は送受信を問わず常に５０％の駆動となるが、
この実施例では負方向の励磁を全て停止しても５０％と
なるため、５０〜１００％の間で励磁が可能であり、電
力伝送効率を向上させることができる。

【００２１】尚本実施例はリードライトヘッドから送信
するデータに応じて負方向の励磁を停止するようにして
いるが、正方向の励磁を停止するようにしてもよいこと
はいうまでもない。

【００２２】

【発明の効果】以上詳細に説明したように本願の請求項
１，２の発明によれば、リードライトヘッドとデータキ
ャリアとのデータ伝送を高速化するため１クロック内の
パルスを少なくした場合にも、整流回路に流れる電流波
形を電圧に変換することにより送信されたパルスを正確
に復調することができる。このためこのパルス波形を用
いてクロックを抽出し、送信信号が復調でき、データ伝
送速度を向上させることができる。又請求項３の発明で
は、正又は負のいずれか一方の励磁を送信信号に応じて
停止するようにしたリードライトヘッドにデータキャリ
アを近接させたときに、正又は負のパルスを抽出して波
形整形することにより、クロックパルスとデータパルス
とを識別して抽出することができる。このためデータ転
送速度を大幅に改善できるという優れた効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例によるデータキャリアの構
成を示すブロック図である。

【図２】本実施例によるデータキャリアの整流回路と電
圧クリップ回路及びパルス波形整形回路，クロック抽出
回路の回路例を示す回路図である。

【図３】本実施例の動作を示すタイムチャートである。

【図４】本発明の第２実施例によるデータキャリアの整
流回路と電圧クリップ回路及びパルス波形整形回路，ク
ロック抽出回路の回路例を示す回路図である。

【図５】本発明の第３実施例によるデータキャリアの主
要部を示す回路図である。

【図６】本発明の第３実施例きデータキャリアの動作を
示すタイムチャートである。

【図７】従来の非接触通信装置の全体構成を示すブロッ
ク図である。

【図８】従来のデータキャリアの一例を示すブロック図
である。

【図９】従来の非接触通信装置の各部の波形を示す波形
図である。

【符号の説明】

１ＩＤコントローラ２リードライトヘッド３，３０データキャリア１１送信制御回路３１共振回路３６，５３，５５復調回路３７積分コンパレート回路３８メモリ制御部３９メモリ４１シャントパルス発生回路４２変換回路４３シャント回路４４コンパレータ５１，５１Ａ〜５１Ｄパルス波形整形回路５２クロック抽出回路

Claims

(57)【特許請求の範囲】

【請求項１】送信データに応じてデューティ比の異な
る断続されたキャリア信号を受信するデータキャリアで
あって、コイルを含む共振回路と、前記共振回路に接続される整流回路と、前記整流回路の出力側に接続される抵抗及び電圧クリッ
プ素子を並列接続した電圧クリップ回路と、前記電圧クリップ回路の出力側に接続され、各部に供給
する電圧を安定化する定電圧回路と、前記電圧クリップ回路の入力に得られるリップル分を抽
出することによってデータ及びクロックを復調する復調
回路部と、メモリと、前記復調回路部より得られる信号に基づいて前記メモリ
を制御するメモリ制御部と、前記メモリ制御部から読出されるデータに基づいて前記
共振回路の残響を制御する残響制御手段と、を有するも
のであることを特徴とするデータキャリア。
【請求項２】前記復調回路部は、電源に重畳されるリ
ップル成分を整形するパルス波形整形回路と、前記パルス波形整形回路の出力及びその停止に基づいて
クロックを抽出するクロック抽出回路と、前記パルス波形整形回路及びクロック抽出回路の出力に
基づいて送出された信号を復調する復調回路と、を具備
することを特徴とすることを特徴とする請求項１記載の
データキャリア。
【請求項３】正又は負方向のいずれか一方の励磁を送
信データに応じて停止するキャリア信号を受信するデー
タキャリアであって、コイルを含む共振回路と、前記共振回路の両端に夫々接続される第１，第２の整流
回路と、前記第１，第２の整流回路の出力側に夫々接続され、抵
抗及び電圧クリップ素子を並列接続した第１，第２の電
圧クリップ回路と、前記第１，第２の電圧クリップ回路の共通出力端に接続
され、各部に供給する電圧を安定化する定電圧回路と、前記第１の電圧クリップ回路の入力に得られるリップル
分を波形整形することによってクロックパルスを抽出す
る第１のパルス波形整形回路と、前記第２の電圧クリップ回路の入力に得られるリップル
分を波形整形することによってデータパルスを抽出する
第２のパルス波形整形回路と、前記第１，第２のパルス波形整形回路の出力に基づいて
送出された信号を復調する復調回路と、を具備すること
を特徴とするデータキャリア。